JPH09115987A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH09115987A JPH09115987A JP27383695A JP27383695A JPH09115987A JP H09115987 A JPH09115987 A JP H09115987A JP 27383695 A JP27383695 A JP 27383695A JP 27383695 A JP27383695 A JP 27383695A JP H09115987 A JPH09115987 A JP H09115987A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- recognition
- image
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
Abstract
(57)【要約】
【課題】 半導体製造装置メーカーの仕様に依存するこ
となく、パターン認識精度及び認識速度の向上を図るこ
とができる集積回路装置を提供する。 【解決手段】 集積回路チップ１の主面側のコーナー部
に設けられる位置検出用パターン２を、認識エリアが正
方形の場合に画像認識時の２値画像の白黒比率が略同一
となる第１のパターン２ａと、認識エリアが長方形の場
合に第１のパターン２ａを含んだ画像認識時の２値化画
像の白黒比率が略同一となる第２のパターン２ｂとで構
成した。
となく、パターン認識精度及び認識速度の向上を図るこ
とができる集積回路装置を提供する。 【解決手段】 集積回路チップ１の主面側のコーナー部
に設けられる位置検出用パターン２を、認識エリアが正
方形の場合に画像認識時の２値画像の白黒比率が略同一
となる第１のパターン２ａと、認識エリアが長方形の場
合に第１のパターン２ａを含んだ画像認識時の２値化画
像の白黒比率が略同一となる第２のパターン２ｂとで構
成した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造過程に
おいて、集積回路チップの位置決めや位置出しを行う際
に画像認識される位置検出用パターンを備えた集積回路
装置に関するものである。
おいて、集積回路チップの位置決めや位置出しを行う際
に画像認識される位置検出用パターンを備えた集積回路
装置に関するものである。
【０００２】
【従来の技術】一連の半導体製造過程の中で、例えばワ
イヤボンディング工程においては、チップ上に設けられ
た位置検出用パターンをワイヤボンダーのパターン認識
用光学系にて認識し、その認識結果に基づいてボンディ
ング位置の微小なずれ分を補正しつつ、連続的なワイヤ
ボンディングを行っている。パターン認識にあたって
は、上記パターン認識用光学系の認識エリアをもってチ
ップ上の位置検出用パターンを画像認識し、これを画像
処理によって２値化して、２値化画像データをその位置
座標データとともに記憶している。そして実際にワイヤ
ボンディングを行う場合は、ボンディング対象となるチ
ップ上の位置検出用パターンを画像認識して、その２値
化データと予め記憶されている２値化データとを比較
し、基準となる座標位置からのずれ分を自動的に認識、
補正するようにしている。
イヤボンディング工程においては、チップ上に設けられ
た位置検出用パターンをワイヤボンダーのパターン認識
用光学系にて認識し、その認識結果に基づいてボンディ
ング位置の微小なずれ分を補正しつつ、連続的なワイヤ
ボンディングを行っている。パターン認識にあたって
は、上記パターン認識用光学系の認識エリアをもってチ
ップ上の位置検出用パターンを画像認識し、これを画像
処理によって２値化して、２値化画像データをその位置
座標データとともに記憶している。そして実際にワイヤ
ボンディングを行う場合は、ボンディング対象となるチ
ップ上の位置検出用パターンを画像認識して、その２値
化データと予め記憶されている２値化データとを比較
し、基準となる座標位置からのずれ分を自動的に認識、
補正するようにしている。
【０００３】ところで、この種のパターン認識において
は、その認識精度及び認識速度の向上を図るうえで、画
像認識時の２値化画像の白黒比率が略同一（理想的には
白が５０％、黒が５０％）となることが好ましい。その
理由は、上記白黒比率が略同一であると、基準となる位
置検出用パターンに対して、実際に画像認識した位置検
出用パターンがずれていた場合、パターンずれによる白
黒比率の変化量が顕著に現れるためである。
は、その認識精度及び認識速度の向上を図るうえで、画
像認識時の２値化画像の白黒比率が略同一（理想的には
白が５０％、黒が５０％）となることが好ましい。その
理由は、上記白黒比率が略同一であると、基準となる位
置検出用パターンに対して、実際に画像認識した位置検
出用パターンがずれていた場合、パターンずれによる白
黒比率の変化量が顕著に現れるためである。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
製造装置メーカーの仕様によっては、パターン認識用光
学系の認識エリアが正方形の場合（これをＡ社仕様とす
る）と長方形の場合（これをＢ社仕様とする）がある。
そのため、同一の集積回路装置であっても、Ａ社仕様・
Ｂ社仕様の各々のパターン認識用光学系を用いて画像認
識した場合、Ａ社仕様では２値化画像の白黒比率が略同
一となっても、Ｂ社仕様では２値化画像の白黒比率に大
きな格差が生じたり、その反対に、Ｂ社仕様では２値化
画像の白黒比率が略同一となるものの、Ａ社仕様では２
値化画像の白黒比率に大きな格差が生じるなど、いずれ
か一方のメーカー仕様で認識精度及び認識速度の低下を
招いてしまうという問題があった。
製造装置メーカーの仕様によっては、パターン認識用光
学系の認識エリアが正方形の場合（これをＡ社仕様とす
る）と長方形の場合（これをＢ社仕様とする）がある。
そのため、同一の集積回路装置であっても、Ａ社仕様・
Ｂ社仕様の各々のパターン認識用光学系を用いて画像認
識した場合、Ａ社仕様では２値化画像の白黒比率が略同
一となっても、Ｂ社仕様では２値化画像の白黒比率に大
きな格差が生じたり、その反対に、Ｂ社仕様では２値化
画像の白黒比率が略同一となるものの、Ａ社仕様では２
値化画像の白黒比率に大きな格差が生じるなど、いずれ
か一方のメーカー仕様で認識精度及び認識速度の低下を
招いてしまうという問題があった。
【０００５】本発明は、上記問題を解決するためになさ
れたもので、その目的は、半導体製造装置メーカーの仕
様に依存することなく、パターン認識精度及び認識速度
の向上を図ることができる集積回路装置を提供すること
にある。
れたもので、その目的は、半導体製造装置メーカーの仕
様に依存することなく、パターン認識精度及び認識速度
の向上を図ることができる集積回路装置を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、集積回路チップの主面側
のコーナー部に、パターン認識用光学系の認識エリアを
もって画像認識される位置検出用パターンを有する集積
回路装置であり、認識エリアが正方形の場合に画像認識
時の２値画像の白黒比率が略同一となる第１のパターン
と、認識エリアが長方形の場合に第１のパターンを含ん
だ画像認識時の２値化画像の白黒比率が略同一となる第
２のパターンとよって位置検出用パターンを構成した。
成するためになされたもので、集積回路チップの主面側
のコーナー部に、パターン認識用光学系の認識エリアを
もって画像認識される位置検出用パターンを有する集積
回路装置であり、認識エリアが正方形の場合に画像認識
時の２値画像の白黒比率が略同一となる第１のパターン
と、認識エリアが長方形の場合に第１のパターンを含ん
だ画像認識時の２値化画像の白黒比率が略同一となる第
２のパターンとよって位置検出用パターンを構成した。
【０００７】本発明の集積回路装置においては、パター
ン認識用光学系の認識エリアが正方形の場合は第１のパ
ターンのみを画像認識し、上記認識エリアが長方形の場
合は第１のパターンと第２のパターンとを画像認識する
ことで、認識エリアが正方形、長方形のいずれであって
も、画像認識時における２値画像の白黒比率が略同一と
なる。
ン認識用光学系の認識エリアが正方形の場合は第１のパ
ターンのみを画像認識し、上記認識エリアが長方形の場
合は第１のパターンと第２のパターンとを画像認識する
ことで、認識エリアが正方形、長方形のいずれであって
も、画像認識時における２値画像の白黒比率が略同一と
なる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は本発明に係
わる集積回路装置の第１実施形態を示す要部平面図であ
る。図１に示す集積回路装置の構成においては、集積回
路チップ１の主面側のコーナー部に位置検出用パターン
２が形成されている。この位置検出用パターン２は、集
積回路チップ１の高精度な位置決めや位置出しを行うた
めに用いられるもので、先の従来例でも述べたようにワ
イヤボンダー等に装備されるパターン認識用光学系によ
って画像認識される。パターン自体は、電極パッドやこ
れに繋がる配線パターンとともに、例えばアルミ蒸着、
コーティング、メタライズ、エッチング、マーキング技
術等を用いて任意の形状、大きさに形成することができ
る。
て図面を参照しつつ詳細に説明する。図１は本発明に係
わる集積回路装置の第１実施形態を示す要部平面図であ
る。図１に示す集積回路装置の構成においては、集積回
路チップ１の主面側のコーナー部に位置検出用パターン
２が形成されている。この位置検出用パターン２は、集
積回路チップ１の高精度な位置決めや位置出しを行うた
めに用いられるもので、先の従来例でも述べたようにワ
イヤボンダー等に装備されるパターン認識用光学系によ
って画像認識される。パターン自体は、電極パッドやこ
れに繋がる配線パターンとともに、例えばアルミ蒸着、
コーティング、メタライズ、エッチング、マーキング技
術等を用いて任意の形状、大きさに形成することができ
る。
【０００９】そこで本第１実施形態においては、画像認
識のための位置検出用パターン２を、図示の如く十字型
形状をなす第１のパターン２ａと、Ｉ型形状をなす第２
のパターン２ｂとから構成するようにした。
識のための位置検出用パターン２を、図示の如く十字型
形状をなす第１のパターン２ａと、Ｉ型形状をなす第２
のパターン２ｂとから構成するようにした。
【００１０】このうち、第１のパターン２ａについて
は、パターン認識用光学系の認識エリアが正方形の場
合、画像認識時の２値化画像の白黒比率が略同一となる
よう、すなわち図中一点鎖線で示した正方形の認識エリ
アＥ1 内で、図中右上がりのハッチング処理を施したパ
ターン領域の占める面積比が約５０％となるように、パ
ターン各部の寸法Ｌ1 ，Ｌ2 を設定した。
は、パターン認識用光学系の認識エリアが正方形の場
合、画像認識時の２値化画像の白黒比率が略同一となる
よう、すなわち図中一点鎖線で示した正方形の認識エリ
アＥ1 内で、図中右上がりのハッチング処理を施したパ
ターン領域の占める面積比が約５０％となるように、パ
ターン各部の寸法Ｌ1 ，Ｌ2 を設定した。
【００１１】一方、第２のパターン２ｂについては、パ
ターン認識用光学系の認識エリアが長方形の場合、上記
第１のパターン２ａを含んだ画像認識時の２値化画像の
白黒比率が略同一となるよう、すなわち図中二点鎖線で
示した認識エリアＥ2 内で、図中右上がり及び右下がり
のハッチング処理を施したトータルパターン領域の占め
る面積比が約５０％となるように、パターン各部の寸法
Ｌ3 ，Ｌ4 を設定した。
ターン認識用光学系の認識エリアが長方形の場合、上記
第１のパターン２ａを含んだ画像認識時の２値化画像の
白黒比率が略同一となるよう、すなわち図中二点鎖線で
示した認識エリアＥ2 内で、図中右上がり及び右下がり
のハッチング処理を施したトータルパターン領域の占め
る面積比が約５０％となるように、パターン各部の寸法
Ｌ3 ，Ｌ4 を設定した。
【００１２】したがって本第１実施形態の集積回路装置
においては、パターン認識用光学系の認識エリアが正方
形の場合、パターン認識に際して第１のパターン２ａの
みを正方形の認識エリアＥ1 内に配置し、この状態で位
置検出用パターンの画像認識を行うことにより、２値化
画像の白黒比率が略同一となる。これに対して、認識エ
リアが長方形の場合は、パターン認識に際して第１のパ
ターン２ａと第２のパターン２ｂとを長方形の認識エリ
アＥ2 内に配置し、この状態で位置検出用パターンの画
像認識を行うことにより、２値化画像の白黒比率が略同
一となる。これにより、パターン認識用光学系の認識エ
リアが正方形、長方形のいずれであっても、画像認識時
における２値画像の白黒比率を略同一とすることができ
る。
においては、パターン認識用光学系の認識エリアが正方
形の場合、パターン認識に際して第１のパターン２ａの
みを正方形の認識エリアＥ1 内に配置し、この状態で位
置検出用パターンの画像認識を行うことにより、２値化
画像の白黒比率が略同一となる。これに対して、認識エ
リアが長方形の場合は、パターン認識に際して第１のパ
ターン２ａと第２のパターン２ｂとを長方形の認識エリ
アＥ2 内に配置し、この状態で位置検出用パターンの画
像認識を行うことにより、２値化画像の白黒比率が略同
一となる。これにより、パターン認識用光学系の認識エ
リアが正方形、長方形のいずれであっても、画像認識時
における２値画像の白黒比率を略同一とすることができ
る。
【００１３】図２は第１実施形態における他のパターン
形態を示す図である。先ず、図２（ａ）は、十字型形状
をなす第１のパターン２ａとＩ型形状をなす第２のパタ
ーン２ｂとを一体的に組み合わせた例である。また、図
２（ｂ）は、十字形状をなす第１のパターン２ａに対し
て、２片に分割した第２のパターン２ｂを近接配置して
組み合わせた例である。さらに、図２（ｃ）は、円形を
なす第１のパターン２ａとＩ型形状をなす第２のパター
ン２ｂとを近接配置して組み合わせた例である。
形態を示す図である。先ず、図２（ａ）は、十字型形状
をなす第１のパターン２ａとＩ型形状をなす第２のパタ
ーン２ｂとを一体的に組み合わせた例である。また、図
２（ｂ）は、十字形状をなす第１のパターン２ａに対し
て、２片に分割した第２のパターン２ｂを近接配置して
組み合わせた例である。さらに、図２（ｃ）は、円形を
なす第１のパターン２ａとＩ型形状をなす第２のパター
ン２ｂとを近接配置して組み合わせた例である。
【００１４】このように位置検出用パターン２を構成す
る第１、第２のパターン２ａ，２ｂについては、そのパ
ターン形状や配置形態を自由に選択することができる。
但し、画像処理を行う場合の走査方向に対してパターン
の輪郭線が常に平行又は垂直となるパターン形態（例え
ば十字型とＩ型の組み合わせ）を採用した方が認識誤差
を抑えることができるため、より好適である。
る第１、第２のパターン２ａ，２ｂについては、そのパ
ターン形状や配置形態を自由に選択することができる。
但し、画像処理を行う場合の走査方向に対してパターン
の輪郭線が常に平行又は垂直となるパターン形態（例え
ば十字型とＩ型の組み合わせ）を採用した方が認識誤差
を抑えることができるため、より好適である。
【００１５】図３は本発明に係わる集積回路装置の第２
実施形態を示す要部平面図である。図３に示す集積回路
装置の構成においては、集積回路チップ１の主面側のコ
ーナー部に、以下の構成によって位置検出用パターン２
が形成されている。すなわち、図中一線鎖線で示した正
方形の認識エリアＥ1 をもって画像認識した際に、その
２値化画像の白黒比率が略同一となる第１のパターン２
ａを形成し、さらに図中二点鎖線で示した長方形の認識
エリアＥ2 ，Ｅ3 をもって画像認識した際に、上記第１
のパターン２ａを含んだ２値化画像の白黒比率が略同一
となる第２のパターン２ｂを、第１のパターン２ａから
直角方向にそれぞれ配置形成した。
実施形態を示す要部平面図である。図３に示す集積回路
装置の構成においては、集積回路チップ１の主面側のコ
ーナー部に、以下の構成によって位置検出用パターン２
が形成されている。すなわち、図中一線鎖線で示した正
方形の認識エリアＥ1 をもって画像認識した際に、その
２値化画像の白黒比率が略同一となる第１のパターン２
ａを形成し、さらに図中二点鎖線で示した長方形の認識
エリアＥ2 ，Ｅ3 をもって画像認識した際に、上記第１
のパターン２ａを含んだ２値化画像の白黒比率が略同一
となる第２のパターン２ｂを、第１のパターン２ａから
直角方向にそれぞれ配置形成した。
【００１６】この第２実施形態においては、上記第１実
施形態と同様にパターン認識用光学系の認識エリアが正
方形、長方形のいずれであっても、画像認識時における
２値画像の白黒比率を略同一にできるのは勿論のこと、
ワイヤボンダー等に対する集積回路チップ１のセット方
向を９０°反転した場合や、パターン認識用光学系の認
識エリアが縦長、横長の長方形の場合であっても、画像
認識時における２値画像の白黒比率を略同一とすること
ができる。
施形態と同様にパターン認識用光学系の認識エリアが正
方形、長方形のいずれであっても、画像認識時における
２値画像の白黒比率を略同一にできるのは勿論のこと、
ワイヤボンダー等に対する集積回路チップ１のセット方
向を９０°反転した場合や、パターン認識用光学系の認
識エリアが縦長、横長の長方形の場合であっても、画像
認識時における２値画像の白黒比率を略同一とすること
ができる。
【００１７】なお、位置検出用パターン２は、画像認識
によるチップの位置決めや位置出しのためだけでなく、
チップ上に形成される電極パッドや配線パターンの一部
を兼用するものであってもかまわない。また、位置検出
用パターン２を適用する工程としても、上述したワイヤ
ボンディング工程に限らず、例えばダイシング工程やダ
イボンディング工程、さらにはインナーリードボンディ
ング工程など、チップの位置決め等を必要とする他のパ
ッケージング工程に対しても広く適用することができ
る。
によるチップの位置決めや位置出しのためだけでなく、
チップ上に形成される電極パッドや配線パターンの一部
を兼用するものであってもかまわない。また、位置検出
用パターン２を適用する工程としても、上述したワイヤ
ボンディング工程に限らず、例えばダイシング工程やダ
イボンディング工程、さらにはインナーリードボンディ
ング工程など、チップの位置決め等を必要とする他のパ
ッケージング工程に対しても広く適用することができ
る。
【００１８】さらにダイシング工程への適用にあたって
は、ウエハ上に構築された各集積回路チップの主面コー
ナー部に上述のごとく第１、第２のパターンからなる位
置検出用パターンを設けることで、ウエハ両端のパター
ン位置からダイシングラインを設定する場合、隣合う集
積回路チップの位置検出用パターンが近接していても、
第１のパターンに対する第２のパターンの方向性から画
像認識すべき位置検出用パターンを的確に抽出できると
いったメリットも得られる。
は、ウエハ上に構築された各集積回路チップの主面コー
ナー部に上述のごとく第１、第２のパターンからなる位
置検出用パターンを設けることで、ウエハ両端のパター
ン位置からダイシングラインを設定する場合、隣合う集
積回路チップの位置検出用パターンが近接していても、
第１のパターンに対する第２のパターンの方向性から画
像認識すべき位置検出用パターンを的確に抽出できると
いったメリットも得られる。
【００１９】
【発明の効果】以上説明したように本発明の集積回路装
置によれば、パターン認識用光学系の認識エリアが正方
形、長方形のいずれであっても、パターン認識時におけ
る２値化画像の白黒比率を略同一とすることができるた
め、半導体製造装置メーカーの仕様に依存することな
く、パターン認識精度及び認識速度の向上を図ることが
可能となる。
置によれば、パターン認識用光学系の認識エリアが正方
形、長方形のいずれであっても、パターン認識時におけ
る２値化画像の白黒比率を略同一とすることができるた
め、半導体製造装置メーカーの仕様に依存することな
く、パターン認識精度及び認識速度の向上を図ることが
可能となる。
【図１】本発明に係わる集積回路装置の第１実施形態を
示す要部平面図である。
示す要部平面図である。
【図２】他のパターン形態を示す図である。
【図３】本発明に係わる集積回路装置の第２実施形態を
示す要部平面図である。
示す要部平面図である。
【符号の説明】 １ 集積回路チップ ２ 位置検出用パターン ２ａ 第１のパターン ２ｂ 第２のパターン Ｅ1 〜Ｅ3 認識エリア
Claims (2)
- 【請求項１】 集積回路チップの主面側のコーナー部
に、パターン認識用光学系の認識エリアをもって画像認
識される位置検出用パターンを有する集積回路装置にお
いて、 前記位置検出用パターンは、前記認識エリアが正方形の
場合に画像認識時の２値画像の白黒比率が略同一となる
第１のパターンと、前記認識エリアが長方形の場合に前
記第１のパターンを含んだ画像認識時の２値化画像の白
黒比率が略同一となる第２のパターンとから成ることを
特徴とする集積回路装置。 - 【請求項２】 前記位置検出用パターンは、前記第１の
パターンから直角方向にそれぞれ前記第２のパターンを
配置してなることを特徴とする請求項１記載の集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27383695A JP3528366B2 (ja) | 1995-10-23 | 1995-10-23 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27383695A JP3528366B2 (ja) | 1995-10-23 | 1995-10-23 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09115987A true JPH09115987A (ja) | 1997-05-02 |
| JP3528366B2 JP3528366B2 (ja) | 2004-05-17 |
Family
ID=17533230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27383695A Expired - Fee Related JP3528366B2 (ja) | 1995-10-23 | 1995-10-23 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3528366B2 (ja) |
-
1995
- 1995-10-23 JP JP27383695A patent/JP3528366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3528366B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528366B2 (ja) | 集積回路装置 | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JP2001326241A (ja) | ボンディングパッド及び半導体チップ | |
| JPH0745649A (ja) | 樹脂封止型半導体装置およびその製造方法ならびにその実装方法 | |
| JPH0770551B2 (ja) | 半導体チツプのダイボンデイング位置確認方法 | |
| JP4168988B2 (ja) | 半導体装置の製造方法 | |
| JP2004022631A (ja) | 半導体装置およびパターン配置方法 | |
| KR19990041909A (ko) | 반도체 칩 | |
| KR200302460Y1 (ko) | 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩 | |
| JP3336834B2 (ja) | リードフレーム | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JPS5851526A (ja) | 半導体素子ペレツトおよびこれを有する半導体装置 | |
| JP2002373909A (ja) | 半導体回路装置及びその製造方法 | |
| JPH065729A (ja) | プリント配線板および半導体素子の位置合わせ方法 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JPH085826Y2 (ja) | Ｉｃカード用モジュール基板 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| JPH0691124B2 (ja) | Ｉｃパッケージ | |
| JPH04323836A (ja) | 半導体装置 | |
| JPS60132332A (ja) | ハイブリツドｉｃ用配線基板 | |
| JPH05251556A (ja) | 半導体チップ | |
| JPH0645514A (ja) | 混成集積回路 | |
| JP2000031223A (ja) | バーンイン処理に対応した半導体装置 | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JPH034544A (ja) | 位置認識パターン |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |