JPS60132332A - ハイブリツドｉｃ用配線基板 - Google Patents
ハイブリツドｉｃ用配線基板Info
- Publication number
- JPS60132332A JPS60132332A JP24072483A JP24072483A JPS60132332A JP S60132332 A JPS60132332 A JP S60132332A JP 24072483 A JP24072483 A JP 24072483A JP 24072483 A JP24072483 A JP 24072483A JP S60132332 A JPS60132332 A JP S60132332A
- Authority
- JP
- Japan
- Prior art keywords
- die
- bonding pad
- hybrid
- bonding
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、混成集積回路（以下ハイブリッドＩＣと相称
する）用配線基板に係シ、特に、大翌の半導体チップを
搭載するにあたって、位置決めのし易いハイブリッドＩ
Ｃ用配線基板に関する。
する）用配線基板に係シ、特に、大翌の半導体チップを
搭載するにあたって、位置決めのし易いハイブリッドＩ
Ｃ用配線基板に関する。
最近、長尺原稿読み取り装置等の普及に伴い、半導体チ
ップは大型化する傾向にある。例えば、駆動回路部等の
配線回路の形成された配線基板上のチップ載置部すなわ
ちボンディングノヤツドにセンサを構成する半導体チッ
プを搭載するにあたっては、通常、自動ダイボンダを使
用し、これに伺帯するパターン認識用モニタＴＶによっ
て位置決めを行なっていた。このパターン認識用モニタ
１゛■は、通常、２〜３ｔｍ角の範囲を画面に映し出す
もの−で、半導体チップが大型化してきたために、ポン
ディングパッドが画面内に入シきらなくなるという問題
が生じている。ボンディングパッドヲ画面内に映し出す
ためには、倍率を低くすれば良い訳であるが、倍率を低
くした場合には、分解能が低下し、高密度の実装が行な
われる基板では位置精度が悪くなる。従って、倍率を低
くすることも困難テあり、そのまま映し出すと、グイボ
ンディング・ｆラドが画面からはみ出すような状態で広
がム半導体チップを正しくダイポンプイングツるための
位置決めがしにくいという不都合があった。
ップは大型化する傾向にある。例えば、駆動回路部等の
配線回路の形成された配線基板上のチップ載置部すなわ
ちボンディングノヤツドにセンサを構成する半導体チッ
プを搭載するにあたっては、通常、自動ダイボンダを使
用し、これに伺帯するパターン認識用モニタＴＶによっ
て位置決めを行なっていた。このパターン認識用モニタ
１゛■は、通常、２〜３ｔｍ角の範囲を画面に映し出す
もの−で、半導体チップが大型化してきたために、ポン
ディングパッドが画面内に入シきらなくなるという問題
が生じている。ボンディングパッドヲ画面内に映し出す
ためには、倍率を低くすれば良い訳であるが、倍率を低
くした場合には、分解能が低下し、高密度の実装が行な
われる基板では位置精度が悪くなる。従って、倍率を低
くすることも困難テあり、そのまま映し出すと、グイボ
ンディング・ｆラドが画面からはみ出すような状態で広
がム半導体チップを正しくダイポンプイングツるための
位置決めがしにくいという不都合があった。
そこで、グイビンディングパッドの中心を判別するため
に、該ダイポンプイングツやラドの対角頂点にある２つ
の座標から中心を算出する方法も考えられてはいるが、
この場合、２つの対角頂点座標を検知すると共に、これ
らから中心を算出するだめのソフトウェアも、複数の半
導体チッｆ”ｆダイデンディングする場合には特に、複
数になるという不都合は免れ得ないものであった。
に、該ダイポンプイングツやラドの対角頂点にある２つ
の座標から中心を算出する方法も考えられてはいるが、
この場合、２つの対角頂点座標を検知すると共に、これ
らから中心を算出するだめのソフトウェアも、複数の半
導体チッｆ”ｆダイデンディングする場合には特に、複
数になるという不都合は免れ得ないものであった。
本発明は、前記実情に鑑みてなされたもので、グイビン
ディングパッドの中心座標を容易に認識し得るようなハ
イブリッドＩＣ用配線基板を提出することを目的とする
。
ディングパッドの中心座標を容易に認識し得るようなハ
イブリッドＩＣ用配線基板を提出することを目的とする
。
さらにまた、本発明は、１枚の基板内に複数個の半導体
チップをダンボンディングするに際してグイビンディン
グパッドの中心座標を短時間で検出し得、基板の種類毎
に異なるダイビンディングパッドの中心座標プログラム
を短時間で作成し、自動ダイビンディングに際して用い
られるソフトウェアを単純化することを目的とする。
チップをダンボンディングするに際してグイビンディン
グパッドの中心座標を短時間で検出し得、基板の種類毎
に異なるダイビンディングパッドの中心座標プログラム
を短時間で作成し、自動ダイビンディングに際して用い
られるソフトウェアを単純化することを目的とする。
上記目的を達成するため、本発明は、ハイブリッドＩＣ
用基板において、半導体チップを載置すべく構成される
グイビンディングパッドの中心部に、該ダイボンディン
グノクツドの中心であることを示すマークを付与したこ
とを特徴とするものである。
用基板において、半導体チップを載置すべく構成される
グイビンディングパッドの中心部に、該ダイボンディン
グノクツドの中心であることを示すマークを付与したこ
とを特徴とするものである。
以下、本発明の実施例を、図面を参照しつつ詳細に説明
する。
する。
このハイブリッドＩＣ用配線基板は、第１図にその一部
概要図を、そして第２図に、第１図のＡ−Ａ断面図を示
す如く、セラミック基板ｌ上に形成された金の厚膜配線
層２より４ｊη成されている。
概要図を、そして第２図に、第１図のＡ−Ａ断面図を示
す如く、セラミック基板ｌ上に形成された金の厚膜配線
層２より４ｊη成されている。
そして、この金の厚膜配線層２は、ダイヂンディングノ
ｅツド３とそのまわｐに形成されたワイヤポンディング
パッド４等を有しており、グイボンディングノクツドの
中心部には、十字形の切欠（すなわち十字型に膜を抜い
た状態）と（７て、中心マーク５が形成されている。
ｅツド３とそのまわｐに形成されたワイヤポンディング
パッド４等を有しており、グイボンディングノクツドの
中心部には、十字形の切欠（すなわち十字型に膜を抜い
た状態）と（７て、中心マーク５が形成されている。
このハイブリッドＩＣ用配線基板に対し、自動ダイビン
グを用いて所定の半導体チッ７″ヲダイｄ？ンディング
するにあたって、中心全快めるには、パターン認識用モ
ニタＴＶによって１、前記中心マーク５を検出すればよ
い。これによシ、容易に正しくダイボンディングを行な
うことができる。
グを用いて所定の半導体チッ７″ヲダイｄ？ンディング
するにあたって、中心全快めるには、パターン認識用モ
ニタＴＶによって１、前記中心マーク５を検出すればよ
い。これによシ、容易に正しくダイボンディングを行な
うことができる。
また、このハイブリッドＩＣ用配線基板の作製は通常の
スクリーン印刷法によって、セラミック基板上に厚膜配
線層を形成することによシなされるが、スクリーンのパ
ターン上に中心マークの）４ターンを形成しておくこと
により、作業性良く、中心マークを形成することが可能
となる。
スクリーン印刷法によって、セラミック基板上に厚膜配
線層を形成することによシなされるが、スクリーンのパ
ターン上に中心マークの）４ターンを形成しておくこと
により、作業性良く、中心マークを形成することが可能
となる。
なお、中心マークの形成は、上記方法のように、ポンデ
ィングパッドを含む層の形成工程で、切欠として形成す
る方法の他、多層の配線層を有する基板の場合は、次の
層の形成工程において、たとえば絶縁層等によって形成
するノコ法等、いろ、いろな方法によることが可能であ
る。
ィングパッドを含む層の形成工程で、切欠として形成す
る方法の他、多層の配線層を有する基板の場合は、次の
層の形成工程において、たとえば絶縁層等によって形成
するノコ法等、いろ、いろな方法によることが可能であ
る。
゛また、ポンディングパッドが絶縁層によって形成され
る場合にも同様であることはいうまでもない。
る場合にも同様であることはいうまでもない。
更に、実施例においては、自動ダイビングを用いる場合
について説明したが、手動でダイデンディングを行なう
場合にも、本発明のハイブリッドＩＣ用配線基板は同様
の効果を奏効し得る。
について説明したが、手動でダイデンディングを行なう
場合にも、本発明のハイブリッドＩＣ用配線基板は同様
の効果を奏効し得る。
以上、説明してきたように、本発明のハイブリッドＩＣ
用配線基板によれば、グイボンディングノｅ 、、ｙド
の中心に中心マークを有しているため、半導体チップを
該ハイブリッドＩＣ用配線基板に搭載するにあたって、
ダイデンディングの際の位置合わせが極めて作業性良〈
実施し得る。
用配線基板によれば、グイボンディングノｅ 、、ｙド
の中心に中心マークを有しているため、半導体チップを
該ハイブリッドＩＣ用配線基板に搭載するにあたって、
ダイデンディングの際の位置合わせが極めて作業性良〈
実施し得る。
また、この発明は、ノやターン認識用のモニタＴＶの画
面の中に入らないような大型のビンディングツやラドに
対し、白熊１ダイボンダによってボンディングを行なう
ような場合に特に有効である。
面の中に入らないような大型のビンディングツやラドに
対し、白熊１ダイボンダによってボンディングを行なう
ような場合に特に有効である。
第１図は本発明実施例のハイブリッドＩＣ用配線基板の
一部概要図、第２図は第１図のＡ−Ａ断面図である。 １・・・セラミック基板、２・・・ｊシ膜配線層、３・
・・ダイポンディングパッド、４・・・ワイヤポンプイ
ングツ４ツド、５・・・中心マーク。
一部概要図、第２図は第１図のＡ−Ａ断面図である。 １・・・セラミック基板、２・・・ｊシ膜配線層、３・
・・ダイポンディングパッド、４・・・ワイヤポンプイ
ングツ４ツド、５・・・中心マーク。
Claims (1)
- 半導体チップを載置すべく形成されたビンディングパッ
ドの中心部に、該ポンディングパッドの中心であること
を示すマークを付与したことを特徴とするハイブリッド
ＩＣ用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24072483A JPS60132332A (ja) | 1983-12-20 | 1983-12-20 | ハイブリツドｉｃ用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24072483A JPS60132332A (ja) | 1983-12-20 | 1983-12-20 | ハイブリツドｉｃ用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60132332A true JPS60132332A (ja) | 1985-07-15 |
Family
ID=17063756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24072483A Pending JPS60132332A (ja) | 1983-12-20 | 1983-12-20 | ハイブリツドｉｃ用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60132332A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186957A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | リ−ドフレ−ム |
-
1983
- 1983-12-20 JP JP24072483A patent/JPS60132332A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186957A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | リ−ドフレ−ム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI426582B (zh) | 半導體裝置之製造方法及使用於其中之半導體製造裝置 | |
| JP5466820B2 (ja) | 半導体基板、及び半導体装置の製造方法 | |
| JP2005252078A (ja) | 半導体装置及びその製造方法 | |
| US6324068B1 (en) | Electronic component device, and main board for circuit boards | |
| CN103489802B (zh) | 芯片封装结构及形成方法 | |
| TW543133B (en) | Semiconductor device having TEG elements | |
| CN1645597B (zh) | 半导体器件及其制造方法 | |
| JP5172409B2 (ja) | 配線基板の製造方法 | |
| US11935789B2 (en) | Method of floated singulation | |
| US7030508B2 (en) | Substrate for semiconductor package and wire bonding method using thereof | |
| JPS60132332A (ja) | ハイブリツドｉｃ用配線基板 | |
| CN214625025U (zh) | 芯片和半导体封装器件 | |
| CN115566109A (zh) | 一种固晶方法、装置及电子元件 | |
| JP2871696B2 (ja) | 集積回路装置 | |
| JP2012243987A (ja) | 半導体装置の製造方法 | |
| JP3528366B2 (ja) | 集積回路装置 | |
| JP2014011403A (ja) | 配線基板の製造方法 | |
| JPH09223722A (ja) | 位置認識マーク及びｔａｂテープ及び半導体装置及びプリント基板 | |
| JPH07240431A (ja) | 回路基板の位置合わせマークとその製造方法 | |
| JPH0219976B2 (ja) | ||
| JPS60110128A (ja) | 多層基板および多層基板のワイヤボンディング方法 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JPS61234555A (ja) | 半導体装置 | |
| JPH0334336A (ja) | ワイヤボンディング方法 | |
| JPH02295141A (ja) | 配線基板及びそのワイヤボンディング方法 |