JPH09115918A - トランジスタおよびその製造方法 - Google Patents

トランジスタおよびその製造方法

Info

Publication number
JPH09115918A
JPH09115918A JP8259614A JP25961496A JPH09115918A JP H09115918 A JPH09115918 A JP H09115918A JP 8259614 A JP8259614 A JP 8259614A JP 25961496 A JP25961496 A JP 25961496A JP H09115918 A JPH09115918 A JP H09115918A
Authority
JP
Japan
Prior art keywords
emitter
type
layer
base layer
emitter region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8259614A
Other languages
English (en)
Inventor
Soo-Seong Kim
秀 聖 金
Sang-Yong Lee
▲サン▼ ▲ヨウ▼ 李
Jun-Soo Kim
俊 洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09115918A publication Critical patent/JPH09115918A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 スイッチオフの際にエミッタの中央に集中す
る電流を緩和して安全動作領域を広げることができるト
ランジスタおよびその製造方法を提供すること。 【解決手段】 Ｐ型ベース層２３の表面内に、Ｎ+ 型エ
ミッタ領域２４を、その周辺部に対して中央部を浅くし
て形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチングトラ
ンジスタとして使用されるようなトランジスタおよびそ
の製造方法に関する。
【０００２】
【従来の技術】一般に、スイッチングトランジスタは、
ベースの小さい電流を調節してコレクタとエミッタ間に
短絡電流を流したり、その電流を遮断させる。このスイ
ッチングトランジスタにおいて、電流容量はエミッタの
面積に比例する。このため、トランジスタの設計の際、
電流容量を大きくするためにはエミッタの面積を増加さ
せる。
【０００３】スイッチングトランジスタは、実際の回路
においては、インダクタンス成分を含む負荷をスイッチ
ングすることが多く、したがって、トランジスタがオフ
されると、インダクタにより誘導される高い電圧によっ
てエミッタの中央部分に電流集中が生じ、トランジスタ
が破壊されることがあった。この点を詳述すると、スイ
ッチオン状態の飽和状態からスイッチオフされると、ベ
ース−コレクタ間のバイアスが順方向から逆方向に変わ
るようになる。そして、ベース電極部位のベース領域か
らエミッタ領域の中心に空乏層が移り、スイッチオフ動
作が進行される。
【０００４】スイッチがオフされると、ベース−コレク
タの間に空乏層が形成されて移動し始まりながら電流は
減少し始まり、エミッタの中央部分が完全にオフされて
逆方向電圧が印加される前にインダクタに高い電圧が誘
導されコレクタ電圧が高くなる。
【０００５】スイッチオフの際、エミッタの中央部分ま
で完全に逆方向電圧が印加されるまではある程度の時間
が必要である。従って、スイッチがオフされる瞬間から
ある程度の時間の間、エミッタの中央部分の電圧は依然
として順方向電圧が印加されている状態になる。このと
き、完全に逆方向がかからないエミッタの中央部分に電
流集中が起こり、さらにインダクタによりエミッタとコ
レクタに誘導される高い電圧により、この電流集中領域
における電力損失は大きく増加する。そして、トランジ
スタの温度は上昇し、トランジスタの温度が増加するに
従って、電流が増加する温度特性のためエミッタの中央
部分に激しい熱暴走現象が生じる。
【０００６】このように、スイッチオフ時にエミッタの
中央部分の電流密度がエミッタの周辺部の電流密度より
高く、高電流密度を有する電流流れの通路がベース領域
に形成される。結局、エミッタの中央部分に電流集中部
分（ｈｏｔ ｓｐｏｔ）が形成され、エミッタの中央部
分は素子の安全動作領域（ＳＯＡ：Ｓａｆｅ Ｏｐｅｒ
ａｔｉｎｇ Ａｒｅａ）を超えて安全に動作できない領
域に至るようになり、トランジスタが破壊される結果が
生じる。
【０００７】このような電流の中央集中現象はエミッタ
の幅が大きくなるほど大きく現れる。従って、電流の中
央集中現象を減少させるたにはエミッタの幅をある程度
以上に長くすることができない。
【０００８】モトローラ（ｍｏｔｏｒｏｌａ）において
は、エミッタの中央への電流集中を防止するためエミッ
タの中央部分をなくしたホローエミッタ（ｈｏｌｌｏｗ
ｅｍｉｔｔｅｒ）構造のスイッチングトランジスタを
提案し、このホローエミッタ構造は米合衆国特許第４，
３８８，６３４号と、同第４，４１６，７０８号に登録
されている。
【０００９】図５および図６は従来のスイッチングトラ
ンジスタの構造を実際に示す断面図であり、図５はトラ
ンジスタがオンされたときであり、図６はトランジスタ
がオフされたときである。図５および図６に示すよう
に、従来のスイッチングトランジスタは、Ｎ+ 型半導体
基板１１上にＮ型エピタキシャル層１２が形成されてお
り、その上にＰ型ベース層１３が形成されている。Ｐ型
ベース層１３には中央部の表面内にＮ+ 型エミッタ領域
１４が形成されており、エミッタ領域１４の表面にはエ
ミッタ電極１５が形成されており、ベース層１３の表面
にはベース電極１６が形成されている。半導体基板１０
の下面にはコレクタ電極１７が形成されている。
【００１０】図５および図６において矢印は電流流れを
示し、矢印の太さは電流量を示している。図５で示すよ
うに、スイッチがオン状態になるとエミッタ領域１４と
コレクタ（半導体基板１１とエピタキシャル層１２）の
間が順方向バイアスになりコレクタからエミッタ領域１
４に電流が流れるようになる。このとき、エミッタ領域
１４の周辺部に流れる電流量がエミッタ領域１４の中央
部に流れる電流量より多くなる。
【００１１】図６で示すにように、スイッチがオフされ
るとベース層１３とコレクタの間のバイアスが順方向か
ら逆方向に変わる。したがって、ベース電極１６部分の
ベース層１３からエミッタ領域１４の中心側に空乏層が
移動するようになるが、ベース層１３とコレクタの間に
空乏層が生じながら電流が減少し始まる。しかし、エミ
ッタ領域１４の中央部分が完全にオフされ逆方向電圧が
印加される前にインダクタに高い電圧が誘導されてコレ
クタ電圧が高くなる。このとき、完全な逆方向バイアス
がかからないエミッタ領域１４の中央部分に電流集中が
起こる。
【００１２】
【発明が解決しようとする課題】上述のように、従来の
スイッチングトランジスタではスイッチがオフされると
き、エミッタ領域の中央部分に電流集中が起こり、エミ
ッタ領域の中央部分が素子の安全動作領域を超えて安全
に動作できなくなり素子が破壊されるという問題点を有
している。
【００１３】
【課題を解決するための手段】本発明は上述の課題を解
決するために、第１導電型の半導体層と、この半導体層
上に形成された第２導電型のベース層と、このベース層
の表面内に形成され、中央部が浅く周辺部が深い第１導
電型のエミッタ領域とを具備することを特徴とするトラ
ンジスタとする。
【００１４】また、本発明は、第２導電型のベース層の
表面にマスク層を形成し、このマスク層には、エミッタ
形成領域の中央部から周辺部に向って次第に開口部幅が
広がるような複数の開口部を形成する工程と、前記マス
ク層の開口部を介して前記ベース層の表面部に第１導電
型の不純物をイオン注入した後、熱処理することによ
り、ベース層の表面内に、中央部が浅く周辺部が深いエ
ミッタ領域を形成する工程とを具備することを特徴とす
るトランジスタの製造方法とする。
【００１５】
【発明の実施の形態】次に添付図面を参照して本発明に
よるトランジスタおよびその製造方法の実施の形態を詳
細に説明する。図１は本発明のトランジスタの実施の形
態を示す断面図である。この実施の形態のトランジスタ
は、Ｎ+ 型半導体基板２１上にＮ型エピタキシャル層２
２が形成されており、その上にＰ型ベース層２３が形成
されている。さらに、Ｐ型ベース層２３には中央部の表
面内にＮ+ 型エミッタ領域２４が形成される。このＮ+
型エミッタ領域２４は中央部が浅く、周辺部が深く形成
されており、しかも深さは連続的に変化するように形成
されている。そして、エミッタ領域２４上にはエミッタ
電極２５が形成されており、ベース層２３上にはベース
電極２６が形成されている。また、エピタキシャル層２
２とともにコレクタを構成するＮ型の半導体層である半
導体基板２１の下面にはコレクタ電極２７が形成されて
いる。
【００１６】図１において矢印は電流流れを示してお
り、このトランジスタにおいては、エミッタ領域２４の
中央部が浅く周辺部が深い構造であるため、スイッチが
オフされるとき、電流がエミッタ領域２４の中央部分へ
は少なく流れる。
【００１７】図３は従来のスイッチングトランジスタの
ハーフセル（右半分の部分）にスイッチのオフ過程で現
れる電流流れを示すものであり、図４は本発明によるト
ランジスタのハーフセル（右半分の部分）にスイッチの
オフ過程で現れる電流流れを示すものである。図におい
て、各線は電流流れを示し、線の密度が高い部分が電流
が集中しているところである。図３に示すように従来で
はエミッタ領域１４の中央部分に電流が多く流れるが、
図４の本発明においてはエミッタ領域２４の中央部分へ
は電流が全く流れない。
【００１８】図２は本発明のトランジスタの製造方法の
実施の形態として、エミッタ領域２４の形成方法を示す
断面図である。この図を参照してエミッタ領域２４の形
成方法を説明すると、まず図２（ａ）に示すように、Ｐ
型ベース層２３の表面にマスク層として酸化膜３１を形
成する。次に、この酸化膜３１に、通常のフォトリソエ
ッチング技術を用いて、エミッタ形成領域の位置におい
て複数の開口部３２を形成する。この際、複数の開口部
３２は一定間隔に形成されるが、各開口部幅はエミッタ
形成領域の中央部から周辺部に向って次第に広がるよう
に形成される。しかる後、酸化膜３１の開口部３２を介
してエミッタ領域形成用のｎ型不純物をＰ型ベース層２
３の表面部にイオン注入する。すると、Ｐ型ベース層２
３の表面部には不純物注入層３３が開口部３２に対応し
て点線状に、しかも開口部３２に対応してエミッタ形成
領域の中央部から周辺部に向って注入部分の幅が次第に
広くなるように形成される。そして、このように不純物
注入層３３の不純物注入部分の幅がエミッタ形成領域の
中央部から周辺部に向って次第に広くなっている結果、
次に熱処理を行って不純物を拡散させてＰ型ベース層２
３の表面内にｎ+ 型エミッタ領域２４を形成すると、エ
ミッタ領域２４は図２（ｂ）に示すように中央部が浅く
周辺部が深く形成される。
【００１９】
【発明の効果】このように本発明のトランジスタおよび
その製造方法によれば、エミッタ領域を、その中央部を
浅く、その周辺部を深く形成したので、スイッチオフの
際にエミッタの中央部分に電流が集中する現象を防止で
き、安全動作領域を広げることができる。
【図面の簡単な説明】
【図１】本発明によるトランジスタの実施の形態を示す
断面図。
【図２】本発明によるトランジスタの製造方法の実施の
形態を示す断面図。
【図３】従来のスイッチングトランジスタのハーフセル
にスイッチのオフ過程で現れる電流流れを示す図。
【図４】本発明によるトランジスタのハーフセルにスイ
ッチのオフ過程で現れる電流流れを示す図。
【図５】従来のスイッチングトランジスタの構造を示す
断面図。
【図６】従来のスイッチングトランジスタの構造を示す
断面図。
【符号の説明】
２１ Ｎ+ 型半導体基板 ２２ Ｎ型エピタキシャル層 ２３ Ｐ型ベース層 ２４ Ｎ+ 型エミッタ領域 ３１ 酸化膜 ３２ 開口部 ３３ 不純物注入層

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体層と、 前記半導体層上に形成された第２導電型のベース層と、 前記ベース層の表面内に形成され、中央部が浅く周辺部
    が深い第１導電型のエミッタ領域とを具備することを特
    徴とするトランジスタ。
  2. 【請求項２】 第２導電型のベース層の表面にマスク層
    を形成し、このマスク層には、エミッタ形成領域の中央
    部から周辺部に向って次第に開口部幅が広がるような複
    数の開口部を形成する工程と、 前記マスク層の開口部を介して前記ベース層の表面部に
    第１導電型の不純物をイオン注入した後、熱処理するこ
    とにより、ベース層の表面内に、中央部が浅く周辺部が
    深いエミッタ領域を形成する工程とを具備することを特
    徴とするトランジスタの製造方法。
JP8259614A 1995-10-10 1996-09-30 トランジスタおよびその製造方法 Pending JPH09115918A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950034699A KR970024275A (ko) 1995-10-10 1995-10-10 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법
KR1995P-34699 1995-10-10

Publications (1)

Publication Number Publication Date
JPH09115918A true JPH09115918A (ja) 1997-05-02

Family

ID=19429730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8259614A Pending JPH09115918A (ja) 1995-10-10 1996-09-30 トランジスタおよびその製造方法

Country Status (5)

Country Link
US (2) US5872391A (ja)
JP (1) JPH09115918A (ja)
KR (1) KR970024275A (ja)
DE (1) DE19636741A1 (ja)
GB (1) GB2306046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454470B1 (ko) * 2013-03-22 2014-10-23 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211028B1 (en) * 1999-02-05 2001-04-03 Taiwan Semiconductor Manufacturing Company Twin current bipolar device with hi-lo base profile
KR20010003431A (ko) * 1999-06-23 2001-01-15 윤종용 이더넷 스위치에서 오버플로우 발생 방지를 위한 데이터전송속도 자동 조정장치 및 방법
US6642558B1 (en) * 2000-03-20 2003-11-04 Koninklijke Philips Electronics N.V. Method and apparatus of terminating a high voltage solid state device
KR100431183B1 (ko) * 2001-12-20 2004-05-12 삼성전기주식회사 바이폴라 트랜지스터와 그 제조방법
US20050259368A1 (en) * 2003-11-12 2005-11-24 Ted Letavic Method and apparatus of terminating a high voltage solid state device
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2026236B (en) * 1978-07-20 1983-02-02 Gen Electric Power transistor
US4388634A (en) * 1980-12-04 1983-06-14 Rca Corporation Transistor with improved second breakdown capability
US4416708A (en) * 1982-01-15 1983-11-22 International Rectifier Corporation Method of manufacture of high speed, high power bipolar transistor
EP0176778B1 (de) * 1984-09-28 1991-01-16 Siemens Aktiengesellschaft Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung
EP0262356B1 (de) * 1986-09-30 1993-03-31 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
US5237200A (en) * 1989-07-28 1993-08-17 Hitachi, Ltd. Semiconductor bipolar transistor with concentric regions
US5229313A (en) * 1989-09-29 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor device having multilayer structure
EP0632502B1 (en) * 1993-06-28 1999-03-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Bipolar power transistor with high collector breakdown voltage and related manufacturing process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454470B1 (ko) * 2013-03-22 2014-10-23 파워큐브세미 (주) 슈퍼정션 반도체 및 제조방법

Also Published As

Publication number Publication date
GB9613519D0 (en) 1996-08-28
US5872391A (en) 1999-02-16
DE19636741A1 (de) 1997-04-17
GB2306046A (en) 1997-04-23
US6114212A (en) 2000-09-05
KR970024275A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US7705398B2 (en) Semiconductor device preventing recovery breakdown and manufacturing method thereof
US5360746A (en) Method of fabricating a semiconductor device
JPH0669509A (ja) 伝導度変調型半導体装置及びその製造方法
JP2001326353A (ja) 半導体装置
KR0163875B1 (ko) 반도체장치 및 그 제조방법
JPH09115918A (ja) トランジスタおよびその製造方法
JP2004311481A (ja) 半導体装置
KR100251529B1 (ko) 절연게이트 구조의 바이폴라 트랜지스터(igbt) 및 그 제조방법
JPS5912026B2 (ja) サイリスタ
CN100470832C (zh) 半导体器件
KR100242436B1 (ko) 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법
US11784247B2 (en) MOS(metal oxide silicon) controlled thyristor device
JPS5936832B2 (ja) 半導体スイッチング素子
JP2673694B2 (ja) サイリスタ
JP2002094046A (ja) 半導体装置
JP3247461B2 (ja) 半導体装置及びその製造方法、ｍｏｓゲ−ト駆動型サイリスタ
JPH08241993A (ja) パワースイッチングデバイス
JP3017783B2 (ja) 導電変調型ｍｏｓｆｅｔ
KR19990065744A (ko) 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법
JPH09252109A (ja) 半導体装置及びその製造方法
JPH10294450A (ja) ゲートターンオフサイリスタ及びその製造方法
JPH06177404A (ja) 半導体ダイオード
KR0182009B1 (ko) 고출력 고속스위칭 반도체 장치의 제조 방법
KR100455363B1 (ko) 절연게이트 구조의 바이폴라 트랜지스터(igbt) 및 그 제조방법
JPH0358482A (ja) ターンオフゲート付きサイリスタ