DE19636741A1 - Einen erhöhten zulässigen Arbeitsbereich aufweisende Bipolartransistoren und ihre Herstellungsverfahren - Google Patents
Einen erhöhten zulässigen Arbeitsbereich aufweisende Bipolartransistoren und ihre HerstellungsverfahrenInfo
- Publication number
- DE19636741A1 DE19636741A1 DE19636741A DE19636741A DE19636741A1 DE 19636741 A1 DE19636741 A1 DE 19636741A1 DE 19636741 A DE19636741 A DE 19636741A DE 19636741 A DE19636741 A DE 19636741A DE 19636741 A1 DE19636741 A1 DE 19636741A1
- Authority
- DE
- Germany
- Prior art keywords
- region
- emitter
- semiconductor
- semiconductor junction
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000001965 increasing effect Effects 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims description 83
- 150000002500 ions Chemical class 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 230000002441 reversible effect Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66295—Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Description
Die vorliegende Erfindung betrifft Halbleitervorrich
tungen und insbesondere Bipolar- bzw. Bipolarsperrschicht
transistoren und ihre Herstellungsverfahren.
Bipolartransistoren (BJT) werden im allgemeinen als ein
Schaltelement betrieben. Ein Strom, der zwischen den Kol
lektor- und Emitterknoten eines BJT fließt, wird durch ein
Ein- und Ausschalten eines Stroms, der durch den Basiskno
ten des Transistors fließt, geschaltet, was den Transistor
zwischen Sättigungs- und Sperrzuständen steuert. Die Strom
belastbarkeit im "eingeschalteten" Zustand, das heißt, Sät
tigungszustand, ist im allgemeinen proportional zu der Flä
che des Emitters. Demgemäß ist es im allgemeinen wünschens
wert, die größtmögliche Emitterfläche vorzusehen, um die
Sättigungsstrombelastbarkeit des Transistors zu erhöhen.
Die Fig. 4 und 5 stellen einen typischen BJT eines
npn-Typs im Stand der Technik dar. Eine N-Epitaxieschicht
20 liegt auf einem N⁺-Subtrat 10, wobei auf der N-Epitaxie
schicht 20 eine P-Basisschicht 30 liegt. Ein N⁺-Emitterbe
reich 40 ist in der P-Basisschicht 30 vorgesehen, wobei auf
ihm ein Emitteranschluß 50 ausgebildet ist. Ein Basisan
schluß 52 befindet sich von dem Emitteranschluß 50 beab
standet auf der Basisschicht 30. Ein Kollektoranschluß 54
ist auf dem Substrat 10 ausgebildet. Für den eingeschalte
ten Zustand, der in Fig. 4 dargestellt ist, werden die pn-
Übergänge der Vorrichtung vorwärts vorgespannt, das heißt,
der Kollektoranschluß 54 ist bezüglich des Emitteranschlus
ses 50 positiv. Der Strom an der Peripherie des Emitterbe
reichs 40 ist typischerweise höher als der Strom in der
Mitte des Emitterbereichs 40, wie es durch breite bzw.
schmale Pfeile dargestellt ist.
Ein Ausschalten des Schalttransistors erfordert ein
Rückwärtsvorspannen des pn-Übergangs zwischen der Basis
schicht 30 und dem Emitterbereich 40, um den Strom zu sper
ren, der zwischen dem Kollektoranschluß 54 und dem Emitter
anschluß 50 fließt. Wenn der Übergang rückwärts vorgespannt
ist, verschiebt sich ein Verarmungsbereich in der Basis
schicht 30 von direkt unterhalb des Basisanschlusses 52 zu
der Mitte des Emitterbereichs 40 hin, was einen Stromfluß
zwischen dem Basisanschluß 52 und dem Kollektoranschluß 54
sperrt.
Diese Verschiebung ist jedoch nicht augenblicklich und
während der endlichen Zeit, die es dauert, bis sich die
Verarmungsschicht verschiebt und den Stromfluß sperrt, kann
ein Strom zu der Mitte des Emitterbereichs 40 hin konzen
triert werden, wie es durch den breiten Pfeil in Fig. 5
dargestellt ist. Dieses Stromkonzentrationsphänomen neigt
dazu, sich zu verschlimmern, wenn der Transistor verwendet
wird, um eine induktive Last zu schalten, da ein Strom von
der induktiven Last dazu führt, daß der Emitterstrom kon
stant gehalten wird, wenn sich die leitende Fläche des
Emitterbereichs 40 verringert. Die Stromkonzentration ver
ursacht im allgemeinen einen Erwärmung in dem Mittenab
schnitt des Emitterbereichs 40, welche weiterhin dazu
führt, daß eine Stromdichte in dem Mittenabschnitt des
Emitterbereichs 40 erhöht wird und noch mehr Erwärmung ver
ursacht wird. Wenn der Temperaturanstieg, der durch eine
Stromkonzentration induziert wird, hoch genug ist, kann er
den Transistor dauerhaft beschädigen; ein Ausfallmechanis
mus bzw. eine Ausfallart, der bzw. die oft als Sperrspan
nungsdurchbruch zweiter Art bezeichnet wird. Ein Sperrspan
nungsdurchbruch zweiter Art kann den Bereich einer Spannung
und eines Stroms begrenzen, in welchem der Transistor be
trieben werden kann, was als der zulässige bzw. sichere Ar
beitsbereich (SOA) des Transistors bezeichnet wird.
Eine Stromkonzentration und zugehörige Probleme können
sich erhöhen, wenn sich die Fläche des Emitterbereichs 40
erhöht, da eine Erhöhung der Fläche des Emitterbereichs 40
dazu führt, daß die Zeit erhöht wird, die benötigt wird,
den Emitter/Basisübergang rückwärts vorzuspannen. Somit
kann, obgleich eine Erhöhung der Fläche des Emitterbereichs
40 die Strombelastbarkeit des Transistors im eingeschalte
ten Zustand erhöhen kann, sie ebenso den SOA des Transi
stors verringern. Lösungen der Stromkonzentration, die ei
nem Sperrspannungsdurchbruch zweiter Art zugehörig ist,
sind im U.S.-Patent Nr. 4,388,634 von Amantea et al. (das
einen BJT mit einem Kollektor mit einer Profildotierung be
schreibt) und im U.S.-Patent Nr. 4,416,708 von Abdoulin et
al. (das einen Bipolartransistor beschreibt, der eine ge
zahnte Emitterstruktur aufweist) beschrieben.
Im Hinblick auf die vorhergehenden Probleme ist es die
Aufgabe der vorliegenden Erfindung, Bipolartransistoren,
welche nach einem Ausschalten eine verringerte Stromkonzen
tration aufweisen, und ihre Herstellungsverfahren zu schaf
fen, sowie Bipolartransistoren (BJTs), die einen erhöhten
zulässigen Arbeitsbereich (SOA) aufweisen, und ihre Her
stellungsverfahren zu schaffen.
Diese Aufgabe wird erfindungsgemäß mittels eines Bipo
lartransistors nach Anspruch 1, einer Halbleitervorrichtung
nach Anspruch 6 oder 11, eines Verfahrens zur Herstellung
eines Bipolartransistors nach Anspruch 13 sowie eines Ver
fahrens zur Herstellung einer Halbleitervorrichtung nach
Anspruch 18 oder 23 gelöst.
Weitere vorteilhafte Ausgestaltungen der vorliegenden
Erfindung sind Gegenstand der Unteransprüche.
Die vorliegende Erfindung schafft Bipolartransistoren
und ihre Herstellungsverfahren, bei denen ein im allgemei
nen konkaver Halbleiterübergang zwischen Emitter- und Ba
sisbereichen vorgesehen ist, wobei der im allgemeinen kon
kave Halbleiterübergang einen bezüglich einer Emitteran
schlußkontaktfläche auf der gegenüberliegenden Oberfläche
des Emitterbereichs hin ausgerichteten und ihm wesentlichen
zu ihr zentrierten Scheitelpunkt aufweist. Der Emitterbe
reich kann eine Mehrzahl von angrenzenden Emitterunterbe
reichen beinhalten, die sich von der Oberfläche des Emit
terbereichs zu dem Basisbereich ausdehnen. Vorzugsweise
dehnt sich eine Mehrzahl von Unterbereichen auf eine gebo
gene Weise zu dem Basisbereich aus und mischt sich, um den
im allgemeinen konkaven Halbleiterübergang auszubilden.
Durch Vorsehen eines konkaven Emitter/Basisübergangs bezüg
lich des Emitteranschlusses der Vorrichtung kann die vor
liegende Erfindung eine Stromkonzentration in Mittenberei
chen des Emitterbereichs verringern, da der Emit
ter/Basisübergang rückwärts vorgespannt ist, womit ein
Sperrspannungsdurchbruch zweiter Art verhindert und der SOA
des Transistors erhöht wird.
Insbesondere beinhaltet gemäß der vorliegenden Erfin
dung ein Bipolartransistor ein Halbleitersubstrat, das eine
Oberfläche aufweist, einen Basisbereich eines ersten Leit
fähigkeitstyps in dem Substrat und einen Emitterbereich ei
nes zweiten Leitfähigkeitstyps, der sich von der Oberfläche
in den Basisbereich ausdehnt, um einen im allgemeinen kon
kaven Halbleiterübergang auszubilden, der einen Scheitel
punkt aufweist, der zu der Oberfläche hin ausgerichtet ist.
Der Emitterbereich beinhaltet vorzugsweise eine Mehrzahl
von angrenzenden Emitterunterbereichen, wobei sich jeder
der Emitterunterbereiche von der Oberfläche in den Basisbe
reich ausdehnt, um den im allgemeinen konkaven Halbleiter
übergang auszubilden. Vorzugsweise beinhaltet die Mehrzahl
von angrenzenden Emitterunterbereichen eine Mehrzahl von
Emitterunterbereichen, die sich auf eine gebogene Weise von
der Oberfläche in den Basisbereich ausdehnen und mischen,
um den im allgemeinen konkaven Halbleiterübergang auszubil
den. Der Transistor kann ebenso einen Kollektorbereich des
zweiten Leitfähigkeitstyps in dem Substrat beinhalten, wo
bei der Kollektorbereich den Basisbereich elektrisch kon
taktiert, um dadurch einen zweiten Halbleiterübergang aus
zubilden, der dem ersten Halbleiterübergang gegenüberlie
gend angeordnet ist. Der Transistor kann ebenso vorzugs
weise einen Emitteranschluß beinhalten, der den Emitterbe
reich an einer Emitterkontaktfläche auf der Substratober
fläche elektrisch kontaktiert, wobei die Emitterkontaktflä
che einen Mittenabschnitt aufweist, der bezüglich des
Scheitelpunkts des im allgemeinen konkaven Halbleiterüber
gangs im wesentlichen zentriert ist.
Gemäß einem Verfahrensaspekt der vorliegenden Erfindung
wird eine Basisschicht eines ersten Leitfähigkeitstyps in
einem Halbleitersubstrat vorgesehen, wobei die Basisschicht
eine Oberfläche aufweist, die einen Mittenabschnitt und Au
ßenabschnitte aufweist, die seitlich von dem Mittenab
schnitt angeordnet sind. Ionen eines zweiten Leitfähig
keitstyps werden durch die Basisschichtoberfläche in dis
kreten Konzentrationen, die sich von dem Mittenabschnitt
der Basisschichtoberfläche seitlich zu den Außenabschnitten
der Basisschichtoberfläche hin erhöhen, implantiert. Die
implantierten Ionen werden in die Basisschicht diffundiert,
um dadurch einen Emitterbereich des zweiten Leitfähig
keitstyps auszubilden, welcher sich in die Basisschicht
ausdehnt und einen im allgemeinen konkaven Halbleiterüber
gang ausbildet, der einen Scheitelpunkt aufweist, der zu
der Oberfläche der Basisschicht hin ausgerichtet ist. Die
Ionen werden vorzugsweise in eine Mehrzahl von diskreten
Abschnitten der Oberfläche der Basisschicht implantiert,
wobei sich die Abschnitte von dem Mittenabschnitt der Ba
sisschichtoberfläche seitlich zu den Außenabschnitten der
Basisschichtoberfläche hin in der Fläche erhöhen. Dem
Schritt eines Implantierens kann ein Abscheiden einer Mas
kenschicht auf die Basisschicht und ein Ätzen der Masken
schicht, um die Mehrzahl von Abschnitten der Basisschicht
oberfläche freizulegen, vorangehen und der Schritt eines
Implantierens von Ionen kann ein Implantieren von Ionen des
zweiten Leitfähigkeitstyps in die freigelegten Basis
schichtoberflächenabschnitte beinhalten. Dem Schritt eines
Implantierens von Ionen kann der Schritt eines Entfernens
der Maskenschicht von der Basisschicht folgen. Dem Schritt
eines Entfernens der Maskenschicht kann der Schritt eines
Verbindens eines Emitteranschlusses mit dem Emitterbereich
an der Emitterkontaktfläche der Basisschichtoberfläche fol
gen, wobei die Emitterkontaktfläche einen Mittenabschnitt
aufweist, der bezüglich des Scheitelpunkts des im allgemei
nen konkaven Halbleiterübergangs im wesentlichen zentriert
ist.
Die hierin beschriebenen Halbleiterübergänge und Ver
fahren können ebenso für andere Halbleitervorrichtungen als
BJTs verwendet werden. Die hierin beschriebenen Übergänge
und Verfahren können für pn-Übergänge in anderen Vorrich
tungen als BJTs, zum Beispiel in Dioden, Triacs, Gateab
schalte- bzw. Gate-Turn-Off-Vorrichtungen und dergleichen,
verwendet werden. Die hierin beschriebenen Verfahren können
ebenso verwendet werden, um andere Halbleiterübergänge als
pn-Übergänge, wie zum Beispiel Halbleitermetallübergänge,
zu erzeugen. Außerdem ist die vorliegende Erfindung anwend
bar, um im allgemeinen konvexe Übergänge zwischen Bereichen
des gleichen Leitfähigkeitstyps, die aber unterschiedliche
Dotierstoffkonzentrationen aufweisen, auszubilden, um ein
erwünschtes Leitfähigkeitsprofil zu erzeugen.
Die vorliegende Erfindung wird nachstehend anhand der
Beschreibung von Ausführungsbeispielen unter Bezugnahme auf
die beiliegende Zeichnung näher erläutert.
Es zeigen:
Fig. 1 eine Querschnittsansicht eines Bipolartransi
stors gemäß der vorliegenden Erfindung;
Fig. 2 und 3 Verfahren zur Herstellung eines Bipolartran
sistors gemäß der vorliegenden Erfindung;
Fig. 4 einen Bipolartransistor im Stand der Technik
in einem eingeschalteten Zustand;
Fig. 5 einen Bipolartransistor im Stand der Technik
beim Übergang zu einem ausgeschalteten Zu
stand;
Fig. 6A eine Stromdichte eines Bipolartransistors im
Stand der Technik; und
Fig. 6B eine Stromdichte eines Bipolartransistors ge
mäß der vorliegenden Erfindung.
Nachstehend erfolgt die Beschreibung eines Ausführungs
beispiels der vorliegenden Erfindung.
In der Zeichnung sind die Dicken von Schichten und Be
reichen zur Klarheit betont und gleiche Bezugszeichen be
zeichnen durchgängig gleiche Elemente.
Zum Zwecke einer Darstellung bezieht sich die Beschrei
bung eines Ausführungsbeispiels auf einen Bipolartransi
stors eines npn-Typs gemäß der vorliegenden Erfindung.
Fachleute werden erkennen, daß die vorliegende Erfindung
ebenso Bipolartransistoren beinhaltet, die Bereiche entge
gengesetzter Polaritäten zu den hierin beschriebenen bein
halten. Fachleute werden ebenso verstehen, daß die hierin
beschriebenen Halbleiterübergänge und Herstellungsverfahren
an anderen Halbleitervorrichtungen anwendbar sind.
Fig. 1 stellt ein Ausführungsbeispiel eines Bipolar
transistors gemäß der vorliegenden Erfindung, genauer ge
sagt, ein Ausführungsbeispiel eines npn-Typs, dar. Ein
Halbleitersubstrat 100 weist eine Oberfläche 43 auf. Ein
Basisbereich 30 eines P-Typs ist in dem Substrat 100 ausge
bildet. Ein Emitterbereich 40 eines N⁺-Typs dehnt sich voll
der Oberfläche 43 in den Basisbereich 30 aus, um einen im
allgemeinen konkaven Halbleiterübergang 45 auszubilden, der
einen Scheitelpunkt 46 aufweist, der zu der Oberfläche 43
hin ausgerichtet ist. Ein Emitteranschluß 50 kontaktiert
den Emitterbereich 40 an einer Emitterkontaktoberfläche 44,
die vorzugsweise einen Mittenabschnitt 44a aufweist, der
bezüglich des Scheitelpunkts 46 des konkaven Halbleiter
übergangs 45 im wesentlichen zentriert ist. Wie es darge
stellt ist, ist ebenso ein Kollektorbereich 5, der Halblei
terkollektorunterbereiche 10, 20 des N-Typs bzw. N⁺-Typs
beinhaltet, in dem Substrat 100 vorgesehen, der den Basis
bereich 30 kontaktiert, um einen zweiten Halbleiterübergang
25 auszubilden, der dem konkaven Halbleiterübergang 45 ge
genüberliegend angeordnet ist. Ein Basisanschluß 52 ist
vorgesehen, der die Basisschicht 30 kontaktiert und von dem
Emitteranschluß 50 beabstandet ist. Ein Kollektoranschluß
54 kontaktiert den Kollektorbereich 5.
Fig. 3 stellt den konkaven Halbleiterübergang 45 de
taillierter dar, wobei Abschnitte des Basisbereichs 30 und
des Emitterbereichs 40 des Substrats 100 gezeigt sind, die
in Fig. 1 dargestellt sind. Der Emitterbereich 40 ist so
gezeigt, daß er eine Mehrzahl von angrenzenden Emitterun
terbereichen 40a bis 40g beinhaltet, welche sich von der
Oberfläche 43 des Substrats 100 in den Basisbereich 30 aus
dehnen. Vorzugsweise dehnen sich die Emitterunterbereiche
40a bis 40g auf eine gebogene Weise in den Basisbereich 30
gemischt aus, um den konkaven Halbleiterübergang 45 auszu
bilden. Somit weist der Querschnitt des konkaven Halblei
terübergangs 45 ein charakteristisches Profil auf, das eine
Mehrzahl von Segmenten 45a bis 45g beinhaltet, welche be
züglich der Oberfläche 43 im allgemeinen konvex sind.
Es wird wieder zurück auf Fig. 1 verwiesen. Durch Vor
sehen des konkaven Halbleiterübergangs 45, der bezüglich
der Emitterkontaktoberfläche 44 zentriert ist, kann eine
Stromkonzentration, die einem Sperrspannungsdurchbruch
zweiter Art zugehörig ist, verringert werden. Während eines
Rückwärtsvorspannens des Halbleiterübergangs 45 wird ein
Strom weg von der Mitte des Emitterbereichs 40 zu den Au
ßenabschnitten des Emitterbereichs 40 hin verteilt, wie es
durch die Pfeile in Fig. 1 dargestellt ist. Wie es im De
tail in den Fig. 6A und 6B dargestellt ist, welche einen
Vergleich von Stromflüssen in einem BJT im Stand der Tech
nik (Fig. 6A) und einem BJT gemäß der vorliegenden Erfin
dung (Fig. 6B) vorsehen, ist eine Stromdichte in Mittenab
schnitten der Vorrichtung, die einen im allgemeinen konve
xen Emitter/Basisübergang 45 aufweist, gemäß der vorliegen
den Erfindung niedriger als die Stromdichte in den Mitten
abschnitten des BJT im Stand der Technik. Fachleute werden
erkennen, daß die vorliegende Erfindung durch ein Verrin
gern der Stromdichte in den Mittenabschnitten des Emitters
einen BJT mit einem erhöhten SOA schaffen kann.
Die Fig. 2 und 3 stellen Verfahren zur Herstellung
eines Halbleiterübergangs gemäß der vorliegenden Erfindung
dar. Wie es in Fig. 2 gezeigt ist, wird eine Oxid- oder an
dere Maskenschicht 60 auf eine Basisschicht 30 eines P-Typs
(eines ersten Leitfähigkeitstyps) abgeschieden und dann ge
ätzt, um Oberflächenabschnitte 42a bis 42g der unterliegen
den Basisschicht 30 freizulegen. Das Ätzen wird zum Bei
spiel unter Verwendung einer Photomaske derart selektiv
durchgeführt, daß die freigelegten Oberflächenabschnitte
42a bis 42g sich seitlich von dem Mittenabschnitt 60a der
Maskenschicht 60 zu Außenabschnitten 60b der Maskenschicht
60 erhöhend in der Fläche größer werden. Ionen des ersten
Leitfähigkeitstyps werden dann in die freigelegten Oberflä
chenabschnitte 42a bis 42g implantiert.
Wie es in Fig. 3 dargestellt ist, werden dann die im
plantierten Ionen in die Basisschicht 30 diffundiert, um
einen Emitterbereich 40 und einen im allgemeinen konkaven
Halbleiterübergang 45 zu erzeugen, der einen Scheitelpunkt
46 aufweist, der zu der Oberfläche 43 hin ausgerichtet ist.
Der Emitterbereich 40 beinhaltet vorzugsweise eine Mehrzahl
von Emitterunterbereichen 40a bis 40g, die sich von der
Oberfläche 43 in die Basisschicht 30 ausdehnen. Aufgrund
der Natur des Diffusionsverfahrens dehnen sich die Unterbe
reiche 40a bis 40g auf eine gebogene Weise ohne ein größe
res Eindringen der diffundierten Ionen in die Außenab
schnitte der Schicht 30 in die Basisschicht 30 aus. Die Un
terbereiche 40a bis 40g mischen sich, um den konkaven Halb
leiterübergang 45 auszubilden. Bei einem Querschnitt bein
haltet der konkave Halbleiterübergang 45 eine Mehrzahl von
Segmenten 45a bis 45g, welche bezüglich der Oberfläche 43
im allgemeinen konvex sind. Fachleute werden verstehen, daß
weniger oder größere Unterbereiche abhängig von der er
wünschten Glattheit des Halbleiterübergangs 45 mit der vor
liegenden Erfindung verwendet werden können. Zum Beispiel
kann eine Erhöhung der Anzahl von Oberflächenabschnitten,
die durch den Ätzschritt freigelegt werden, einen konkaven
Halbleiterübergang 45 erzeugen, der sich näher einer wahren
konvexen Kurve annähert.
Fachleute werden verstehen, daß, obgleich die zuvor be
schriebenen Vorrichtungen und Verfahren Bipolartransistoren
betreffen, die vorliegende Erfindung an anderen Halbleiter
vorrichtungen anwendbar ist, bei welchen eine ähnlich ge
formte Stromverteilung zwischen einem Halbleiterübergang
und einem anderen Materialübergang erwünscht ist. Auf eine
ähnliche Weise können pn-Halbleiterübergänge in anderen
Halbleitervorrichtungen als BJTs, zum Beispiel Dioden,
Triacs, Gateabschaltevorrichtungen und dergleichen, ausge
bildet werden. Außerdem ist die vorliegende Erfindung an
wendbar, um im allgemeinen konvexe Übergänge zwischen Be
reichen des gleichen Leitfähigkeitstyps, die aber unter
schiedliche Dotierstoffkonzentrationen aufweisen, auszubil
den, um ein Leitfähigkeitsprofil und eine Stromverteilung
zu erzeugen, die zu den zuvor beschriebenen ähnlich sind.
Zum Beispiel kann ein Kollektor, der ein konkaves Leitfä
higkeitsprofil aufweist, in einem BJT vorgesehen sein, um
eine Stromkonzentration in einem besonderen Bereich der
Vorrichtung zu verringern.
Ein in der vorhergehenden Beschreibung beschriebener
Bipolartransistor beinhaltet ein Halbleitersubstrat, das
eine Oberfläche aufweist, einen Basisbereich eines ersten
Leitfähigkeitstyps in dem Substrat und einen Emitterbereich
eines zweiten Leitfähigkeitstyps, der sich von der Oberflä
che in den Basisbereich ausdehnt, um einen im allgemeinen
konkaven Halbleiterübergang auszubilden, der einen Schei
telpunkt aufweist, der zu der Oberfläche hin ausgerichtet
ist. Der Emitterbereich beinhaltet vorzugsweise eine Mehr
zahl von angrenzenden Emitterunterbereichen, die sich von
der Oberfläche auf eine gebogene Weise in den Halbleiterbe
reich ausdehnen und mischen, um einen im allgemeinen konka
ven Halbleiterübergang auszubilden. Der Transistor beinhal
tet vorzugsweise einen Emitteranschluß, der den Emitterbe
reich an einer Emitterkontaktfläche auf der Oberfläche
elektrisch kontaktiert, wobei die Emitterkontaktfläche ei
nen Mittenabschnitt aufweist, der bezüglich des Scheitel
punkts des Halbleiterübergangs im wesentlichen zentriert
ist. Um den Bipolartransistor herzustellen, ist eine Basis
schicht des ersten Leitfähigkeitstyps in einem Halbleiter
substrat vorgesehen, werden Ionen des zweiten Leitfähig
keitstyps durch die Basisschichtoberfläche in Abschnitte
der Basisschichtoberfläche implantiert, die sich von einem
Mittenabschnitt der Basisschichtoberfläche seitlich zu Au
ßenabschnitten der Basisschichtoberfläche hin in der Fläche
erhöhen, und werden die implantierten Ionen in die Basis
schicht diffundiert, um dadurch den Emitterbereich und den
konkaven Halbleiterübergang zu erzeugen. Vorzugsweise wer
den die Ionen durch ein Abscheiden eines Oxid- oder anderen
Maskenfilms auf die Basisschicht, ein selektives Ätzen der
Maskenschicht, um die Mehrzahl von Oberflächenabschnitten
freizulegen, und dann ein Implantieren der Ionen in die
freigelegten Oberflächenabschnitte implantiert.
Claims (23)
1. Bipolartransistor, der aufweist:
ein Halbleitersubstrat (100), das eine Oberfläche (43) aufweist;
einen Basisbereich (30) eines ersten Leitfähigkeitstyps in dem Substrat (100); und
einen Emitterbereich (40) eines zweiten Leitfähig keitstyps, der sich von der Oberfläche (43) in den Ba sisbereich (30) ausdehnt, um einen im allgemeinen konka ven Halbleiterübergang (45) auszubilden, der einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (43) hin ausgerichtet ist.
ein Halbleitersubstrat (100), das eine Oberfläche (43) aufweist;
einen Basisbereich (30) eines ersten Leitfähigkeitstyps in dem Substrat (100); und
einen Emitterbereich (40) eines zweiten Leitfähig keitstyps, der sich von der Oberfläche (43) in den Ba sisbereich (30) ausdehnt, um einen im allgemeinen konka ven Halbleiterübergang (45) auszubilden, der einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (43) hin ausgerichtet ist.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß
der Emitterbereich (40) eine Mehrzahl von angrenzenden
Emitterunterbereichen (40a bis 40g) aufweist, wobei sich
jeder der Emitterunterbereiche (40a bis 40g) von der Ober
fläche (43) in den Basisbereich (30) ausdehnt, um den im
allgemeinen konkaven Halbleiterübergang (45) auszubil
den.
3. Transistor nach Anspruch 2, dadurch gekennzeichnet, daß
die Mehrzahl von angrenzenden Emitterunterbereichen (40a
bis 40g) eine Mehrzahl von Emitterunterbereichen (40a bis
40g) aufweist, die sich von der Oberfläche (43) auf eine
gebogene Weise in den Basisbereich (30) ausdehnen und
mischen, um den im allgemeinen konkaven Halbleiterüber
gang (45) auszubilden.
4. Transistor nach Anspruch 1, gekennzeichnet durch einen
Kollektorbereich (5) des zweiten Leitfähigkeitstyps in
dem Substrat (100), wobei der Kollektorbereich (5) den
Basisbereich (30) elektrisch kontaktiert, um dadurch ei
nen zweiten Halbleiterübergang (25) auszubilden, der dem
ersten Halbleiterübergang (45) gegenüberliegend angeord
net ist.
5. Transistor nach Anspruch 1, gekennzeichnet durch einen
Emitteranschluß (50), der den Emitterbereich (40) an ei
ner Emitterkontaktfläche (44) elektrisch kontaktiert,
der einen Mittenabschnitt (44a) aufweist, der bezüglich
des Scheitelpunkts (46) des im allgemeinen konkaven
Halbleiterübergangs (45) im wesentlichen zentriert ist.
6. Halbleitervorrichtung, die aufweist:
einen ersten Bereich (30); und
einen zweiten Bereich (40), der den ersten Bereich (30) kontaktiert, um einen im allgemeinen konkaven Halblei terübergang (45) auszubilden.
einen ersten Bereich (30); und
einen zweiten Bereich (40), der den ersten Bereich (30) kontaktiert, um einen im allgemeinen konkaven Halblei terübergang (45) auszubilden.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet,
daß der im allgemeinen konkave Halbleiterübergang (45)
einen Scheitelpunkt (46) aufweist und sie weiterhin ei
nen dritten Bereich (50) aufweist, der den zweiten Be
reich (40) an einer Kontaktoberfläche (44) kontaktiert,
die einen Mittenabschnitt (44a) aufweist und dem im all
gemeinen konkaven Halbleiterübergang (45) derart gegen
überliegend angeordnet ist, daß der Mittenabschnitt
(44a) bezüglich des Scheitelpunkts (46) im wesentlichen
zentriert ist.
8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet,
daß der zweite Bereich (40) eine Mehrzahl von angrenzen
den Unterbereichen (40a bis 40g) aufweist, wobei sich jeder
der Unterbereiche (40a bis 40g) von der Kontaktoberfläche
(44) in den ersten Bereich (30) ausdehnt, um den im all
gemeinen konkaven Halbleiterübergang (45) auszubilden.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß die Mehrzahl von angrenzenden Unterbereichen (40a bis
40g) eine Mehrzahl von Unterbereichen (40a bis 40g) auf
weist, die sich von der Kontaktoberfläche (44) auf eine
gebogene Weise in den ersten Bereich (30) ausdehnen und
mischen, um den im allgemeinen konkaven Halbleiterüber
gang (45) auszubilden.
10. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet,
daß der erste Bereich (30) einen ersten Halbleiterbe
reich des ersten Leitfähigkeitstyps aufweist, wobei der
zweite Bereich (40) einen zweiten Halbleiterbereich des
zweiten Leitfähigkeitstyps aufweist und wobei der drit
te Bereich (50) einen leitenden Bereich aufweist.
11. Halbleitervorrichtung, die aufweist:
einen ersten Halbleiterbereich (30) eines ersten Leitfä higkeitstyps;
einen leitenden Bereich (50); und
einen zweiten Halbleiterbereich (40) eines zweiten Leit fähigkeitstyps, der den leitenden Bereich (50) an einer Kontaktoberfläche (44) kontaktiert, die einen Mittenab schnitt (44a) aufweist, und den ersten Halbleiterbereich (30) an einem im allgemeinen konkaven Halbleiterübergang (45) elektrisch kontaktiert, der einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (44) hin ausgerichtet ist und bezüglich des Mittenabschnitts (44a) der Kon taktoberfläche (44) im wesentlichen zentriert ist.
einen ersten Halbleiterbereich (30) eines ersten Leitfä higkeitstyps;
einen leitenden Bereich (50); und
einen zweiten Halbleiterbereich (40) eines zweiten Leit fähigkeitstyps, der den leitenden Bereich (50) an einer Kontaktoberfläche (44) kontaktiert, die einen Mittenab schnitt (44a) aufweist, und den ersten Halbleiterbereich (30) an einem im allgemeinen konkaven Halbleiterübergang (45) elektrisch kontaktiert, der einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (44) hin ausgerichtet ist und bezüglich des Mittenabschnitts (44a) der Kon taktoberfläche (44) im wesentlichen zentriert ist.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet,
daß der Halbleiterübergang (45) im Querschnitt eine
Mehrzahl von Segmenten aufweist, die bezüglich der Kon
taktoberfläche (44) eine im allgemeinen konvexe Form
aufweisen.
13. Verfahren zur Herstellung eines Bipolartransistors, das
die folgenden Schritte aufweist:
Vorsehen einer Basisschicht (30) eines ersten Leitfähig keitstyps in einem Halbleitersubstrat (100), wobei die Basisschicht (30) eine Oberfläche (43) aufweist, die ei nen Mittenabschnitt und Außenabschnitte aufweist, die seitlich von dem Mittenabschnitt der Basisschichtober fläche (43) angeordnet sind;
Implantieren von Ionen eines zweiten Leitfähigkeitstyps durch die Basisschichtoberfläche (43) in diskreten Kon zentrationen, die sich von dem Mittenabschnitt der Ba sisschichtoberfläche (43) seitlich zu den Außenabschnit ten der Basisschichtoberfläche (43) hin erhöhen; und
Diffundieren der implantierten Ionen in die Basis schicht (30), um dadurch einen Emitterbereich (40) des zweiten Leitfähigkeitstyps zu erzeugen, welcher sich in die Basisschicht (30) ausdehnt und einen im allgemeinen konkaven Halbleiterübergang (45) ausbildet, der einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (43) der Basisschicht (30) hin ausgerichtet ist.
Vorsehen einer Basisschicht (30) eines ersten Leitfähig keitstyps in einem Halbleitersubstrat (100), wobei die Basisschicht (30) eine Oberfläche (43) aufweist, die ei nen Mittenabschnitt und Außenabschnitte aufweist, die seitlich von dem Mittenabschnitt der Basisschichtober fläche (43) angeordnet sind;
Implantieren von Ionen eines zweiten Leitfähigkeitstyps durch die Basisschichtoberfläche (43) in diskreten Kon zentrationen, die sich von dem Mittenabschnitt der Ba sisschichtoberfläche (43) seitlich zu den Außenabschnit ten der Basisschichtoberfläche (43) hin erhöhen; und
Diffundieren der implantierten Ionen in die Basis schicht (30), um dadurch einen Emitterbereich (40) des zweiten Leitfähigkeitstyps zu erzeugen, welcher sich in die Basisschicht (30) ausdehnt und einen im allgemeinen konkaven Halbleiterübergang (45) ausbildet, der einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (43) der Basisschicht (30) hin ausgerichtet ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
der Schritt eines Implantierens den Schritt eines Im
plantierens von Ionen des zweiten Leitfähigkeitstyps in
eine Mehrzahl von diskreten Abschnitten (42a bis 42g) der
Oberfläche (43) der Basisschicht (30) aufweist, wobei
sich die Abschnitte (42a bis 42g) von dem Mittenabschnitt
der Basisschichtoberfläche (43) seitlich zu den Außenab
schnitten der Basisschichtoberfläche (43) hin in der
Fläche erhöhen.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß
dem Schritt eines Implantierens die folgenden Schritte
vorangehen:
Abscheiden einer Maskenschicht (60) auf die Basisschicht (30); und
Ätzen der Maskenschicht (60), um die Mehrzahl von Ab schnitten (42a bis 42g) der Basisschichtoberfläche (43) freizulegen; wobei
der Schritt eines Implantierens von Ionen den Schritt eines Implantierens von Ionen in die freigelegten Ba sisschichtoberflächenabschnitte (42a bis 42g) aufweist.
Abscheiden einer Maskenschicht (60) auf die Basisschicht (30); und
Ätzen der Maskenschicht (60), um die Mehrzahl von Ab schnitten (42a bis 42g) der Basisschichtoberfläche (43) freizulegen; wobei
der Schritt eines Implantierens von Ionen den Schritt eines Implantierens von Ionen in die freigelegten Ba sisschichtoberflächenabschnitte (42a bis 42g) aufweist.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß
dem Schritt eines Implantierens von Ionen der Schritt
eines Entfernens der Maskenschicht (60) von der Basis
schicht (30) folgt.
17. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
dem Schritt eines Diffundierens der Schritt eines Aus
bildens eines Emitteranschlusses (50) auf dem Emitterbe
reich (40) an einer Emitterkontaktfläche (44) der Basis
schichtoberfläche (43) folgt, wobei die Emitterkontakt
fläche (44) einen Mittenabschnitt (44a) aufweist, der be
züglich des Scheitelpunkts (46) des im allgemeinen kon
kaven Halbleiterübergangs (45) im wesentlichen zentriert
ist.
18. Verfahren zur Herstellung einer Halbleitervorrichtung,
das die folgenden Schritte aufweist:
Vorsehen einer Schicht (30), die eine Oberfläche (43) aufweist, die einen Mittenabschnitt und Außenabschnitte aufweist, die seitlich von dem Mittenabschnitt angeord net sind;
Implantieren von Ionen durch die Oberfläche (43) in dis kreten Konzentrationen, die sich von dem Mittenab schnitt der Oberfläche (43) seitlich zu den Außenab schnitten der Oberfläche (43) hin erhöhen; und
Diffundieren der implantierten Ionen in die Schicht (30), um dadurch einen Bereich (40) zu erzeugen, welcher sich von der Oberfläche (43) der Schicht (30) in die Schicht (30) ausdehnt und einen im allgemeinen konkaven Halbleiterübergang (45) ausbildet, wobei der Halbleiter übergang (45) einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (43) der Schicht (30) hin ausgerichtet ist.
Vorsehen einer Schicht (30), die eine Oberfläche (43) aufweist, die einen Mittenabschnitt und Außenabschnitte aufweist, die seitlich von dem Mittenabschnitt angeord net sind;
Implantieren von Ionen durch die Oberfläche (43) in dis kreten Konzentrationen, die sich von dem Mittenab schnitt der Oberfläche (43) seitlich zu den Außenab schnitten der Oberfläche (43) hin erhöhen; und
Diffundieren der implantierten Ionen in die Schicht (30), um dadurch einen Bereich (40) zu erzeugen, welcher sich von der Oberfläche (43) der Schicht (30) in die Schicht (30) ausdehnt und einen im allgemeinen konkaven Halbleiterübergang (45) ausbildet, wobei der Halbleiter übergang (45) einen Scheitelpunkt (46) aufweist, der zu der Oberfläche (43) der Schicht (30) hin ausgerichtet ist.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß
der Schritt eines Implantierens den Schritt eines Im
plantierens von Ionen in eine Mehrzahl von diskreten
Oberflächenabschnitten (42a bis 42g) der Oberfläche (43) der
Schicht (30) aufweist, wobei sich die Abschnitte (42a bis
42g) von dem Mittenabschnitt der Oberfläche (43) seitlich
zu den Außenabschnitten der Oberfläche (43) hin in der
Fläche erhöhen.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
dem Schritt eines Implantierens die folgenden Schritte
vorangehen:
Abscheiden einer Maskenschicht (60) auf den ersten Halb leiterbereich (30); und
Ätzen der Maskenschicht (60), um die Mehrzahl von Ab schnitten (42a bis 42g) der Oberfläche (43) freizulegen;
wobei der Schritt eines Implantierens von Ionen den Schritt eines Implantierens von Ionen durch die freige legten Oberflächenabschnitte (42a bis 42g) aufweist.
Abscheiden einer Maskenschicht (60) auf den ersten Halb leiterbereich (30); und
Ätzen der Maskenschicht (60), um die Mehrzahl von Ab schnitten (42a bis 42g) der Oberfläche (43) freizulegen;
wobei der Schritt eines Implantierens von Ionen den Schritt eines Implantierens von Ionen durch die freige legten Oberflächenabschnitte (42a bis 42g) aufweist.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
dem Schritt eines Implantierens von Ionen der Schritt
eines Entfernens der Maskenschicht (60) von der Schicht
(30) folgt.
22. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß
dem Schritt eines Diffundierens der Schritt eines Aus
bildens eines dritten Bereichs (50) folgt, der die
Schicht (30) an einer Kontaktfläche (44) auf der Oberflä
che (43) der Schicht (30) kontaktiert, wobei die Kontakt
fläche (44) einen Mittenabschnitt (44a) aufweist, der be
züglich des Scheitelpunkts (46) des im allgemeinen kon
kaven Halbleiterübergangs (46) im wesentlichen zentriert
ist.
23. Verfahren zur Herstellung einer Halbleitervorrichtung,
das den folgenden Schritt aufweist:
Verbinden erster und zweiter Halbleiterbereiche (30, 40), um einen im allgemeinen konkaven Halbleiterübergang (45) zwischen den ersten und zweiten Halbleiterbereichen (30, 40) auszubilden.
Verbinden erster und zweiter Halbleiterbereiche (30, 40), um einen im allgemeinen konkaven Halbleiterübergang (45) zwischen den ersten und zweiten Halbleiterbereichen (30, 40) auszubilden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950034699A KR970024275A (ko) | 1995-10-10 | 1995-10-10 | 안전 동작 영역을 증가시킨 트랜지스터 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19636741A1 true DE19636741A1 (de) | 1997-04-17 |
Family
ID=19429730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19636741A Withdrawn DE19636741A1 (de) | 1995-10-10 | 1996-09-10 | Einen erhöhten zulässigen Arbeitsbereich aufweisende Bipolartransistoren und ihre Herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
US (2) | US5872391A (de) |
JP (1) | JPH09115918A (de) |
KR (1) | KR970024275A (de) |
DE (1) | DE19636741A1 (de) |
GB (1) | GB2306046A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211028B1 (en) * | 1999-02-05 | 2001-04-03 | Taiwan Semiconductor Manufacturing Company | Twin current bipolar device with hi-lo base profile |
KR20010003431A (ko) * | 1999-06-23 | 2001-01-15 | 윤종용 | 이더넷 스위치에서 오버플로우 발생 방지를 위한 데이터전송속도 자동 조정장치 및 방법 |
US6642558B1 (en) * | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
KR100431183B1 (ko) * | 2001-12-20 | 2004-05-12 | 삼성전기주식회사 | 바이폴라 트랜지스터와 그 제조방법 |
US20050259368A1 (en) * | 2003-11-12 | 2005-11-24 | Ted Letavic | Method and apparatus of terminating a high voltage solid state device |
JP2007220865A (ja) * | 2006-02-16 | 2007-08-30 | Sumitomo Chemical Co Ltd | 3族窒化物半導体発光素子およびその製造方法 |
KR101454470B1 (ko) * | 2013-03-22 | 2014-10-23 | 파워큐브세미 (주) | 슈퍼정션 반도체 및 제조방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2026236B (en) * | 1978-07-20 | 1983-02-02 | Gen Electric | Power transistor |
US4388634A (en) * | 1980-12-04 | 1983-06-14 | Rca Corporation | Transistor with improved second breakdown capability |
US4416708A (en) * | 1982-01-15 | 1983-11-22 | International Rectifier Corporation | Method of manufacture of high speed, high power bipolar transistor |
EP0176778B1 (de) * | 1984-09-28 | 1991-01-16 | Siemens Aktiengesellschaft | Verfahren zum Herstellen eines pn-Übergangs mit hoher Durchbruchsspannung |
DE3785127D1 (de) * | 1986-09-30 | 1993-05-06 | Siemens Ag | Verfahren zur herstellung eines pn-uebergangs hoher spannungsfestigkeit. |
US5237200A (en) * | 1989-07-28 | 1993-08-17 | Hitachi, Ltd. | Semiconductor bipolar transistor with concentric regions |
US5229313A (en) * | 1989-09-29 | 1993-07-20 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having multilayer structure |
DE69324003T2 (de) * | 1993-06-28 | 1999-07-15 | Cons Ric Microelettronica | Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung |
-
1995
- 1995-10-10 KR KR1019950034699A patent/KR970024275A/ko not_active Application Discontinuation
-
1996
- 1996-06-27 GB GB9613519A patent/GB2306046A/en not_active Withdrawn
- 1996-07-01 US US08/674,092 patent/US5872391A/en not_active Expired - Lifetime
- 1996-09-10 DE DE19636741A patent/DE19636741A1/de not_active Withdrawn
- 1996-09-30 JP JP8259614A patent/JPH09115918A/ja active Pending
-
1998
- 1998-09-14 US US09/152,945 patent/US6114212A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970024275A (ko) | 1997-05-30 |
JPH09115918A (ja) | 1997-05-02 |
US6114212A (en) | 2000-09-05 |
US5872391A (en) | 1999-02-16 |
GB2306046A (en) | 1997-04-23 |
GB9613519D0 (en) | 1996-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2824133C2 (de) | Feldgesteuerter Thyristor | |
DE69531282T2 (de) | Isolierung durch aktive Transistoren mit geerdeten Torelektroden | |
DE10025264A1 (de) | Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE3878037T2 (de) | Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet. | |
DE102006051285A1 (de) | MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben | |
DE2538326A1 (de) | Halbleiteraufbau | |
DE69307121T2 (de) | Volkommen verarmter lateraler Transistor | |
EP0748520B1 (de) | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit | |
WO2006037526A2 (de) | Lateraler dmos-transistor und verfahren zu seiner herstellung | |
DE102017217234B4 (de) | Halbleitervorrichtung und herstellungsverfahren | |
EP0006428B1 (de) | Halbleiteranordnung für ein Schwellwertelement | |
DE19636741A1 (de) | Einen erhöhten zulässigen Arbeitsbereich aufweisende Bipolartransistoren und ihre Herstellungsverfahren | |
DE102014109643A1 (de) | Bipolartransistor und verfahren zum herstellen eines bipolartransistors | |
DE2320563A1 (de) | Vierschichttriode | |
DE3423776C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0710988B1 (de) | Verfahren zum Herstellen von durch Feldeffekt steuerbaren Halbleiterbauelementen | |
DE102018200916A1 (de) | Halbleiterschaltelement und Verfahren zum Herstellen desselben | |
DE102006012447B4 (de) | Verfahren zur Herstellung einer Transistorstruktur | |
DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
DE3832732A1 (de) | Leistungshalbleiterdiode | |
DE102006035121B4 (de) | Bipolartransistor mit reduziertem Substratstrom | |
DE1439758B2 (de) | Verfahren zur herstellung von transistoren | |
DE69014018T2 (de) | Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung. | |
DE2527076B2 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |