JP2673694B2 - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JP2673694B2 JP2673694B2 JP63053825A JP5382588A JP2673694B2 JP 2673694 B2 JP2673694 B2 JP 2673694B2 JP 63053825 A JP63053825 A JP 63053825A JP 5382588 A JP5382588 A JP 5382588A JP 2673694 B2 JP2673694 B2 JP 2673694B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- emitter layer
- layer
- base layer
- pilot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012535 impurity Substances 0.000 claims description 29
- 238000002347 injection Methods 0.000 claims description 13
- 239000007924 injection Substances 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、電力用半導体素子に係り、特に、臨界オン
電流上昇率（以下、di/dt）耐量およびスイッチングパ
ワー耐量の大きな高耐圧サイリスタに関する。
電流上昇率（以下、di/dt）耐量およびスイッチングパ
ワー耐量の大きな高耐圧サイリスタに関する。
（従来の技術） 従来、サイリスタのdi/dt耐量ないしはスイッチング
パワー耐量を高める手法については、アイ・イー・イー
・イー，トランザクション オン エレクトロン デバ
イス イーデー30,第７巻（1983年）第816頁から第824
頁（IEEE,Trans.Electron Devices,ED−30,No.7（198
3）PP816−824）、或いはアイ・イー・イー・イー，ト
ランザクション オン エレクトロン デバイス イー
デー34,第10巻（1987年）第2192頁から第2199頁（IEEE,
Trans.Electron Devices,ED−34,No.10（1987）PP2192
−2199）において論じられている。
パワー耐量を高める手法については、アイ・イー・イー
・イー，トランザクション オン エレクトロン デバ
イス イーデー30,第７巻（1983年）第816頁から第824
頁（IEEE,Trans.Electron Devices,ED−30,No.7（198
3）PP816−824）、或いはアイ・イー・イー・イー，ト
ランザクション オン エレクトロン デバイス イー
デー34,第10巻（1987年）第2192頁から第2199頁（IEEE,
Trans.Electron Devices,ED−34,No.10（1987）PP2192
−2199）において論じられている。
第２図、第３図は、それぞれ前述した従来技術の素子
構造を示している。
構造を示している。
第２図において、ｎベース層３の両主表面にはｐエミ
ッタ層２およびｐベース層４が接しており、該ｐエミッ
タ層２の表面にはアノード電極１が形成されている。
ッタ層２およびｐベース層４が接しており、該ｐエミッ
タ層２の表面にはアノード電極１が形成されている。
また、ｐベース層４の表面には、第１パイロットサイ
リスタ（補助サイリスタ）用ｎエミッタ層７、第２パイ
ロットサイリスタ用ｎエミッタ層11、主サイリスタ用ｎ
エミッタ層５、および電極10が形成されている。
リスタ（補助サイリスタ）用ｎエミッタ層７、第２パイ
ロットサイリスタ用ｎエミッタ層11、主サイリスタ用ｎ
エミッタ層５、および電極10が形成されている。
さらに、該第１パイロットサイリスタ用ｎエミッタ層
７、第２パイロットサイリスタ用ｎエミッタ層11、主サ
イリスタ用ｎエミッタ層５の表面には、それぞれ第１パ
イロットサイリスタ電極８、第２パイロットサイリスタ
電極12、主サイリスタ部カソード電極６が形成されてい
る。
７、第２パイロットサイリスタ用ｎエミッタ層11、主サ
イリスタ用ｎエミッタ層５の表面には、それぞれ第１パ
イロットサイリスタ電極８、第２パイロットサイリスタ
電極12、主サイリスタ部カソード電極６が形成されてい
る。
さらに、第１パイロットサイリスタと第２パイロット
サイリスタとの間のｐベース層４、および第２パイロッ
トサイリスタと主サイリスタとの間のｐベース層４に
は、それぞれ抵抗領域13、14がエッチングなどの適宜の
手法によって形成されている。
サイリスタとの間のｐベース層４、および第２パイロッ
トサイリスタと主サイリスタとの間のｐベース層４に
は、それぞれ抵抗領域13、14がエッチングなどの適宜の
手法によって形成されている。
このような構成を有する従来技術のサイリスタでは、
前記抵抗領域13、14によってサイリスタのターンオン時
の電流の急激な立ち上がりが抑制され、di/dt耐量およ
びスイッチングパワー耐量が高められていた。
前記抵抗領域13、14によってサイリスタのターンオン時
の電流の急激な立ち上がりが抑制され、di/dt耐量およ
びスイッチングパワー耐量が高められていた。
第３図においても、第２図と同様に第１パイロットサ
イリスタ用ｎエミッタ層７と第２パイロットサイリスタ
用ｎエミッタ層17との間のｐベース層４には、200Ωの
抵抗領域が形成されている。
イリスタ用ｎエミッタ層７と第２パイロットサイリスタ
用ｎエミッタ層17との間のｐベース層４には、200Ωの
抵抗領域が形成されている。
なお、同図において第２図と同一の符号は同一または
同等部分を表し、ｐベース層４に形成された溝30は、入
射される光エネルギＧを効率よく光電流に変換するため
の溝であり、溝31は電流制限用の溝である。
同等部分を表し、ｐベース層４に形成された溝30は、入
射される光エネルギＧを効率よく光電流に変換するため
の溝であり、溝31は電流制限用の溝である。
（発明が解決しようとする課題） 上記した従来技術においては、抵抗領域13、14は主に
ｐベース層をエッチングすることにより形成されていた
が、エッチングでは抵抗値を精密に制御することが難し
く、その処理工程も繁雑であった。
ｐベース層をエッチングすることにより形成されていた
が、エッチングでは抵抗値を精密に制御することが難し
く、その処理工程も繁雑であった。
本発明の目的は、上記した問題点を解決し、簡単な製
造方法によって、di/dt耐量およびスイッチングパワー
耐量を向上させることができる高耐圧サイリスタを提供
することにある。
造方法によって、di/dt耐量およびスイッチングパワー
耐量を向上させることができる高耐圧サイリスタを提供
することにある。
（課題を解決するための手段） 上記目的は、主サイリスタ領域のｎエミッタ層に比べ
て、パイロットサイリスタ領域のｎエミッタ層の注入効
率を小さくすると共に、複数形成されるパイロットサイ
リスタのうち、初めにターンオンするサイリスタのｎエ
ミッタ層の不純物濃度よりも、次にターンオンするサイ
リスタのｎエミッタ層のそれを高くすることで達成され
る。
て、パイロットサイリスタ領域のｎエミッタ層の注入効
率を小さくすると共に、複数形成されるパイロットサイ
リスタのうち、初めにターンオンするサイリスタのｎエ
ミッタ層の不純物濃度よりも、次にターンオンするサイ
リスタのｎエミッタ層のそれを高くすることで達成され
る。
（作用） 複数形成されるパイロットサイリスタのうち、初めに
ターンオンするサイリスタのｎエミッタ層の不純物濃度
よりも、次にターンオンするサイリスタのｎエミッタ層
のそれを高くしたので、高いdi/dt耐量ないしはスイッ
チングパワー耐量を得ることができる。
ターンオンするサイリスタのｎエミッタ層の不純物濃度
よりも、次にターンオンするサイリスタのｎエミッタ層
のそれを高くしたので、高いdi/dt耐量ないしはスイッ
チングパワー耐量を得ることができる。
（実施例） 初めに、本発明が適用されるサイリスタに固有の前提
条件を図を用いて説明する。第１図（ａ）は、光トリガ
サイリスタのゲート領域近傍の平面図を、同図（ｂ）
は、同図（ａ）のＡ−Ａ線での断面図を示している。ま
た、それぞれ第２図と同一の符号は、同一または同等部
分を表わしており、ｐベース層にはエミッタ短絡孔９が
形成されている。なお、同図（ａ）においては、説明を
簡単にするために主サイリスタ部カソード電極６は省略
してある。
条件を図を用いて説明する。第１図（ａ）は、光トリガ
サイリスタのゲート領域近傍の平面図を、同図（ｂ）
は、同図（ａ）のＡ−Ａ線での断面図を示している。ま
た、それぞれ第２図と同一の符号は、同一または同等部
分を表わしており、ｐベース層にはエミッタ短絡孔９が
形成されている。なお、同図（ａ）においては、説明を
簡単にするために主サイリスタ部カソード電極６は省略
してある。
ｎエミッタ層５を陰極とする主サイリスタのゲート領
域には、ｎエミッタ層７を陰極とするパイロットサイリ
スタが形成されており、そのｎエミッタ層７の不純物濃
度は、主サイリスタのｎエミッタ層５に比べて低くなっ
ている。
域には、ｎエミッタ層７を陰極とするパイロットサイリ
スタが形成されており、そのｎエミッタ層７の不純物濃
度は、主サイリスタのｎエミッタ層５に比べて低くなっ
ている。
一般に、エミッタ層の不純物濃度を低くするとエミッ
タ層からベース層へのキャリヤの注入効率が低下するこ
とが知られている。また、注入効率を低下させると、エ
ミッタ層からベース層へ注入されるキャリヤ（ｎエミッ
タの場合は電子）が少なくなるため、この領域の順電圧
降下は高くなる。そして、サイリスタが導通状態を維持
できる最小の電流、即ち保持電流も大きくなる。
タ層からベース層へのキャリヤの注入効率が低下するこ
とが知られている。また、注入効率を低下させると、エ
ミッタ層からベース層へ注入されるキャリヤ（ｎエミッ
タの場合は電子）が少なくなるため、この領域の順電圧
降下は高くなる。そして、サイリスタが導通状態を維持
できる最小の電流、即ち保持電流も大きくなる。
第７図はこの様子を示したもので、ｎエミッタ層を熱
拡散により形成した場合（点線）、およびイオン打込み
により形成した場合（実線）の電圧−電流特性を示して
いる。
拡散により形成した場合（点線）、およびイオン打込み
により形成した場合（実線）の電圧−電流特性を示して
いる。
このとき、熱拡散により形成したｎエミッタ層の表面
不純物濃度は３×1020cm-3，厚さは約10μｍである。一
方、イオン打込みの条件は加速電圧が120keVであり、ド
ーズ量は３×1013〜７×1015cm-2まで変化させながら測
定した。アニール条件はいずれも950℃,100分であり、
アニール後の厚さは約1.4μｍである。
不純物濃度は３×1020cm-3，厚さは約10μｍである。一
方、イオン打込みの条件は加速電圧が120keVであり、ド
ーズ量は３×1013〜７×1015cm-2まで変化させながら測
定した。アニール条件はいずれも950℃,100分であり、
アニール後の厚さは約1.4μｍである。
図から、保持電流はｎエミッタ層を熱拡散により形成
した素子が最も小さく、イオン打込みにより形成した場
合には、ドーズ量が小さくなるほど保持電流が大きいこ
とが分かる。
した素子が最も小さく、イオン打込みにより形成した場
合には、ドーズ量が小さくなるほど保持電流が大きいこ
とが分かる。
このように、エミッタ層の不純物濃度を下げた場合、
順方向電圧降下および保持電流が大きくなるが、これ
は、エミッタ層の不純物濃度が低くなると、同一面積、
同一印加電圧において流すことが出来る電流が小さくな
ることを意味している。したがって、エミッタ層の不純
物濃度分布が異なる２個のサイリスタを並列動作させた
場合、エミッタの不純物濃度が高い方のサイリスタに、
より大きな電流が流れることは容易に理解されるであろ
う。
順方向電圧降下および保持電流が大きくなるが、これ
は、エミッタ層の不純物濃度が低くなると、同一面積、
同一印加電圧において流すことが出来る電流が小さくな
ることを意味している。したがって、エミッタ層の不純
物濃度分布が異なる２個のサイリスタを並列動作させた
場合、エミッタの不純物濃度が高い方のサイリスタに、
より大きな電流が流れることは容易に理解されるであろ
う。
本発明は、このような現象を積極的に利用したもので
ある。即ち、本発明ではパイロットサイリスタのエミッ
タ不純物濃度を主サイリスタの不純物濃度よりも低くす
ることを前提条件としてあるため、パイロットサイリス
タのエミッタ不純物濃度分布と主サイリスタのそれとを
同じにした場合に比べ、ターンオン初期のパイロットサ
イリスタから主サイリスタへの電流の移行が、より速や
かに行なわれる。換言すれば、パイロットサイリスタが
オン状態になると、直ちに主サイリスタもオン状態とな
る。
ある。即ち、本発明ではパイロットサイリスタのエミッ
タ不純物濃度を主サイリスタの不純物濃度よりも低くす
ることを前提条件としてあるため、パイロットサイリス
タのエミッタ不純物濃度分布と主サイリスタのそれとを
同じにした場合に比べ、ターンオン初期のパイロットサ
イリスタから主サイリスタへの電流の移行が、より速や
かに行なわれる。換言すれば、パイロットサイリスタが
オン状態になると、直ちに主サイリスタもオン状態とな
る。
したがって、ターンオン時の電流集中が緩和されて、
di/dt耐量およびスイッチングパワー耐量を向上させる
ことができる。
di/dt耐量およびスイッチングパワー耐量を向上させる
ことができる。
第４図は、このような構造のサイリスタに於いて、イ
オン打込みによって形成されるパイロットサイリスタ部
のｎエミッタ層の不純物濃度とスイッチング時間との関
係を示した図である。同図において、横軸はイオン・ド
ーズ量（打込み量）を表わし、縦軸はスイッチング時間
を表わしている。なお、スイッチング時間は素子のター
ンオン開始から素子の電圧・電流が交差するまでの時刻
を採用している。通常、素子の電圧と電流の積で表わさ
れるスイッチングパワーは電圧と電流とが交差する点で
最大となるため、スイッチング時間の目安としてこの値
を用いた。
オン打込みによって形成されるパイロットサイリスタ部
のｎエミッタ層の不純物濃度とスイッチング時間との関
係を示した図である。同図において、横軸はイオン・ド
ーズ量（打込み量）を表わし、縦軸はスイッチング時間
を表わしている。なお、スイッチング時間は素子のター
ンオン開始から素子の電圧・電流が交差するまでの時刻
を採用している。通常、素子の電圧と電流の積で表わさ
れるスイッチングパワーは電圧と電流とが交差する点で
最大となるため、スイッチング時間の目安としてこの値
を用いた。
図から、ドーズ量が大きくなると共にスイッチング時
間が長くなっていることが分る。
間が長くなっていることが分る。
このように、パイロットサイリスタ部のｎエミッタ層
の濃度を低くするほどスイッチング時間が短かくなるこ
とは、パイロットサイリスタ部のｎエミッタ層の濃度を
低くすると、より速くサイリスタ全面が導通状態になる
ことを意味している。即ち、パイロットサイリスタから
主サイリスタへの電流の移行が速やかに行なわれること
を意味する。
の濃度を低くするほどスイッチング時間が短かくなるこ
とは、パイロットサイリスタ部のｎエミッタ層の濃度を
低くすると、より速くサイリスタ全面が導通状態になる
ことを意味している。即ち、パイロットサイリスタから
主サイリスタへの電流の移行が速やかに行なわれること
を意味する。
本例のように、パイロットサイリスタのｎエミッタ層
の不純物濃度を主サイリスタのそれよりも小さくした素
子においては、スイッチングパワー耐量を、主サイリス
タとパイロットサイリスタのｎエミッタ層の不純物分布
を同じに形成した素子に比べて２倍以上にすることが出
来た。
の不純物濃度を主サイリスタのそれよりも小さくした素
子においては、スイッチングパワー耐量を、主サイリス
タとパイロットサイリスタのｎエミッタ層の不純物分布
を同じに形成した素子に比べて２倍以上にすることが出
来た。
第５図はリンイオン・ドーズ量と表面不純物濃度との
関係を示した図である。なお、イオン打込みの加速電圧
は120keVであり、イオン打込み後のアニール条件は950
℃,100分である。図のようにドーズ量と表面不純物濃度
とは比例関係にあり、ドーズ量を調整することで表面不
純物濃度を任意に得ることが出来る。この場合のエミッ
タ層の厚さは約1.4μｍである。
関係を示した図である。なお、イオン打込みの加速電圧
は120keVであり、イオン打込み後のアニール条件は950
℃,100分である。図のようにドーズ量と表面不純物濃度
とは比例関係にあり、ドーズ量を調整することで表面不
純物濃度を任意に得ることが出来る。この場合のエミッ
タ層の厚さは約1.4μｍである。
本構造のサイリスタでは、特にパイロットサイリスタ
部のｎエミッタ層の表面不純物濃度を５×1017〜７×10
19cm-3とし、厚さをほぼ0.5〜2.0μｍとしたとき、スイ
ッチングパワー耐量の向上が著しかった。これはｎエミ
ッタ層の表面濃度および厚さを低下させ過ぎると、注入
効率が極端に低下して、ｎエミッタ層がエミッタとして
の働きを失い、ベース層へのキャリヤの注入が無くなっ
てパイロットサイリスタとしての機能を失うためであ
る。
部のｎエミッタ層の表面不純物濃度を５×1017〜７×10
19cm-3とし、厚さをほぼ0.5〜2.0μｍとしたとき、スイ
ッチングパワー耐量の向上が著しかった。これはｎエミ
ッタ層の表面濃度および厚さを低下させ過ぎると、注入
効率が極端に低下して、ｎエミッタ層がエミッタとして
の働きを失い、ベース層へのキャリヤの注入が無くなっ
てパイロットサイリスタとしての機能を失うためであ
る。
第５図からわかるように、表面濃度５×1017〜７×10
19cm-3を精度よく実現するには、イオン打込み法を利用
することが望ましく、そのときのリンイオンドーズ量は
２×1013〜４×1015cm-2に相当する。
19cm-3を精度よく実現するには、イオン打込み法を利用
することが望ましく、そのときのリンイオンドーズ量は
２×1013〜４×1015cm-2に相当する。
以下、本発明の実施例を詳細に説明する。第６図は本
発明を過電圧自己保護型サイリスタに適用した場合の実
施例であり、第１図と同一の符号は、同一または同等部
分を表わしている。
発明を過電圧自己保護型サイリスタに適用した場合の実
施例であり、第１図と同一の符号は、同一または同等部
分を表わしている。
図中の食刻領域15は自己保護動作をする領域であり、
過電圧が印加された場合、この食刻領域15の側壁部の電
界が高くなってアバランシェ降伏が起こり、このアバラ
ンシェ電流によりサイリスタはターンオンする。自己保
護型サイリスタは素子の定格電圧でターンオンするた
め、通常のサイリスタに比べて特に高いスイッチングパ
ワー耐量が要求される。このため本願の構造を適用すれ
ば非常に有効となる。
過電圧が印加された場合、この食刻領域15の側壁部の電
界が高くなってアバランシェ降伏が起こり、このアバラ
ンシェ電流によりサイリスタはターンオンする。自己保
護型サイリスタは素子の定格電圧でターンオンするた
め、通常のサイリスタに比べて特に高いスイッチングパ
ワー耐量が要求される。このため本願の構造を適用すれ
ば非常に有効となる。
本実施例では、パイロットサイリスタを２段に形成す
るために、パイロットサイリスタ用のｎエミッタ層7,11
を設け、該パイロットサイリスタ用ｎエミッタ層7,11の
間のｐベース層４に、電流制限用の抵抗領域16を設けて
いる。
るために、パイロットサイリスタ用のｎエミッタ層7,11
を設け、該パイロットサイリスタ用ｎエミッタ層7,11の
間のｐベース層４に、電流制限用の抵抗領域16を設けて
いる。
本実施例においても、パイロットサイリスタ用エミッ
タ層7,11は低濃度ｎエミッタ層とし、主サイリスタ５は
高濃度ｎエミッタ層として、それぞれの注入効率を異な
らせていることは第１図と同様である。
タ層7,11は低濃度ｎエミッタ層とし、主サイリスタ５は
高濃度ｎエミッタ層として、それぞれの注入効率を異な
らせていることは第１図と同様である。
なお、この抵抗領域16は食刻領域15の外周に円環状に
ｐベース層４の表面をエッチング（食刻）することで形
成される。この場合、自己保護領域となる食刻領域15の
深さは約80μｍであり、抵抗領域16の深さは約20μｍ、
幅は0.5〜1.5mmである。
ｐベース層４の表面をエッチング（食刻）することで形
成される。この場合、自己保護領域となる食刻領域15の
深さは約80μｍであり、抵抗領域16の深さは約20μｍ、
幅は0.5〜1.5mmである。
また、本発明では特に、複数形成されるパイロットサ
イリスタのうち、初めにターンオンするサイリスタのエ
ミッタ層７の不純物濃度よりも、次にターンオンするサ
イリスタのエミッタ層11のそれを高くしたので、さらに
di/dt耐量およびスイッチングパワー耐量を向上させる
ことができる。
イリスタのうち、初めにターンオンするサイリスタのエ
ミッタ層７の不純物濃度よりも、次にターンオンするサ
イリスタのエミッタ層11のそれを高くしたので、さらに
di/dt耐量およびスイッチングパワー耐量を向上させる
ことができる。
このようにしてパイロットサイリスタ間に抵抗を挿入
した素子のスイッチングパワー耐量は、抵抗を挿入しな
い素子に比べて３倍以上になることを試作により確認し
た。
した素子のスイッチングパワー耐量は、抵抗を挿入しな
い素子に比べて３倍以上になることを試作により確認し
た。
なお、上記した実施例においては、主サイリスタ用カ
ソードエミッタ層の注入効率を補助サイリスタ用カソー
ドエミッタ層の注入効率よりも高くするために、主サイ
リスタ用カソードエミッタ層の不純物濃度を補助サイリ
スタ用カソードエミッタ層の不純物濃度よりも高くする
ものとして説明したが、本発明はこれのみに限定される
ものではない。
ソードエミッタ層の注入効率を補助サイリスタ用カソー
ドエミッタ層の注入効率よりも高くするために、主サイ
リスタ用カソードエミッタ層の不純物濃度を補助サイリ
スタ用カソードエミッタ層の不純物濃度よりも高くする
ものとして説明したが、本発明はこれのみに限定される
ものではない。
すなわち、主サイリスタ用カソードエミッタ層の注入
効率を高くすることができれば、たとえば、主サイリス
タ用カソードエミッタ層の厚さを補助サイリスタ用カソ
ードエミッタ層の厚さよりも厚くするようにしても良
い。
効率を高くすることができれば、たとえば、主サイリス
タ用カソードエミッタ層の厚さを補助サイリスタ用カソ
ードエミッタ層の厚さよりも厚くするようにしても良
い。
（発明の効果） 本発明によれば、大電流用サイリスタのように、パイ
ロットサイリスタと主サイリスタとから成るサイリスタ
において、それぞれのエミッタ層の不純物濃度を異なら
せるだけで、ターンオン時にパイロットサイリスタに流
れる電流を、直ちに主サイリスタ領域に移行させてター
ンオン初期の電流集中を無くすることができる。
ロットサイリスタと主サイリスタとから成るサイリスタ
において、それぞれのエミッタ層の不純物濃度を異なら
せるだけで、ターンオン時にパイロットサイリスタに流
れる電流を、直ちに主サイリスタ領域に移行させてター
ンオン初期の電流集中を無くすることができる。
したがって、簡単な製造方法によってdi/dt耐量およ
びスイッチングパワー耐量の高いサイリスタを提供する
ことができる。
びスイッチングパワー耐量の高いサイリスタを提供する
ことができる。
さらに、エミッタ層への不純物注入をイオン打込み法
によって行えば、複数のエミッタ層の不純物濃度を、そ
れぞれ独立して、簡単かつ正確に調整することができ
る。
によって行えば、複数のエミッタ層の不純物濃度を、そ
れぞれ独立して、簡単かつ正確に調整することができ
る。
第１図（ａ）は、本発明の前提技術を備えたサイリスタ
の平面図であり、（ｂ）はそのＡ−Ａ線での断面図であ
る。 第２図，第３図は、di/dt耐量を高めた従来の構造のサ
イリスタの断面図である。 第４図はパイロットサイリスタ部のｎエミッタ層イオン
ドーズ量とスイッチング時間との関係を示す図である。 第５図はリンイオンドーズ量と表面不純物濃度との関係
を示す図である。 第６図（ａ）は、本発明の実施例の平面図であり、
（ｂ）はそのＢ−Ｂ線での断面図である。 第７図は、図１のサイリスタの電流と電圧との関係を示
した図である。 １……アノード電極、２……ｐエミッタ層、３……ｎベ
ース層、４……ｐベース層、５……主サイリスタ部ｎエ
ミッタ層、６……主サイリスタ部カソード電極、７……
パイロットサイリスタ部ｎエミッタ層、８……パイロッ
トサイリスタ部電極、９……ｎエミッタ短絡孔、10……
ゲート電極、11……第２パイロットサイリスタ部ｎエミ
ッタ層、12……第２パイロットサイリスタ部電極、13,1
4……抵抗層、15……食刻領域、16……抵抗領域、
の平面図であり、（ｂ）はそのＡ−Ａ線での断面図であ
る。 第２図，第３図は、di/dt耐量を高めた従来の構造のサ
イリスタの断面図である。 第４図はパイロットサイリスタ部のｎエミッタ層イオン
ドーズ量とスイッチング時間との関係を示す図である。 第５図はリンイオンドーズ量と表面不純物濃度との関係
を示す図である。 第６図（ａ）は、本発明の実施例の平面図であり、
（ｂ）はそのＢ−Ｂ線での断面図である。 第７図は、図１のサイリスタの電流と電圧との関係を示
した図である。 １……アノード電極、２……ｐエミッタ層、３……ｎベ
ース層、４……ｐベース層、５……主サイリスタ部ｎエ
ミッタ層、６……主サイリスタ部カソード電極、７……
パイロットサイリスタ部ｎエミッタ層、８……パイロッ
トサイリスタ部電極、９……ｎエミッタ短絡孔、10……
ゲート電極、11……第２パイロットサイリスタ部ｎエミ
ッタ層、12……第２パイロットサイリスタ部電極、13,1
4……抵抗層、15……食刻領域、16……抵抗領域、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−123574（ＪＰ，Ａ) 特開 昭56−124268（ＪＰ，Ａ) 特開 昭62−160764（ＪＰ，Ａ)
Claims (4)
- 【請求項１】第１導電型のアノードエミッタ層と、該ア
ノードエミッタ層に接した２導電型の第１ベース層と、
該第１ベース層に接した第１導電型の第２ベース層と、
第２ベース層に接した第２導電型の主サイリスタ用カソ
ードエミッタ層と、第２ベース層に接した少なくとも１
つ以上の第２導電型の補助サイリスタ用カソードエミッ
タ層とを有するサイリスタにおいて、 主サイリスタ用カソードエミッタ層から第２ベース層へ
のキャリアの注入効率が、補助サイリスタ用カソードエ
ミッタ層から第２ベース層へのキャリアの注入効率より
も高く、かつ 前記複数の補助サイリスタ用カソードエミッタ層のそれ
ぞれから第２ベース層へのキャリアの注入効率は、後に
ターンオンする方が先にターンオンする方よりも高いこ
とを特徴とするサイリスタ。 - 【請求項２】補助サイリスタのカソードエミッタ層は、
表面不純物濃度が５×1017〜７×1019cm-3、厚さが0.5
〜2.0μｍであることを特徴とする特許請求の範囲第１
項に記載のサイリスタ。 - 【請求項３】前記補助サイリスタのカソードエミッタ層
は、不純物をイオン打込みすることによって形成される
ことを特徴とする特許請求の範囲第１項または第２項に
記載のサイリスタ。 - 【請求項４】前記イオン打込みの場合のイオン打込み量
は、２×1013〜４×1015cm-2であることを特徴とする特
許請求の範囲第３項記載のサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053825A JP2673694B2 (ja) | 1988-03-09 | 1988-03-09 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63053825A JP2673694B2 (ja) | 1988-03-09 | 1988-03-09 | サイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228173A JPH01228173A (ja) | 1989-09-12 |
| JP2673694B2 true JP2673694B2 (ja) | 1997-11-05 |
Family
ID=12953568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63053825A Expired - Fee Related JP2673694B2 (ja) | 1988-03-09 | 1988-03-09 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673694B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3299374B2 (ja) * | 1994-02-24 | 2002-07-08 | 三菱電機株式会社 | サイリスタ及びその製造方法 |
| CN100372126C (zh) * | 2005-11-25 | 2008-02-27 | 清华大学 | 高频晶闸管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123574A (en) * | 1975-04-22 | 1976-10-28 | Mitsubishi Electric Corp | Semiconductor switching device |
| JPS56124268A (en) * | 1980-03-05 | 1981-09-29 | Mitsubishi Electric Corp | Thyrister for high-frequency wave |
| JPS62160764A (ja) * | 1986-01-10 | 1987-07-16 | Toshiba Corp | 過電圧保護機能付半導体装置 |
-
1988
- 1988-03-09 JP JP63053825A patent/JP2673694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01228173A (ja) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08213590A (ja) | 半導体装置及びその製造方法 | |
| JPH0642542B2 (ja) | 高耐圧半導体装置の製造方法 | |
| US4314266A (en) | Thyristor with voltage breakover current control separated from main emitter by current limit region | |
| KR0163875B1 (ko) | 반도체장치 및 그 제조방법 | |
| US4060825A (en) | High speed high power two terminal solid state switch fired by dV/dt | |
| US4177477A (en) | Semiconductor switching device | |
| JPH0138381B2 (ja) | ||
| JPH02122671A (ja) | 制御可能なパワー半導体素子 | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| US4929563A (en) | Method of manufacturing semiconductor device with overvoltage self-protection | |
| JP2673694B2 (ja) | サイリスタ | |
| US6066864A (en) | Thyristor with integrated dU/dt protection | |
| EP0129702B1 (en) | Voltage breakover protected thyristor having field-containing layer in avalanche voltage breakover zone | |
| US5459338A (en) | Gate turn-off thyristor and power convertor using the same | |
| JPH0883900A (ja) | 高ブロッキング電圧用ゲート・ターンオフ・サイリスタ | |
| JPH09115918A (ja) | トランジスタおよびその製造方法 | |
| US3286137A (en) | Semi-conductor rectifier arrangement having self-protection against overvoltage | |
| JPS6124832B2 (ja) | ||
| JP3239738B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07335862A (ja) | 半導体装置及びその製造方法 | |
| CN107180866B (zh) | 晶闸管分支满布n+放大门极 | |
| JPS60189261A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP3284019B2 (ja) | 電力用半導体装置 | |
| JP2925970B2 (ja) | 逆導通静電誘導サイリスタ | |
| JP2679292B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |