CN107180866B - 晶闸管分支满布n+放大门极 - Google Patents
晶闸管分支满布n+放大门极 Download PDFInfo
- Publication number
- CN107180866B CN107180866B CN201710451834.8A CN201710451834A CN107180866B CN 107180866 B CN107180866 B CN 107180866B CN 201710451834 A CN201710451834 A CN 201710451834A CN 107180866 B CN107180866 B CN 107180866B
- Authority
- CN
- China
- Prior art keywords
- region
- type
- thyristor
- amplifying gate
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000001259 photo etching Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种晶闸管分支满布N+放大门极，从晶闸管阴极方向俯视按掺杂类型区域划分为中心P型门极区、N+型环形放大门极区、N+型枝条放大门极区、P型放大门极区、N+型主晶闸管有效阴极区、分布在N+型主晶闸管有效阴极区内的P型短路点及边缘P型台面区，通过将N+型枝条放大门极区枝条内充满N+型杂质，使放大门极即辅助晶闸管的阴极N+区域不仅在门极中心周围的环形区域存在，而且随放大门极枝条深入并均匀分割主晶闸管阴极区域。充分扩展了辅助晶闸管的有效阴极，将门极触发电流放大更充分、分配输送到主晶闸管阴极深处的速度更快，对主晶闸管的触发强度和速度都增加、必使主晶闸管开通电流上升率di/dt耐量得到显著提高。
Description
技术领域
本发明属于大功率半导体器件设计制造技术领域，是一种开通电流上升率极高的特大功率晶闸管分支满布N+放大门极。
背景技术
晶闸管的发展趋势是高电压、大电流化。目前用于中国特高压直流输电工程的晶闸管已达6300A/7500V或5500A/8500V，单只器件芯片直径达6英寸以上。如此功率水平的大直径晶闸管创造了世界纪录，其应用场合皆是重大强电控制领域。它们在开通瞬态必须承受高电流上升率、进入通态通过极大的正向电流。阻断恢复瞬态必须承受高电压上升率、进入断态阻断极高的正反向电压。众所周知，分立半导体器件面积越大全面积均匀导通越难、易于形成电流集中局部烧毁器件，严重降低了承受开通电流上升率的能力，也阻碍正向通流能力的发挥。另一方面，器件阻断电压等级越高承受开通电流上升率的能力越低。对高电压大电流晶闸管而言，任何设计缺陷或工艺瑕疵就极易使之在开通电流上升瞬态产生不可逆损坏导致系统故障造成重大损失。因此特高电压特大电流晶闸管开通过程能否承受极高的电流上升率(di/dt)并安全通过设计的特大电流峰值是安全应用的必要条件、是设计制造成功与否的重要判据。
从器件设计的角度提高高电压大直径晶闸管di/dt耐量的传统做法是设放大门极或称前置晶闸管。放大门极由围绕中心门极的环形部分和深入到阴极部分均分阴极面的多枝条部分组成。环形部分有N+掺杂形成放大门极或前置晶闸管的有效阴极。前置晶闸管有效阴极易于被中心门极触发电流触发导通形成较大的阴极电流。这个较大的阴极电流再由放大门极或前置晶闸管的枝条部分输送分配到各个区域对主晶闸管实施大范围大强度的触发。
传统放大门极或前置晶闸管一直未曾将N+区尽量延伸植入枝条部分，意味着其有效阴极N+区只限于围绕中心门极的环形部分，不够充分，导致其阴极电流即主晶闸管的触发电流强度及输送分配速度也不充分。在这样的情况下主晶闸管开通电流上升率di/dt耐量不可能充分体现，限制了晶闸管电流电压控制水平的提高。
发明内容
本发明为了克服传统大功率晶闸管开通电流上升率di/dt耐量不可能充分发挥的缺点而设计了一种晶闸管分枝满布N+放大门极。
本发明的技术解决方案是：晶闸管分支满布N+放大门极，从晶闸管阴极方向俯视按掺杂类型区域划分为中心P型门极区(1)、N+型环形放大门极区(2)、N+型枝条放大门极区(3)、P型放大门极区(4)、N+型主晶闸管有效阴极区(5)、分布在N+型主晶闸管有效阴极区内的P型短路点(6)及边缘P型台面区(7)，N+型环形放大门极区(2)和N+型枝条放大门极区(3)枝条内设有N+掺杂形成放大门极或前置晶闸管的有效阴极，使辅助晶闸管的有效阴极延枝条充分扩展，放大门极即辅助晶闸管的阴极N+区域由围绕中心P型门极区(1)的N+型环形放大门极区(2)和深入到阴极部分均分主晶闸管阴极区域的N+型枝条放大门极区(3)组成，边缘P型台面区(7)位于芯片的最外端,与N+型主晶闸管有效阴极区(5)相连接。
P型放大门极区(4)将N+型环形放大门极区(2)及N+型枝条放大门极区(3)共同构成的辅助晶闸管的有效阴极区与主晶闸管的有效阴极区(5)分隔，并使两者之间距离(10)始终保持0.3mm±0.01mm,这样一个尽可能小但足够电极分离的距离。
N+型枝条放大门极区(3)枝条数为6条。
N+型枝条放大门极区(3)枝条粗细可渐变，根部最粗处(8)为1.0mm±0.01mm，最细处(9)为0.3mm±0.01mm，并在主干末端分叉为Y字型，两根Y字型指条宽度为0.3mm±0.01mm,继续向主晶闸管阴极边缘延伸以使枝条占用面积最小而延伸长度即起始导通周界最大。
本发明的有益效果是扩展了辅助晶闸管的有效阴极，使之充满枝条深入并均匀分隔主晶闸管阴极区。将门极触发电流放大更充分、分配输送到主晶闸管阴极深处的速度更快，对主晶闸管的触发强度和速度增加而使主晶闸管开通电流上升率di/dt耐量得到显著提高。以目前功率最大的6英寸6300A 7500V特高压晶闸管为例，在结温90℃、门极触发及散热条件相同的情况下本发明晶闸管重复开通电流上升率提高20％以上。并且晶闸管管芯直径相同时电压等级越高重复开通电流上升率提高幅度越大，如6英寸5500A 8500V特高压晶闸重复开通电流上升率提高25％以上。
附图说明
图1为本发明结构示意图。
具体实施方式
本发明只需在N+选择性掺杂光刻掩膜版CAD图形设计时将传统N+型环形放大门极区2延伸入枝条增生出N+型枝条放大门极区3即可基本完成。之后由专业制板公司根据CAD图形文件制成光刻版，在N+选择性掺杂前的光刻工艺中使用该光刻板即可。无需对晶闸管其它结构尺寸及制造工艺过程做任何改变。
晶闸管分支满布N+放大门极，从晶闸管阴极方向俯视按掺杂类型区域划分为中心P型门极区1、N+型环形放大门极区2、N+型枝条放大门极区3、P型放大门极区4、N+型主晶闸管有效阴极区5、分布在N+型主晶闸管有效阴极区内的P型短路点6及边缘P型台面区7。N+型环形放大门极区2和N+型枝条放大门极区3枝条内设有N+掺杂形成放大门极或前置晶闸管的有效阴极，使辅助晶闸管的有效阴极延枝条充分扩展。放大门极即辅助晶闸管的阴极N+区域由围绕中心P型门极区1的N+型环形放大门极区2和深入到阴极部分均分主晶闸管阴极区域的N+型枝条放大门极区3组成,边缘P型台面区7位于芯片的最外端,与N+型主晶闸管有效阴极区5相连接。通过半导体芯片表面生长氧化层，设计版图结构时，将传统环形放大门极区2延伸入枝条增生出枝条放大门极区3，即去除该处的氧化层，利用氧化层掩蔽作用，在环形放大门极区2和枝条放大门极区3掺入N+型杂质，实现N+区延伸到枝条部分。
P型放大门极区4将N+型环形放大门极区2及N+型枝条放大门极区3共同构成的辅助晶闸管的有效阴极区与主晶闸管的有效阴极区5分隔，并使两者之间距离10始终保持0.3mm±0.01mm，这样一个尽可能小但足够电极分离的距离。N+型枝条放大门极区3枝条粗细可渐变，靠近环形部分根部最粗处8为1.0mm±0.01mm，远离环形部分最细处9为0.3mm±0.01mm。
管芯直径大如6英寸，N+型枝条放大门极区3枝条数为6条，N+型枝条放大门极区3枝条粗细可渐变，根部最粗处8为1.0mm±0.01mm，最细处9为0.3mm±0.01mm，并在主干末端分叉为Y字型，两根Y字型指条宽度也为0.3mm±0.01mm,枝条继续向主晶闸管阴极边缘延伸以使枝条占用面积最小而延伸长度即起始导通周界最大；枝条始终均分主晶闸管阴极面。
Claims (4)
1.晶闸管分支满布N+放大门极，其特征在于：从晶闸管阴极方向俯视按掺杂类型区域划分为中心P型门极区(1)、N+型环形放大门极区(2)、N+型枝条放大门极区(3)、P型隔离放大门极区(4)、N+型主晶闸管有效阴极区(5)、分布在N+型主晶闸管有效阴极区(5)内的P型短路点(6)及边缘P型台面区(7)，N+型环形放大门极区(2)和N+型枝条放大门极区(3)枝条内掺杂N+掺杂形成辅助晶闸管的阴极区，使辅助晶闸管的阴极区延伸至枝条得以充分扩展，放大门极由N+型环形放大门极区(2)和N+型枝条放大门极区(3)组成，边缘P型台面区(7)位于芯片的最外端,与N+型主晶闸管有效阴极区(5)相连接。
2.如权利要求书1所述的晶闸管分支满布N+放大门极，其特征在于：P型放大门极区(4)将N+型环形放大门极区(2)及N+型枝条放大门极区(3)共同构成的辅助晶闸管的有效阴极区与主晶闸管的有效阴极区(5)分隔，并使两者之间距离(10)始终保持0.3mm±0.01mm,这样一个尽可能小但足够电极分离的距离。
3.如权利要求书1所述的晶闸管分支满布N+放大门极，其特征在于：N+型枝条放大门极区(3)枝条数为6条。
4.如权利要求书1所述的晶闸管分支满布N+放大门极，其特征在于：N+型枝条放大门极区(3)枝条粗细可渐变，根部最粗处(8)为1.0mm±0.01mm，最细处(9)为0.3mm±0.01mm，并在主干末端分叉为Y字型，两根Y字型指条宽度为0.3mm±0.01mm,继续向主晶闸管阴极边缘延伸以使枝条占用面积最小而延伸长度即起始导通周界最大。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710451834.8A CN107180866B (zh) | 2017-06-15 | 2017-06-15 | 晶闸管分支满布n+放大门极 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710451834.8A CN107180866B (zh) | 2017-06-15 | 2017-06-15 | 晶闸管分支满布n+放大门极 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107180866A CN107180866A (zh) | 2017-09-19 |
| CN107180866B true CN107180866B (zh) | 2023-06-02 |
Family
ID=59836825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710451834.8A Active CN107180866B (zh) | 2017-06-15 | 2017-06-15 | 晶闸管分支满布n+放大门极 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107180866B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767206A (zh) * | 2005-11-25 | 2006-05-03 | 清华大学 | 高频晶闸管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101679108B1 (ko) * | 2010-06-21 | 2016-11-23 | 에이비비 슈바이쯔 아게 | 국부적 에미터 쇼트 도트들의 개선된 패턴을 갖는 위상 제어 사이리스터 |
| CN104409491B (zh) * | 2013-08-26 | 2017-10-27 | 湖北台基半导体股份有限公司 | 高压快开通晶闸管及其制造方法 |
| CN104392911B (zh) * | 2014-10-31 | 2017-04-12 | 宁波芯科电力半导体有限公司 | 一种高压晶闸管芯片的硼扩散方法 |
| CN205845959U (zh) * | 2016-08-02 | 2016-12-28 | 广州市晶泰电子科技有限公司 | 一种晶闸管芯片 |
| CN206864475U (zh) * | 2017-06-15 | 2018-01-09 | 西安派瑞功率半导体变流技术股份有限公司 | 晶闸管分支满布n+放大门极 |
-
2017
- 2017-06-15 CN CN201710451834.8A patent/CN107180866B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1767206A (zh) * | 2005-11-25 | 2006-05-03 | 清华大学 | 高频晶闸管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107180866A (zh) | 2017-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5365009B2 (ja) | 半導体装置およびその製造方法 | |
| CN110190113B (zh) | 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管 | |
| JP2002319676A (ja) | 半導体装置とその製造方法およびその制御方法 | |
| JPWO2014013821A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN106601826B (zh) | 一种快恢复二极管及其制作方法 | |
| JP2018098498A (ja) | 高性能半導体装置とその設計方法および動作方法 | |
| CN102169892A (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
| CN111129119B (zh) | 一种碳化硅mos的单粒子加固器件结构及其制备方法 | |
| CN107180866B (zh) | 晶闸管分支满布n+放大门极 | |
| CN111725312A (zh) | 一种高性能半导体功率器件及其制造方法 | |
| CN111066148B (zh) | 半导体装置 | |
| JP2008263217A (ja) | 半導体装置 | |
| CN113097287A (zh) | 一种igbt芯片终端结构及igbt芯片终端结构制作方法 | |
| JP5201303B2 (ja) | 逆阻止型半導体装置の製造方法 | |
| CN210605712U (zh) | 一种rc-igbt器件版图 | |
| CN105097908A (zh) | 一种超高速脉冲晶闸管及其制造方法 | |
| WO2021068461A1 (zh) | 一种可控硅门极与阳极短接的低正向钳位电压开关二极管 | |
| CN202633316U (zh) | 脉冲功率晶闸管 | |
| CN102790077A (zh) | 一种绝缘栅双极型晶体管 | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 | |
| CN103022114B (zh) | 一种基于截止环的高压大功率igbt芯片及其设计方法 | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| JP2673694B2 (ja) | サイリスタ | |
| CN103378144A (zh) | 脉冲功率晶闸管 | |
| RU97006U1 (ru) | Полупроводниковое переключающее устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |