CN104409491B - 高压快开通晶闸管及其制造方法 - Google Patents

高压快开通晶闸管及其制造方法 Download PDF

Info

Publication number
CN104409491B
CN104409491B CN201310374762.3A CN201310374762A CN104409491B CN 104409491 B CN104409491 B CN 104409491B CN 201310374762 A CN201310374762 A CN 201310374762A CN 104409491 B CN104409491 B CN 104409491B
Authority
CN
China
Prior art keywords
finger
anode
region
short
igct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310374762.3A
Other languages
English (en)
Other versions
CN104409491A (zh
Inventor
张桥
刘鹏
颜家圣
邢雁
吴拥军
杨宁
肖彦
刘小俐
任丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUBEI TECH SEMICONDUCTORS Co Ltd
Original Assignee
HUBEI TECH SEMICONDUCTORS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUBEI TECH SEMICONDUCTORS Co Ltd filed Critical HUBEI TECH SEMICONDUCTORS Co Ltd
Priority to CN201310374762.3A priority Critical patent/CN104409491B/zh
Publication of CN104409491A publication Critical patent/CN104409491A/zh
Application granted granted Critical
Publication of CN104409491B publication Critical patent/CN104409491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839Cathode regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明的名称为高压快开通晶闸管及其制造方法。属于功率半导体器件技术领域。它主要是解决现有半导体器件阴极因放大门极渐开线指条太长而存在di/dt耐量低、门极控制开通均匀性差等缺点。它的主要特征是:所述半导体芯片为三端PNPN四层结构,三个端子分别为阳极、阴极和门极;所述的PNPN四层结构,分为P1阳极区、N1长基区、P2短基区和N+阴极区;所述P1阳极区表面增设有阳极P+层,阴极区面的中心门极、放大门极、短路点、短路环区设有P+层。本发明具有降低门极、短路点处的横向电阻,降低器件压降,提高门极触发开通的均匀性和高压器件开通速度,满足节能降耗的特点,主要应用于大功率脉冲电源、大功率串联逆变电源等装置。

Description

高压快开通晶闸管及其制造方法
技术领域
本发明属于功率半导体器件技术领域。具体涉及一种高压4000V以上半导体开关器件,主要应用于大功率脉冲电源、串联逆变电源装置。
背景技术
常规快开通晶闸管是一种PNPN四层三端结构器件,通常制造方法是在N型硅两端直接进行P型扩散,形成对称的PNP结构,然后在阴极端P区进行N型选择性扩散,最终形成PNPN结构,P1阳极区与P2阴极端区的掺杂结深和杂质浓度分布相同,此种结构快开通晶闸管器件常规阻断电压在1200V∽2500V。采用P1、P2区分步扩散,在P1阳极区表面增设有P+层结构的器件,其常规阻断电压可以达到2600∽4500V,其快开通器件测试参数如下。
按此常规工艺及特性要求,快速器件通态压降已达到3.2V左右,已无法保持原技术水平并提高耐压至4500V以上;原工艺的脉冲器件,其di/dt已达1500 A/ µs极限值。传统工艺,已不具备4500V以上及更高di/dt快开通器件实用性。
发明内容
本发明的目的就是针对上述不足,提供一种可应用于4000V以上的快开通大功率半导体开关器件,即高压快开通晶闸管及其制造方法。能明显提高器件的耐压,即保持原设计晶闸管的开通特性,又简单、易用、低廉工艺特点,并降低通态压降,从而改善器件的阻断电压水平和通态能力,提高工作可靠性。
本发明的技术解决方案是:一种高压快开通晶闸管,由管壳下封接件、下垫片、半导体芯片、上垫片、门极组件和上封接件封装而成,所述半导体芯片为三端PNPN四层结构,三个端子分别为阳极、阴极和门极,所述的PNPN四层结构分别为P1阳极区、N1长基区、P2短基区和N+阴极区;其特征在于:所述半导体芯片P1阳极区表面增设有阳极P+层,阴极区面中心门极、放大门极、短路点、短路环区设有阴极P+层;阳极P+层、阴极P+层表面杂质浓度为0.2∽9.0×1020/cm3,P1阳极区、P2短基区表面杂质浓度为0.2∽9.0×1017/cm3,N+阴极区表面杂质浓度为0.2∽9×1020/cm3;阳极P+层结深为10∽30μm,阴极P+层的结深为5∽30μm,P1阳极区结深为30∽140μm,P2短基区结深为80∽140μm,N+阴极区的结深为15∽30μm。
本发明的技术解决方案中所述的半导体芯片台面为双负角台面造型或双正角台面造型或正、负角结构;双正角台面或正、负角结构中的正角角度大小为:20º≤θ1≤80º,双负角台面或正、负角结构中的负角角度大小为:0.5º≤θ2≤45º。
本发明的技术解决方案中所述的芯片阴极包括阴极区域、阴极区短路点、以圆心为同心圆环的中心门极、以圆心为中心的放大门极圆环和放大门极延长线指条构成的放大门极;所述的放大门极延长线指条包括呈辐射状均匀分布的直线型内指条;该直线型内指条的一端插入并与放大门极圆环连接;直线型内指条的另一端连接有V字型外指条,该V字型外指条的两个边外指条对称,且均为呈钝角夹角的两段;各V字型外指条的外端点在所在的圆周上均匀分布;直线型内指条、V字型外指条的夹角边缘为圆形。
本发明的技术解决方案中所述的直线型内指条数为4∽12条;所述的V字型外指条的两个边外指条夹角为30∽160°;所述的直线型内指条宽度大于V字型外指条宽度;每个边外指条上的呈钝角夹角为100∽165°。
本发明的技术解决方案中所述的芯片阴极还可以包括阴极区域、阴极区短路点、以圆心为同心圆环的中心门极、以圆心为中心的放大门极圆环和放大门极延长线指条构成的放大门极;所述的放大门极延长线指条包括呈辐射状均匀分布的直线型指条;该直线型指条的一端插入并与放大门极圆环连接;该直线型指条上叠加有与直线型指条连接的、均匀分布的环形指条;直线型指条及其与环形指条的夹角边缘为圆形。
本发明的技术解决方案中所述的环形指条为以圆心为中心的圆环形指条;所述的环形指条数为2∽6条。
本发明的技术解决方案中所述的阴极区短路点为正四边形或正六边形或正八边形排列、或其任2种组合排列。
本发明的技术解决方案中所述的半导体芯片中P1阳极区比P2短基区浅30∽50μm。
本发明的技术解决方案中所述的下垫片与半导体芯片高温焊接。
本发明的技术解决方案中所述的管壳下封接件中心设有定位盲孔,下垫片中心设有与该定位盲孔对应的定位孔,定位孔内装有定位柱。
本发明的技术解决方案中所述的下垫片、上垫片为钼圆片、或铝垫片、或银垫片、或铜垫片,或钼圆片、铝垫片、银垫片、铜垫片中任2种的组合。
本发明制造高压快开通晶闸管方法的技术解决方案是:一种制造高压快开通晶闸管的方法,其特征在于包括以下工艺步骤:
①选用厚度为500-1250μm、电阻率为100∽450Ω•cm、晶向<111>或<100>、N型单晶硅片,硅片双面采用化学腐蚀或磷吸收工艺处理;
②硅片双面通过Al杂质分布扩散、或Al、Ga杂质分布扩散,形成P1阳极区、P2短基区,P1阳极区与P2短基区的结深为80∽140μm,表面杂质浓度为2×1016∽9×1017/cm3
或者硅片双面通过Al杂质分布扩散、或Al、Ga杂质分布扩散,形成P1阳极区、P2短基区,将P1阳极区进行减薄处理,P1阳极区的结深为50∽90μm,P1阳极区比P2短基区浅30∽50μm;
③P2短基区上进行选择性磷扩散形成N+阴极区,N+阴极区表面浓度为0.2∽9.0×1020,N+阴极区结深为15∽30μm;
④P1阳极区表面采用高浓度硼吸收扩散,同时该高浓度硼选择性反扩散至阴极面P+区域;P1阳极区和阴极短路区硼扩散后形成阳极区P+层和阴极区P+层,阳极区P+层结深为10∽30μm,阳极区P+层表面杂质浓度2∽9×1020/cm3;阴极区P+层结深为5∽30μm,阴极区P+层表面杂质浓度0.2∽9×1020/cm3
⑤芯片表面蒸镀金属导电层,导电层厚度为10∽50μm;对阴极面导电层进行选择性刻蚀,形成中心门极、放大门极、阴极隔开图形区;
⑥对芯片台面进行台面造型,造型结构有:双正角造型、正负角造型或双负角造型;其中正斜角时角度大小为:20º≤θ1≤80º,负斜角时角度θ2大小为:1.5º≤θ2≤45º;
⑦对芯片台面化学腐蚀,然后进行台面边缘表面钝化及涂胶保护;
⑧将半导体芯片与管壳下封接件、下垫片、上垫片、门极组件、上封接件封装。
本发明制造高压快开通晶闸管方法的技术解决方案中所述的第⑦和第⑧步骤之间,采用电子辐照或质子辐照的方法控制半导体芯片少子寿命、恢复电荷、关断时间为要求值;少子寿命范围为10∽60μs,关断时间范围为40∽450μs,可制成高压快速晶闸管器件。
本发明制造高压快开通晶闸管方法的技术解决方案中所述的阴极P+层采用阳极面高浓度硼吸收扩散,同时该高浓度硼反扩散至阴极面短路区域。
通过实施高压快开通晶闸管实施方式所描述的技术方案,可以达到以下技术效果:
1、降低了门极、短路点外的横向电阻,提高门极触发开通的均匀性,及短路效果;
2、在本发明产品的门极G和阴极K之间施加较小的触发电流时(通常50∽400mA),晶闸管开通。电流上升率di/dt可达3000A/μs;
3、在本发明半导体芯片直径可为Φ76.2∽Φ125,阻断电压4000∽6500V、平均通态电流IT(AV)为1800A∽4000A。
本发明降低了门极、短路点处的横向电阻,降低了器件压降,提高门极触发开通的均匀性,提高了高压器件开通速度,满足节能降耗的需要。本发明主要应用于大功率脉冲电源、大功率串联逆变电源等装置。
附图说明
为了更清楚说明本发明技术方案,下面对实施例描述中所需要使用的附图作简要介绍。显然,下面描述的附图仅仅是本发明一些实施例。
图1是本发明的产品结构示意图。
图2是本发明芯片纵向结构和双负角台面造型示意图1。
图3是本发明芯片纵向结构和双负角台面造型示意图2。
图4是本发明芯片双正角台面造型示意图。
图5是本发明芯片一次正角、二次负角台面造型示意图。
图6是本发明芯片制作主要工艺流程图。
图7是本发明实施例芯片的阴极示意图1。
图8是本发明实施例芯片的阴极示意图2。
图9是本发明制作主要流程图。
图中,A-阳极,K-阴极,G-中心门极,G’-放大门极,1-管壳下封接件,2-定位柱,3-下垫片,4-芯片,5-上垫片,6-门极组件,7-上封接件,41-阳极区P+层,42-P1阳极区,43-N1长基区,44-P2短基区,45-N+阴极区,46-短路点P+区,47-放大门极P+区、48-短路环区、49-中心门极P+区。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例进行完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。任何基于本发明的实施例,本领域技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例,都属于本发明保护的范围。
实施例1如图1、图2、图9所示,是按5000V设计的高压快开通晶闸管,芯片规格101.6mm。由管壳下封接件1、下垫片3、半导体芯片4、上垫片5、门极组件6和上封接件7封装而成。下垫片3与管壳下封接件1之间设有定位柱2。半导体芯片4为三端PNPN四层结构,三个端子分别为阳极A、阴极K和门极,门极包括中心门极G和放大门极G’,所述的PNPN四层结构分别为P1阳极区42、N1长基区43、P2短基区44和N+阴极区45。芯片P1阳极区表面增设有阳极P+层41,阴极面中心门极P+区49、放大门极P+区47、短路点P+区46、短路环区48设有阴极P+层。制作主要流程如图9所示。
硅单晶选用N型<100>或<111>晶向NTD材料,电阻率约250Ω.cm,厚度约970µm。
Al双步扩散:硅片双面通过Al杂质分布扩散、或Al、Ga杂质分布扩散,形成P1阳极区42、P2短基区44,P1阳极区42与P2短基区44的结深为80∽140μm,表面杂质浓度为2×1016∽9×1017/cm3;P1阳极区42和P2短基区44由双面同时进行P型杂质扩散获得,P型杂质可以是Ga或Al;P1阳极区42和P2短基区44结深相同。
磷扩散:P2短基区44表面采用选择性磷扩散,形成N+阴极区45,结深为15∽30μm,表面杂质浓度为0.2∽9×1020/cm3
硼扩散:P1阳极区42表面采用高浓度硼吸收扩散,同时该高浓度硼选择性反扩散至阴极面P+区域。P1阳极区42和P2短基区44硼扩散后形成阳极P+区41和阴极P+区(46、47、48、49),阳极P+区41结深为10∽30μm,阴极P+区(46、47、48、49)结深为5∽30μm。阳极P+区41表面杂质浓度2∽9×1020/cm3,阴极P+区(短路点P+区46、放大门极P+区47、短路环区48、中心门极P+区49)表面杂质浓度0.2∽9×1020/cm3
台面造型:芯片台面为双正角台面造型;正角角度θ1大小为:60º≤θ1≤90º,正斜角角度θ2大小为:0.5º≤θ2≤5º;
腐蚀和保护:对芯片台面化学腐蚀后,进行台面边缘表面钝化及涂胶保护。
实施例2如图1、图3、图6、图9所示,与实施例1不同的是,芯片采用如图6工艺,P1阳极区的结深为30∽110μm,P1阳极区420比P2短基区44浅30∽50μm。此设计减薄了硅片厚度,更进一步降低了器件压降。此产品适用于低反向阻断电压或无反向阻断电压的快开通器件。
实施例3如图4所示,与实施例1、实施例2不同的是,半导体芯片台面为双正角台面造型。正角角度θ11大小为:20º≤θ11≤80º。此实施例产品阴极面积损失最小,适用于同等直径更大电流的快开通器件。
实施例4如图5所示,与实施例1、例2不同的是,半导体芯片和下垫片高温焊接后,与上垫片装配而成。半导体芯片台面为一次θ12正角、二次负角θ22组成,正角角度θ12大小为:20º≤θ12≤80º,负斜角角度θ22大小为:0.5º≤θ22≤45º。此实施例产品工艺更简洁,便于实施。
作为本发明实施的高压快开通晶闸管,可用于脉冲功率晶闸管器件;
作为本发明实施的高压快开通晶闸管,采用电子辐照或质子辐照后,可应用于关断时间较短等快速晶闸管类的复合器件。
本发明制造高压快开通晶闸管工艺方法的实施方法,包括以下主要步骤:
①选用厚度为500-1250μm、电阻率为100∽450Ω•cm、晶向<111>或<100>、N型单晶硅片,硅片双面采用化学腐蚀或磷吸收工艺处理;
②硅片双面通过Al杂质或Al、Ga杂质分布扩散,采用1060℃预沉积、1250℃推进扩散,形成P1阳极区、P2短基区,P1阳极区与P2短基区的结深为80∽140μm,表面杂质浓度为2×1016∽9×1017/cm3
或者硅片双面通过Al杂质或Al、Ga杂质分布扩散,采用1060℃预沉积、1260℃推进扩散,形成P1阳极区、P2短基区,将P1阳极区进行减薄处理,P1阳极区的结深为30∽110μm,P1阳极区比P2短基区浅30∽50μm;
③P2短基区上进行选择性磷扩散形成N+阴极区,扩散温度1240℃,时间200分种,N+阴极区表面浓度为0.2∽9.0×1020,N+阴极区结深为15∽30μm;
④P1阳极区表面采用高浓度硼吸收扩散,扩散温度1200℃,时间200分钟,同时该高浓度硼选择性扩散至阴极面P+区域;P1阳极区和阴极短路区硼扩散后形成阳极P+层和阴极P+层,阳极P+结深为10∽30μm,阳极P+层表面杂质浓度2∽9×1020/cm3;阴极P+层结深为5∽30μm,阴极P+层表面杂质浓度0.2∽9×1020/cm3
⑤芯片表面蒸镀金属导电层,导电层厚度为10μm∽50μm;对阴极面导电层进行选择性刻蚀,形成中心门极G、放大门极G’、阴极K隔开图形区;
⑥对芯片台面进行台面造型,造型结构有:双正角造型、正负角造型或双负角造型。其中正斜角时角度大小为:20º≤θ1≤80º,负斜角时角度θ2大小为:1.5º≤θ2≤45º;
⑦对芯片台面化学腐蚀,然后进行台面边缘表面钝化及涂胶保护;
⑧将半导体芯片4与管壳下封接件1、下垫片3、上垫片4、门极组件6、上封接件7封装。
作为本发明提供了高压快开通晶闸管工艺方法的一种具体实施方式,在第⑦和⑧步骤间,采用电子辐照或质子辐照的方法控制芯片少子寿命、恢复电荷、关断时间为要求值。一般少子寿命范围为10∽60μs、关断时间范围为40∽450μs,可制成高压快速晶闸管器件。
作为本发明提供了高压快开通晶闸管工艺方法的一种具体实施方式,所述的阴极P+层,采用阳极面高浓度硼吸收扩散,同时该高浓度硼选择性反扩散至阴极面短路区域。
本发明制造主要工艺过程如图6、图9所示。
本发明的一种具体实施方式芯片阴极示意图如图7所示。芯片401包括阴极区域K、阴极区短路点、以圆心为同心圆环的中心门极G、以圆心为中心的放大门极圆环和放大门极延长线指条构成的放大门极G’。放大门极延长线指条包括8条呈辐射状均匀分布的直线型内指条,直线型内指条的一端插入并与放大门极圆环连接,另一端连接有V字型外指条。8条直线型内指条将阴极区域划分为等分8个扇区,每45°为一主扇区。V字型外指条的两个边外指条对称,且均为呈157.5°钝角夹角的两段。各V字型外指条的外端点在所在的圆周上均匀分布,每22.5度为分枝扇区。直线型内指条与V字型外指条构成Y形指条。直线型内指条、V字型外指条的夹角边缘为圆形。其特点是按照径向分区,使各扇区均匀分布,确保各扇区间的开通均匀性。阴极区域中放大门极形指条为各段宽度不等的指条,其直线型内指条较宽,V字型外指条稍窄。
本发明的另一种具体实施方式芯片阴极示意图如图8所示。芯片402包括阴极区域K1、阴极区短路点、以圆心为同心圆环的中心门极G1、以圆心为中心的放大门极圆环和放大门极延长线指条构成的放大门极G1’。放大门极延长线指条包括4条呈辐射状均匀分布的直线型指条,将阴极区域划分为4个等分扇区,直线型指条的一端插入并与放大门极圆环连接。每个等分扇区的放大门极延长长度与面积比例关系相同。直线型指条上叠加有与直线型指条连接的、均匀分布的3条环形指条,环形指条为以圆心为中心的圆环形指条。直线型指条及其与环形指条的夹角边缘为圆形。与图7的不同之处在于,其按照放大门极延长长度与面积比例关系进行等分,提高了大直径芯片边缘区域与中心区域开通时一致性。
按照上述技术方案制作了T100KMJ(脉冲芯片Φ100mm,4000V)、T100KMM(脉冲芯片Φ100mm,4500V)、TS13D02(快速芯片Φ100mm,2500A5000V)产品,其测试参数如下:
以上试验结果表明:按照技术方案制作的快开通晶闸管(快速晶闸管、脉冲晶闸管),器件阻断电压可达到5000V;器件di/dt可达到3000A/µS以上。且其器件动态开通参数、通态压降优于常规器件。
再试做若干只6500V高压快开通器件。经过测试和试验,4.0"快速晶闸管di/dt都通过1000A/µS,部分可通过2000A/µS;4.0"脉冲晶闸管,250µS脉宽下可通过150kA电流。5"芯片的脉冲电流可达到200kA。
通过高压快开通晶闸管实施方式所描述的技术方案,可达到以下技术效果:
1、降低了门极、短路点外的横向电阻,提高门极触发开通的均匀性,及短路效果。
2、在本发明产品的门极G和阴极K之间施加较小的触发电流时(通常50∽400mA),晶闸管开通。电流上升率di/dt可达3000A/μs。
3、在本发明半导体芯片直径可为Φ76.2∽Φ125,阻断电压4000∽6500V、平均通态电流IT(AV)为1800A∽4000A。
以上所述,仅是本发明的较佳实施例,并非对本发明作任何形式上的限制。因此凡是未脱离本发明的内容,依据本发明的技术实质对以上实施例所做的任何修改、等同替换、等效变化及修饰,均仍属于本发明技术方案保护的范围。

Claims (13)

1.一种高压快开通晶闸管,由管壳下封接件(1)、下垫片(3)、半导体芯片(4)、上垫片(5)、门极组件(6)和上封接件(7)封装而成,所述半导体芯片(4)为三端PNPN四层结构,三个端子分别为阳极(A)、阴极(K)和门极(G),所述的PNPN四层结构,分别为P1阳极区 (42)、N1长基区 (43)、P2短基区(44)和N+阴极区(45);其特征在于:所述半导体芯片P1阳极区表面增设有阳极区P+层(41),阴极面中心门极(49)、放大门极(47)、短路点(46)、短路环区(48)设有阴极区P+层;所述的阴极区P+层采用阳极面高浓度硼吸收扩散,同时该高浓度硼选择性反扩散至阴极面短路区域;阳极区P+层、阴极区P+层表面杂质浓度为0.2∽9.0×1020/cm3,P1阳极区、P2短基区表面杂质浓度为0.2∽9.0×1017/cm3,N+阴极区表面杂质浓度为0.2∽9×1020/cm3;阳极区P+层结深为10∽30μm,阴极区P+层的结深为5∽30μm,P1阳极区结深为30∽140μm,P2短基区结深为80∽140μm,N+阴极区的结深为15∽30μm。
2.根据权利要求1所述的高压快开通晶闸管,其特征在于:所述的半导体芯片台面为双负角台面造型或双正角台面造型或正、负角结构;双正角台面或正、负角结构中的正角角度大小为:20º≤θ1≤80º,双负角台面或正、负角结构中的负斜角角度大小为:0.5º≤θ2≤45º。
3.根据权利要求1或2所述的高压快开通晶闸管,其特征在于:所述的半导体芯片(4)包括阴极(K)、短路点、以圆心为同心圆环的中心门极(G)、以圆心为中心的放大门极圆环和放大门极延长线指条构成的放大门极(G’);所述的放大门极延长线指条包括呈辐射状均匀分布的直线型内指条;该直线型内指条的一端插入并与放大门极圆环连接;直线型内指条的另一端连接有V字型外指条,该V字型外指条的两个边外指条对称,且均为呈钝角夹角的两段;各V字型外指条的外端点在所在的圆周上均匀分布;直线型内指条、V字型外指条的夹角边缘为圆形。
4.根据权利要求3所述的高压快开通晶闸管,其特征在于:所述的直线型内指条数为4∽12条;所述的V字型外指条的两个边外指条夹角为30∽160°;所述的直线型内指条宽度大于V字型外指条宽度;每个边外指条上的呈钝角夹角为100∽165°。
5.根据权利要求1或2所述的高压快开通晶闸管,其特征在于:所述的半导体芯片(4)包括阴极(K1)、短路点、以圆心为同心圆环的中心门极(G1)、以圆心为中心的放大门极圆环和放大门极延长线指条构成的放大门极(G1’);所述的放大门极延长线指条包括呈辐射状均匀分布的直线型指条;该直线型指条的一端插入并与放大门极圆环连接;该直线型指条上叠加有与直线型指条连接的、均匀分布的环形指条;直线型指条及其与环形指条的夹角边缘为圆形。
6.根据权利要求5所述的高压快开通晶闸管,其特征在于:所述的环形指条为以圆心为中心的圆环形指条;所述的环形指条数为2∽6条。
7.根据权利要求3或5所述的高压快开通晶闸管,其特征在于:所述的阴极区短路点为正四边形或正六边形或正八边形排列、或其任2种组合排列。
8.根据权利要求1或2所述的高压快开通晶闸管,其特征在于:所述的半导体芯片中P1阳极区比P2短基区浅30∽50μm。
9.根据权利要求1或2所述的高压快开通晶闸管,其特征在于:所述的下垫片(3)与半导体芯片(4)高温焊接。
10.根据权利要求1或2所述的高压快开通晶闸管,其特征在于:所述的管壳下封接件(1)中心设有定位盲孔,下垫片(3)中心设有与该定位盲孔对应的定位孔,定位孔内装有定位柱(2)。
11.根据权利要求1或2所述的高压快开通晶闸管,其特征在于:所述的下垫片、上垫片为钼圆片、或铝垫片、或银垫片、或铜垫片,或钼圆片、铝垫片、银垫片、铜垫片中任2种的组合。
12.一种制造权利要求1所述高压快开通晶闸管的方法,其特征在于包括以下工艺步骤:
①选用厚度为500-1250μm、电阻率为100∽450Ω•cm、晶向<111>或<100>、N型单晶硅片,硅片双面采用化学腐蚀或磷吸收工艺处理;
②硅片双面通过Al杂质分布扩散、或Al、Ga杂质分布扩散,形成P1阳极区、P2短基区,P1阳极区与P2短基区的结深为80∽140μm,表面杂质浓度为2×1016∽9×1017/cm3
或者硅片双面通过Al杂质分布扩散、或Al、Ga杂质分布扩散,形成P1阳极区、P2短基区,将P1阳极区进行减薄处理,P1阳极区的结深为30∽110μm,P1阳极区比P2短基区浅30∽50μm;
③P2短基区上进行选择性磷扩散形成N+阴极区,N+阴极区表面浓度为0.2∽9.0×1020/cm3,N+阴极区结深为15∽30μm;
④P1阳极区表面采用高浓度硼吸收扩散,同时该高浓度硼选择性反扩散至阴极面P+区域;P1阳极区和阴极短路区硼扩散后形成阳极区P+层和阴极区P+层,阳极区P+层结深为10∽30μm,阳极区P+层表面杂质浓度2∽9×1020/cm3;阴极区P+层结深为5∽30μm,阴极区P+层表面杂质浓度0.2∽9×1020/cm3;所述的阴极区P+层采用阳极面高浓度硼吸收扩散,同时该高浓度硼选择性反扩散至阴极面短路区域;
⑤芯片表面蒸镀金属导电层,导电层厚度为10∽50μm;对阴极面导电层进行选择性刻蚀,形成中心门极G、放大门极G’、阴极K隔开图形区;
⑥对芯片台面进行台面造型,造型结构有:双正角造型、正负角造型或双负角造型;其中正斜角时角度大小为:20º≤θ1≤80º,负斜角时角度θ2大小为:1.5º≤θ2≤45º;
⑦对芯片台面化学腐蚀,然后进行台面边缘表面钝化及涂胶保护;
⑧将半导体芯片(4)与管壳下封接件(1)、下垫片(3)、上垫片(5)、门极组件(6)、上封接件(7)封装。
13.根据权利要求12所述的制造高压快开通晶闸管的方法,其特征在于:所述的第⑦和第⑧步骤之间,采用电子辐照或质子辐照的方法控制芯片少子寿命、恢复电荷、关断时间为要求值;少子寿命范围为10∽60μs,关断时间范围为40∽450μs。
CN201310374762.3A 2013-08-26 2013-08-26 高压快开通晶闸管及其制造方法 Active CN104409491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310374762.3A CN104409491B (zh) 2013-08-26 2013-08-26 高压快开通晶闸管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310374762.3A CN104409491B (zh) 2013-08-26 2013-08-26 高压快开通晶闸管及其制造方法

Publications (2)

Publication Number Publication Date
CN104409491A CN104409491A (zh) 2015-03-11
CN104409491B true CN104409491B (zh) 2017-10-27

Family

ID=52647106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310374762.3A Active CN104409491B (zh) 2013-08-26 2013-08-26 高压快开通晶闸管及其制造方法

Country Status (1)

Country Link
CN (1) CN104409491B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180866B (zh) * 2017-06-15 2023-06-02 西安派瑞功率半导体变流技术股份有限公司 晶闸管分支满布n+放大门极
EP3646376B1 (en) * 2017-07-13 2020-09-16 ABB Power Grids Switzerland AG Bypass thyristor device with gas expansion cavity within a contact plate
CN109860120B (zh) * 2017-11-30 2020-12-11 株洲中车时代半导体有限公司 可拆装大功率半导体元件和封装方法
CN108063164B (zh) * 2017-12-13 2023-08-18 湖北台基半导体股份有限公司 高压双向晶闸管及其制造方法
JP7094729B2 (ja) * 2018-03-09 2022-07-04 新電元工業株式会社 半導体装置
CN109686785A (zh) * 2018-12-27 2019-04-26 清华大学 具有高阻断电压与高电压冲击耐受力的gct芯片
CN109979990B (zh) * 2019-02-28 2024-01-23 黄山芯微电子股份有限公司 一种晶闸管芯片结终端结构
CN110896098B (zh) * 2019-11-15 2021-07-27 华中科技大学 一种基于碳化硅基的反向开关晶体管及其制备方法
CN111933705B (zh) * 2020-06-30 2023-04-25 株洲中车时代半导体有限公司 一种功率半导体器件的制作方法及功率半导体器件
CN112071906A (zh) * 2020-07-14 2020-12-11 株洲中车时代半导体有限公司 一种晶闸管芯片、晶闸管及其制作方法
CN111883587A (zh) * 2020-07-14 2020-11-03 株洲中车时代半导体有限公司 一种晶闸管芯片、晶闸管及其制作方法
CN112909070A (zh) * 2021-02-10 2021-06-04 锦州市圣合科技电子有限责任公司 超大电流高di/dt晶闸管管芯结构
CN114005743B (zh) * 2021-10-13 2022-08-30 华中科技大学 一种方片半导体脉冲功率开关及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3331000A (en) * 1963-10-18 1967-07-11 Gen Electric Gate turn off semiconductor switch having a composite gate region with different impurity concentrations
US4092703A (en) * 1977-03-15 1978-05-30 Kabushiki Kaisha Meidensha Gate controlled semiconductor device
CN87208366U (zh) * 1987-05-26 1988-08-03 清华大学 一种高频晶闸管
CN101685831A (zh) * 2009-07-23 2010-03-31 杭州汉安半导体有限公司 一种快速晶闸管
CN102201434A (zh) * 2010-11-26 2011-09-28 宜昌市晶石电力电子有限公司 一种高频晶闸管
CN103094333A (zh) * 2011-11-03 2013-05-08 杭州汉安半导体有限公司 一种大功率晶闸管
CN203150555U (zh) * 2012-07-06 2013-08-21 湖北台基半导体股份有限公司 快开通晶闸管
CN203659871U (zh) * 2013-08-26 2014-06-18 湖北台基半导体股份有限公司 高压快开通晶闸管

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3331000A (en) * 1963-10-18 1967-07-11 Gen Electric Gate turn off semiconductor switch having a composite gate region with different impurity concentrations
US4092703A (en) * 1977-03-15 1978-05-30 Kabushiki Kaisha Meidensha Gate controlled semiconductor device
CN87208366U (zh) * 1987-05-26 1988-08-03 清华大学 一种高频晶闸管
CN101685831A (zh) * 2009-07-23 2010-03-31 杭州汉安半导体有限公司 一种快速晶闸管
CN102201434A (zh) * 2010-11-26 2011-09-28 宜昌市晶石电力电子有限公司 一种高频晶闸管
CN103094333A (zh) * 2011-11-03 2013-05-08 杭州汉安半导体有限公司 一种大功率晶闸管
CN203150555U (zh) * 2012-07-06 2013-08-21 湖北台基半导体股份有限公司 快开通晶闸管
CN203659871U (zh) * 2013-08-26 2014-06-18 湖北台基半导体股份有限公司 高压快开通晶闸管

Also Published As

Publication number Publication date
CN104409491A (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN104409491B (zh) 高压快开通晶闸管及其制造方法
US2993154A (en) Semiconductor switch
CN105679816B (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN103746002B (zh) 一种台阶形沟槽-场限环复合终端结构
CN100464428C (zh) 一种注入效率可控的门极换流晶闸管
CN106601826B (zh) 一种快恢复二极管及其制作方法
CN203659871U (zh) 高压快开通晶闸管
WO2023045386A1 (zh) Igbt器件及其制作方法
CN108063164B (zh) 高压双向晶闸管及其制造方法
CN110190127A (zh) 一种具有l型掩蔽层结构的碳化硅mosfet器件
CN104617094B (zh) 宽范围大电流高维持电压的双端esd集成保护器件及其制备方法
CN212161818U (zh) 用于过压击穿功能的缓冲区变掺杂结构及半导体器件
CN105097908A (zh) 一种超高速脉冲晶闸管及其制造方法
CN108899360B (zh) 一种新型结构的双向晶闸管
CN205177857U (zh) 一种快恢复二极管
CN203871338U (zh) 一种超高速脉冲晶闸管
CN110212027A (zh) 电子注入增强型双模式mos控制晶闸管及其制造方法
CN207676909U (zh) 高压双向晶闸管
CN218730952U (zh) 一种低功耗快速晶闸管
CN107564959A (zh) 一种mos栅控晶闸管及其制作方法
CN112420815B (zh) 一种碳化硅门极可关断晶闸管及其制作方法
CN202633316U (zh) 脉冲功率晶闸管
CN207529937U (zh) 一种高压平面闸流管器件
CN106486527A (zh) 一种快恢复二极管及其制作方法
CN103531622A (zh) 高压快速晶闸管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant