JPWO2014013821A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2014013821A1
JPWO2014013821A1 JP2014525759A JP2014525759A JPWO2014013821A1 JP WO2014013821 A1 JPWO2014013821 A1 JP WO2014013821A1 JP 2014525759 A JP2014525759 A JP 2014525759A JP 2014525759 A JP2014525759 A JP 2014525759A JP WO2014013821 A1 JPWO2014013821 A1 JP WO2014013821A1
Authority
JP
Japan
Prior art keywords
region
conductivity type
type
depth
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014525759A
Other languages
English (en)
Other versions
JP6024751B2 (ja
Inventor
ホンフェイ ルー
ホンフェイ ルー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2014013821A1 publication Critical patent/JPWO2014013821A1/ja
Application granted granted Critical
Publication of JP6024751B2 publication Critical patent/JP6024751B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

活性領域（１１０）の耐圧構造部（１２０）側の終端部（１１０ａ）に設けられた終端ｐベース領域（２−１）の深さは、終端ｐベース領域（２−１）より内側のｐ型ベース領域（２）の深さよりも深い。半導体基板の一方の主面の表面層全体に、半導体基板の一方の主面から、終端ｐベース領域（２−１）の底部の下方２０μｍ以内の深さのｎ型高濃度領域（１ｃ）が設けられている。ｎ型高濃度領域（１ｃ）の不純物濃度ｎ1とｎ-型ドリフト領域（１）の不純物濃度ｎ2との比は、１．０＜ｎ1／ｎ2≦５．０を満たす。これにより、素子の動作温度が高いときの逆漏れ電流を低減するとともに、オン電圧とスイッチング損失とのトレードオフ関係を改善し、かつターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を抑制することができる。

Description

本発明は、逆方向耐圧の逆漏電流とオン電圧とスイッチング損失間のトレードオフ関係を改善する逆阻止ＩＧＢＴ（ｒｅｖｅｒｓｅ ｂｌｏｃｋｉｎｇ ＩＧＢＴ）とその製造方法に関する。
高耐圧ディスクリートパワーデバイスは、電力変換装置において中心的な役割を果たしている。そのようなパワーデバイスには、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やＭＯＳゲート（金属−酸化物−半導体からなる絶縁ゲート）型電界効果トランジスタ（ＭＯＳＦＥＴ）などがある。ＩＧＢＴは、導電度変調型のバイポーラデバイスのため、ユニポーラデバイスのＭＯＳＦＥＴに比べてオン電圧が低くなる。そのため、ＩＧＢＴは、特にオン電圧が高くなり易いスイッチング用高耐圧デバイスなどに多く適用されている。
さらに、前述の電力変換装置として、より変換効率の高いマトリクスコンバータを用いる場合には、双方向スイッチングデバイスが必要になる。その双方向スイッチングデバイスを構成する半導体デバイスとして、逆阻止ＩＧＢＴ（ｒｅｖｅｒｓｅ ｂｌｏｃｋｉｎｇ ＩＧＢＴ）が注目されている。その理由は、この逆阻止ＩＧＢＴを逆並列接続することにより、簡単に双方向スイッチングデバイスを構成することができるからである。逆阻止ＩＧＢＴは、通常のＩＧＢＴでコレクタ領域とドリフト領域との間にあるｐｎ接合を、高い耐圧信頼性の終端構造によって逆阻止電圧を保持できるように改良したデバイスである。そのため、逆阻止ＩＧＢＴは、ＡＣ−ＡＣ電力変換用の前述のマトリクスコンバータやＤＣ−ＡＣ変換用のマルチレベルのインバータに搭載するスイッチングデバイスとして好適である。
図１１を参照して、従来の逆阻止ＩＧＢＴの構造について以下に説明する。図１１は、従来の逆阻止ＩＧＢＴの要部の構造を示す断面図である。図１１に示すように、逆阻止ＩＧＢＴにおいても、通常のＩＧＢＴと同様にチップの中央近辺に活性領域１１０が設けられ、この活性領域１１０を取り巻く外周側に、耐圧構造部１２０が設けられる。逆阻止ＩＧＢＴは、さらに耐圧構造部１２０の外側を取り囲む分離領域１３０を備えることを特徴とする。分離領域１３０は、ｎ-型半導体基板の一方の主面と他方の主面とをｐ型領域で連結させるためのｐ+型分離層２１を主たる領域として有する。
ｐ+型分離層２１は、ｎ-型半導体基板の一方の主面からの不純物（ボロンなど）熱拡散により形成することができる。このｐ+型分離層２１によって、逆方向耐圧接合であるｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面の終端がチップ化の際の切断面となるチップ側端面１２に露出しない構造にすることが可能になる。さらに、ｐ+型分離層２１によって、ｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面は、チップ側端面１２に露出しないだけでなく、絶縁膜１４で保護された耐圧構造部１２０の基板表面（基板おもて面側の表面）１３に露出される。このため、逆方向耐圧の信頼性を高くすることができる。
活性領域１１０は、ｎ-型ドリフト領域１、ｐ型ベース領域２、ｎ+型エミッタ領域３、ゲート絶縁膜４、ゲート電極５、層間絶縁膜６およびエミッタ電極９などからなるおもて面側構造と、ｐ型コレクタ領域１０およびコレクタ電極１１などの裏面構造と、を備える縦型のＩＧＢＴの主電流の経路となる領域である。さらに、活性領域１１０の耐圧構造部１２０に近い終端部１１０ａの終端ｐベース領域（活性領域１１０の最外周のｐベース領域）２−１の深さは、終端ｐベース領域２−１より内側のｐ型ベース領域２の深さよりも深い。ターンオフ時、耐圧構造部１２０に蓄積されたホールが直接前記深いｐ型ベース領域２に流れ込むため、エッジ部の破壊が発生しにくく、ターンオフできる電流が向上される。
また、終端ｐベース領域２−１と、終端ｐベース領域２−１に隣接するｐ型ベース領域２との間には、ゲート電極５の下側のｎ-型ドリフト領域１の表面層にｎ-型ドリフト領域１より低抵抗で、かつｐ型ベース領域２よりも深さの深いｎ型高濃度領域１ａが形成される。通電時にはｎ型高濃度領域１ａがバリアとなってｎ-型ドリフト領域１中にホールが蓄積されるため、オン電圧を小さくすることができる（例えば、下記特許文献１参照。）。また、前記ｎ型高濃度領域１ａは、ゲート電極５とｎ-型ドリフト領域１との界面に平行な方向でｐ型ベース領域２からｎ-型ドリフト領域１にはみ出す距離（幅）を垂直方向の距離（厚さ）より大きくすることで、活性部ｐベース間の抵抗（ＪＦＥＴ抵抗）とセルピッチをより低減することができる。
耐圧構造部１２０は、順方向電圧印加（コレクタ電極１１を正電極、エミッタ電極９を負電極に接続）および逆方向電圧印加（コレクタ電極１１を負電極、エミッタ電極９を正電極に接続）時に高くなり易い電界強度を緩和するために、ｐ型ガードリング７やフィールドプレート８、基板表面１３に露出するｐｎ接合の終端保護膜としての絶縁膜１４などを備える。ｐ型ガードリング７はｐ型ベース領域２より深く形成されることが電界強度を緩和する観点から好ましく、前述の終端ｐベース領域２−１と同時形成される。図１１において、符号２ａがｐ+型ベースコンタクト領域である。
図１２，１３は、従来のＩＧＢＴの要部の構造を示す断面図である。図１２に示すように、従来のＩＧＢＴは、ｐ型ベース領域２とｎ-型ドリフト領域１との間に形成されたｎ型高濃度領域１５によって、ｐ型ベース領域２を均等に内包する構造を有する。ｎ型高濃度領域１５は、ｐ型コレクタ領域から注入されたホールを基板おもて面側に蓄積させるホールバリア層としての機能を有する。さらに、ｎ型高濃度領域１５は、逆方向電圧印加の際の空乏層の伸びを抑えるフィールドストップ機能も有することが開示されている（例えば、下記特許文献２、３参照。）。さらに、これらの特許文献２、３には、ｐ型コレクタ領域１０側のｎ-型ドリフト領域１内に、ｎ型フィールドストップ層１ｂを備えることも開示されている。このようなＩＧＢＴは、基板おもて面側のｎ型高濃度領域１５と、基板裏面側のｎ型フィールドストップ層１ｂとにより、ｎ-型ドリフト領域１の厚さを薄くすることができるため、低オン電圧の効果を有する。
逆阻止型ではないが、図１３に示すトレンチゲート型のＩＧＢＴの場合、ｎ型高濃度領域１６をホール蓄積層（ホールバリア層と同義）として機能する構造が知られている（例えば、下記特許文献４参照。）。図１２、１３において、その他の符号は、２ａがｐ+型ベースコンタクト領域、３はｎ+型エミッタ領域、４はゲート絶縁膜、５はゲート電極、６は層間絶縁膜、９はエミッタ電極、１０はｐ型コレクタ領域、１１はコレクタ電極である。
特開平１０−１７８１７４号公報（要約、図１） 特表２００２−５３２８８５号公報（要約、図１） 特開２０１１−１５５２５７号公報（要約、図１） 特許第３２８８２１８号公報（段落０００６２）
しかしながら、逆阻止ＩＧＢＴはゲートがオフで逆方向に電圧印加される場合、逆漏れ電流が大きいことが問題となる。図１４は、従来の逆阻止ＩＧＢＴの逆漏れ電流特性を示す説明図である。図１４の左側には、図１１の破線で囲まれた活性領域１１０のセル領域２３または終端部１１０ａのセル領域２２の断面構造を簡略して示す。図１４の右側には、逆方向電圧印加時の電界強度分布を示す。逆方向電圧（コレクタ電極を負電極、エミッタ電極を正電極に接続）を印加する場合、印加電圧の増加とともにｐコレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合１０ａからｎ-型ドリフト領域１に広がる空乏層が空乏層領域１−２に伸長する。その結果、ｐ型ベース領域２をエミッタ、ｎ-型ドリフト領域１をベース、ｐコレクタ領域１０をコレクタとするｐｎｐトランジスタの正味ベース領域（空乏化されていない領域１−１）の厚さが薄くなる。さらに、ｐ型ベース領域２の不純物濃度（ドーピング濃度）が高くてエミッタ（ｐ型ベース領域２）の注入効率も高いことと相まって、空乏層領域１−２（空乏化された領域）で発生する逆漏れ電流が前記ｐｎｐトランジスタによって増幅され、逆漏れ電流が大きくなる。その結果、素子の動作温度（耐熱性）が制限されるという問題が発生する。
前記特許文献１の記載にあるようにｐ型ベース領域２とｎ-型ドリフト領域１との間にｎ-型ドリフト領域１より高濃度のｎ型高濃度領域１ａを導入すれば、ｎ型高濃度領域１ａはフィールドストップ層としての機能を有する。しかし、ｎ型高濃度領域１ａは、厚み方向の幅（厚さ）が狭く、ｐ型ベース領域２からのホールの拡散の観点から見て、依然、輸送効率が高く、厚さの薄いベースとなる。このため、ｎ型高濃度領域１ａは、逆漏れ電流の低減にはそれほど寄与しない。前記ｐｎｐトランジスタの増幅を低減するためには、ｎ-型ドリフト領域１（ｐｎｐトランジスタのベース）の不純物濃度をさらに増加させることが必要である。しかし、その場合、素子の順方向耐圧が低下するため、順方向耐圧の維持とｎ-型ドリフト領域１の不純物濃度の増加とを同時に図ることはできない。
また、逆阻止ＩＧＢＴの大電流ターンオフ耐量（Ｒｅｖｅｒｓｅ−ｂｉａｓｅｄ ｓａｆｅ ｏｐｅｒａｔｉｎｇ ａｒｅａ）を持たせるために、図１１に示すように、活性領域１１０の外周で、エミッタ電極９を一番内側のｐ型ガードリング７に隣接させる構造にすることが必要である。ｐ型ガードリング７は、ｐ型ベース領域２より数μｍ深くすることがオフ電圧印加時の電界強度の緩和の観点から一般的に行われる。その場合、図１４で分析したように、図１１の破線で示す終端部１１０ａのセル領域２２の部分で逆方向耐圧が決定し、また、終端部１１０ａのセル領域２２の部分で単位表面積の逆漏れ電流密度が最も高くなる。前記特許文献１の記載に開示されるように、活性領域１１０にだけｎ型高濃度領域１ａを備えても、逆方向耐圧向上効果が小さい。また、電流容量の小さい素子では、活性領域１１０の全体に対する終端部１１０ａのセル領域２２が占める比率が高くなり、終端部１１０ａのセル領域２２内のｎ型高濃度領域１ａによる逆漏れ電流低減効果はさらに限定的となる。
本発明は、上述した従来技術による問題点を解消するため、逆漏れ電流を低減するとともに、オン電圧とスイッチング損失とのトレードオフ関係を改善し、かつターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を抑制することのできる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、次の特徴を有する。第１導電型半導体基板の一方の主面側に、第２導電型ベース領域が設けられている。前記第２導電型ベース領域の内部に、第１導電型エミッタ領域が選択的に設けられている。前記第２導電型ベース領域の、前記第１導電型半導体基板からなるドリフト領域と前記第１導電型エミッタ領域とに挟まれる部分の表面上に、ゲート絶縁膜を介して設けられるゲート電極が設けられている。これら前記第２導電型ベース領域、前記第１導電型エミッタ領域およびゲート電極を有する絶縁ゲート構造は、活性領域に設けられている。前記活性領域の外周を取り巻く耐圧構造部が設けられている。前記第１導電型半導体基板の他方の主面側には第２導電型コレクタ層が設けられている。前記耐圧構造部の外周部には、前記第１導電型半導体基板を深さ方向に貫通する第２導電型分離層が設けられている。前記第２導電型分離層は、前記第２導電型コレクタ層に電気的に接続される。前記第１導電型半導体基板の一方の主面から、前記第２導電型ベース領域の底部よりも前記第２導電型コレクタ層側に２０μｍ以内の深さで、第１導電型高濃度領域が設けられている。そして、前記第１導電型高濃度領域の不純物濃度ｎ1と前記ドリフト領域の不純物濃度ｎ2との比は、１．０＜ｎ1／ｎ2≦５．０を満たす。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域内の最外周の前記第２導電型ベース領域の深さは、当該第２導電型ベース領域よりも内側に位置する前記第２導電型ベース領域の深さより深いことが好ましい。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域内の最外周の前記第２導電型ベース領域の深さは、前記耐圧構造部を構成する第２導電型ガードリングの深さと同じであることも好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、次の特徴を有する。まず、所定の設計耐圧を得るための前記第２導電型分離層の最終的な拡散深さとするのに必要な全拡散時間から、前記第１導電型高濃度領域を所定の拡散深さとするのに必要な熱拡散時間分を減算した熱拡散時間で熱拡散を行い、前記第２導電型分離層の前記最終的な拡散深さよりも浅い深さの前記第２導電型分離層を形成する第１熱拡散工程を行う。次に、前記第１熱拡散工程後、前記第１導電型高濃度領域を前記所定の拡散深さにするのに必要な熱拡散時間で熱拡散を行い、前記第１導電型高濃度領域の拡散深さを前記所定の拡散深さにするとともに、前記第２導電型分離層の拡散深さを前記最終的な拡散深さにするための残りの熱拡散を補完する第２熱拡散工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、前記第１熱拡散工程後、前記第２熱拡散工程前に、前記第１導電型半導体基板の一方の主面全面に第１導電型の不純物イオンを注入して前記第１導電型高濃度領域を形成する注入工程を行う。そして、前記注入工程では、前記不純物イオンをリンイオンとし、注入ドーズ量を０．６×１０12ｃｍ-2〜１．２×１０12ｃｍ-2とする。前記第２熱拡散工程では、熱拡散温度を１２５０℃〜１３５０℃とし、熱拡散時間を３０〜６０時間とすることが望ましい。
本発明の半導体装置および半導体装置の製造方法によれば、逆方向電圧印加時の高温逆漏れ電流を低減するとともに、Ｅｏｆｆ（ターンオフ損失）−Ｖｏｎ（オン電圧）のトレードオフ関係を改善し、かつターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を低く抑制することができるという効果を奏する。その結果、半導体装置の過熱、過電圧に対する耐性を向上させることができる。
図１は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの要部の構造を示す断面図である。 図２は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの不純物濃度（ドーピング濃度）（ａ）およびライフタイム（ｂ）のプロファイルを示す特性図である。 図３は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの、接合温度Ｔ＝１２５℃での活性領域の終端部における逆漏れ電流および室温における順方向・逆方向耐圧と、ドーピング濃度比ｎ1／ｎ2との関係を示す特性図である。 図４は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ損失（Ｅｏｆｆ）とオン電圧（Ｖｏｎ）との関係を示す特性図である。 図５は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のｄＶ／ｄｔとオン電圧（Ｖｏｎ）との関係を示す特性図である。 図６は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のコレクタ電圧の跳ね上がりとオン電圧（Ｖｏｎ）との関係を示す特性図である。 図７は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その１）。 図８は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その２）。 図９は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その３）。 図１０は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その４）。 図１１は、従来の逆阻止ＩＧＢＴの要部の構造を示す断面図である。 図１２は、従来のＩＧＢＴの要部の構造を示す断面図である。 図１３は、従来のＩＧＢＴの要部の構造を示す断面図である。 図１４は、従来の逆阻止ＩＧＢＴの逆漏れ電流特性を示す説明図である。
以下、本発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態について、本明細書および添付図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施の形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。さらに、本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
（実施の形態）
本発明の実施の形態にかかる逆阻止型半導体装置について、逆阻止ＩＧＢＴを例に説明する。図１は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの要部の構造を示す断面図である。図１に示すように、実施の形態にかかる逆阻止ＩＧＢＴは、チップの中央近辺に設けられた活性領域１１０と、この活性領域１１０を取り巻く外周側に設けられた耐圧構造部１２０と、耐圧構造部１２０の外側を取り囲む分離領域１３０と、を備える。分離領域１３０は、ｎ-型半導体基板の一方の主面と他方の主面とをｐ型領域で連結させるためのｐ+型分離層２１を主たる領域として有する。すなわち、ｐ+型分離層２１は、ｎ-型半導体基板を深さ方向に貫通するように設けられている。
ｐ+型分離層２１は、ｎ-型半導体基板の一方の主面からの不純物（ボロンなど）熱拡散により形成される。ｐ+型分離層２１はｐ型コレクタ領域１０に接するように設けられ、このｐ+型分離層２１によって、逆方向耐圧接合であるｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面の終端がチップ化の際の切断面となるチップ側端面に露出しない構造となっている。また、ｐ+型分離層２１によって、ｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面は、絶縁膜１４で保護された耐圧構造部１２０の基板表面（基板おもて面側の表面）に露出される。このため、逆方向耐圧の信頼性を高くすることができる。
活性領域１１０において、ｎ-型半導体基板のおもて面側には、ｎ-型ドリフト領域１、ｐ型ベース領域２、ｐ+型ベースコンタクト領域２ａ、ｎ+型エミッタ領域３、ゲート絶縁膜４、ゲート電極５、層間絶縁膜６およびエミッタ電極９などからなるおもて面側構造が設けられている。ｎ-型半導体基板の裏面側には、ｐ型コレクタ領域１０およびコレクタ電極１１などの裏面構造が設けられている。活性領域１１０は、縦型のＩＧＢＴの主電流の経路となる領域である。活性領域１１０の耐圧構造部１２０側の終端部１１０ａに設けられた最外周のｐベース領域（以下、終端ｐベース領域とする）２−１の深さは、終端ｐベース領域２−１より内側のｐ型ベース領域２の深さよりも深い。
耐圧構造部１２０において、ｎ-型半導体基板のおもて面側には、ｐ型ガードリング７やフィールドプレート８、絶縁膜１４などが設けられている。耐圧構造部１２０は、ｎ-型ドリフト領域１の基板おもて面側の電界を緩和し耐圧を保持する。具体的には、耐圧構造部１２０は、順方向電圧印加（コレクタ電極１１を正電極、エミッタ電極９を負電極に接続）および逆方向電圧印加（コレクタ電極１１を負電極、エミッタ電極９を正電極に接続）時に高くなり易い電界強度を緩和する機能を有する。ｎ-型ドリフト領域１の基板おもて面側の表面層には、活性領域１１０から耐圧構造部１２０にわたって、ｎ型高濃度領域１ｃが設けられている。ｎ型高濃度領域１ｃの深さは、終端ｐベース領域２−１およびｐ型ガードリング７よりも深い。
次に、実施の形態にかかる逆阻止ＩＧＢＴの不純物濃度（ドーピング濃度）およびライフタイムのプロファイルについて説明する。図２は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの不純物濃度（ドーピング濃度）（ａ）およびライフタイム（ｂ）のプロファイルを示す特性図である。図２には、図１の実施の形態にかかる逆阻止ＩＧＢＴ（以下、実施例１とする）および図１１の従来の逆阻止ＩＧＢＴのそれぞれのドーピング濃度プロファイル比較図（ａ）およびキャリアライフタイム（以降、単にライフタイムとする）のプロファイル比較図（ｂ）を示す。
図２（ａ）、２（ｂ）の縦軸はそれぞれドーピング濃度およびライフタイムである。図２（ａ）、２（ｂ）の横軸は深さ方向の距離を示し、横軸の座標原点０の位置は逆阻止ＩＧＢＴの耐圧構造部１２０のｐ型ガードリング７または活性領域１１０の終端部１１０ａ内の終端ｐベース領域２−１の底面である。横軸の２０μｍの点線位置は、実施例１の逆阻止ＩＧＢＴのｎ型高濃度領域１ｃの終端ｐベース領域２−１の底面からの深さの一例である。ｎ型高濃度領域１ｃの深さは、終端ｐベース領域２−１の底面より深く、２０μｍ以内の深さが好ましい。その理由は、ｎ型高濃度領域１ｃの深さが２０μｍより深くなると、素子おもて面のホールの蓄積効果が弱まり、Ｖｏｎ（オン電圧）の増大が顕著となるため、好ましくないからである。
本発明の実施の形態にかかる逆阻止ＩＧＢＴ（図１）では、終端ｐベース領域２−１の底面から２０μｍ以内の深さにまで設けられているｎ型高濃度領域１ｃのドーピング濃度ｎ1は、ｎ-型ドリフト領域１のドーピング濃度ｎ2より５倍以内の高さ（ドーピング濃度比ｎ1／ｎ2＝５．０）にされることが好ましい。その理由について、以下に説明する。
図３は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの、接合温度Ｔ＝１２５℃での活性領域の終端部における逆漏れ電流および室温における順方向・逆方向耐圧と、ドーピング濃度比ｎ1／ｎ2との関係を示す特性図である。図３には、設計耐圧１７００Ｖの逆阻止ＩＧＢＴの活性領域１１０の終端部１１０ａにおける室温（例えば２５℃）での順方向耐圧（以下、室温順方向耐圧とする）（△印）、室温での逆方向耐圧（以下、室温逆方向耐圧とする）（□印）、および接合温度Ｔ＝１２５℃、逆方向耐圧ＶECS＝１７００Ｖでの逆漏れ電流ＩECS（以下、高温逆漏れ電流とする）（◇印）の、ドーピング濃度比ｎ1／ｎ2への依存性をシミュレーションした結果を示す。但し、実施例１の逆阻止ＩＧＢＴのライフタイムｔ2は、従来の逆阻止ＩＧＢＴのライフタイムｔ3と同程度のライフタイムｔ2＝１．７４μｓとした。
図３に示す結果から、ドーピング濃度比ｎ1／ｎ2＝４．０〜５．０の条件で、室温順方向耐圧（△印）を見ると、降伏電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）が１８４０Ｖ〜２０２０Ｖ程度になり、１８００Ｖ程度以上の順方向耐圧を確保できることが分かる。しかし、ドーピング濃度比ｎ1／ｎ2が５．０を超えると、順方向耐圧がさらに低下し、設計耐圧１７００Ｖの保証が厳しくなるため、好ましくないことが分かる。
また、図３に示す結果から、接合温度Ｔ＝１２５℃での高温逆漏れ電流（◇印）は、ドーピング濃度比ｎ1／ｎ2＝４．０〜５．０の条件で、従来の逆阻止ＩＧＢＴ（ドーピング濃度比ｎ1／ｎ2＝１．０）の２．７５×１０-10（Ａ／μｍ）から、１．７７×１０-10（Ａ／μｍ）〜１．６１×１０-10（Ａ／μｍ）の範囲内の値へ低減する。このため、実施例１の逆阻止ＩＧＢＴは従来の逆阻止ＩＧＢＴに対して高温逆漏れ電流を約７０％程度以下に改善することができることが分かる。また、高温での漏れ電流は、ドーピング濃度比ｎ1／ｎ2が１．０を超えれば、低減効果が生じる。
図４は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ損失（Ｅｏｆｆ）とオン電圧（Ｖｏｎ）との関係を示す特性図である。図４には、実施例１の逆阻止ＩＧＢＴおよび従来の逆阻止ＩＧＢＴのターンオフ損失（Ｅｏｆｆ）とオン電圧（Ｖｏｎ）とのトレードオフ関係を示す。実施例１の逆阻止ＩＧＢＴおよび従来の逆阻止ＩＧＢＴは、コレクタ注入条件を一定にした。図４に示す従来の逆阻止ＩＧＢＴの結果は、ライフタイムｔ3を変動させ、かつドーピング濃度比ｎ1／ｎ2を変動させて得られた結果である。一方、図４に示す実施例１の逆阻止ＩＧＢＴの結果は、ライフタイムｔ2＝１．７４μｓに固定して、ドーピング濃度比ｎ1／ｎ2を変動させて得られた結果である。
具体的に、従来の逆阻止ＩＧＢＴ（◇印）のライフタイムｔ3は、特性曲線の左上から右下の各データポイントでそれぞれ２．３μｓ、２．０μｓおよび１．７４μｓとした。実施例１の逆阻止ＩＧＢＴのドーピング濃度比ｎ1／ｎ2は、ゲート抵抗の異なる２条件の逆阻止ＩＧＢＴ（□印および△印）ともに、特性曲線の左上から右下までの各データポイントでそれぞれ４．８、２．９、１．９５および１．０とした。但し、前述の従来の逆阻止ＩＧＢＴ（◇印）のターンオフゲート抵抗をＲｇ＝３４Ωとし、実施例１の逆阻止ＩＧＢＴのターンオフゲート抵抗を、Ｒｇ＝３４Ω（□印）とＲｇ＝１８Ω（△印）との２条件にした。
図４と同じ各データポイントを採った各逆阻止ＩＧＢＴに対応するｄＶ／ｄｔ（逆方向電圧の立ち上がり勾配）の値を図５に示す。スイッチングオフ試験回路のバス電圧Ｖbusは８５０Ｖとした。寄生インダクタンスは３００ｎＨとした。図４と同じ条件の各逆阻止ＩＧＢＴのコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpk＝（ＶCEpk−８５０Ｖ）を図６に示す。図５は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のｄＶ／ｄｔとオン電圧（Ｖｏｎ）との関係を示す特性図である。図６は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のコレクタ電圧の跳ね上がりとオン電圧（Ｖｏｎ）との関係を示す特性図である。
図５では、同じキャリアライフタイムの条件で（例えば、ライフタイムｔ＝１．７４μｓ）、ターンオフゲート抵抗Ｒｇ＝３４Ωの場合の従来の逆阻止ＩＧＢＴ（◇印）と、ドーピング濃度比ｎ1／ｎ2が３．０近傍で、かつターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）とは、類似なｄＶ／ｄｔ（９．６ｋＶ／μｓ）を持つことを示す。一方、実施例１の逆阻止ＩＧＢＴ（△印および□印）は、ドーピング濃度比ｎ1／ｎ2を増加させると、ｄＶ／ｄｔ（逆方向電圧の立ち上がり勾配）を低く抑えられることを示している。同じｄＶ／ｄｔのレベルで比較すると、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）は、従来の逆阻止ＩＧＢＴ（◇印）に比べて、小さいターンオフゲート抵抗（Ｒｇ＝１８Ω）でスイッチングすることができ、ターンオフ損失Ｅｏｆｆが低減する。このため、本発明の逆阻止ＩＧＢＴは、同じＥｏｆｆやｄＶ／ｄｔレベルでみるとオン電圧Ｖｏｎを低くすることができることが分かる。
同様に、図４からは、従来の逆阻止ＩＧＢＴ（◇印）のライフタイムｔ3＝１．７４μｓにおけるターンオフ損失Ｅｏｆｆおよびオン電圧Ｖｏｎはそれぞれ０．２７５ｍＪ／Ａ／ｐｕｌｓｅおよび３．６１Ｖとなる。一方、ドーピング濃度比ｎ1／ｎ2が３．０近傍で、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）のターンオフ損失Ｅｏｆｆおよびオン電圧Ｖｏｎはそれぞれ０．２７３ｍＪ／Ａ／ｐｕｌｓｅおよび３．５４Ｖとなる。このため、実施例１の逆阻止ＩＧＢＴは、従来の逆阻止ＩＧＢＴと比べて、ターンオフする際のコレクタ電圧の立ち上がり勾配（ｄＶ／ｄｔ）が同程度（９．６ｋＶ／μｓ）のときにオン電圧が小さくなり望ましい。
また、図６に示すように、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）において、ドーピング濃度比ｎ1／ｎ2＝３のときのコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkは１６０Ｖである。一方、従来の逆阻止ＩＧＢＴ（◇印）のコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkは３２０Ｖである。このように、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）において、ドーピング濃度比ｎ1／ｎ2＝３のときのコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkは、従来の逆阻止ＩＧＢＴ（◇印）のコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkの約半分になる。このため、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）は、従来の逆阻止ＩＧＢＴ（◇印）よりも、過電圧への耐性が強くなる。
次に、実施の形態にかかる逆阻止型半導体装置の製造方法について、逆阻止ＩＧＢＴを作製（製造）する場合を例に、かつｎ型高濃度領域１ｃの形成方法を中心に説明する。図７〜１０は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である。まず、図７に示すように、ｎ-型ドリフト領域１となるｎ型ＦＺシリコン半導体基板（以降、半導体基板とする）のおもて面に熱酸化により熱酸化膜２５を形成する。次に、フォトリソグラフィ工程で形成したフォトレジスト（図示せず）をマスクとして熱酸化膜２５の一部をエッチングしてｐ+型分離層２１の形成領域に対応する部分を露出する開口部２４を形成する。
次に、フォトレジストを除去し、半導体基板を洗浄する。次に、熱酸化により、熱酸化膜２５の開口部２４に露出する基板おもて面に、熱酸化膜２５よりも厚さの薄いスクリーン酸化膜２５ａを形成する。次に、半導体基板のおもて面全面に、例えばボロン（Ｂ）イオンを注入する。イオン注入条件は、例えば、ドーズ量を５×１０15ｃｍ-2とし、注入エネルギーを４５ＫｅＶとする。熱酸化膜２５およびスクリーン酸化膜２５ａの厚さは、ボロンイオンが開口部２４のスクリーン酸化膜２５ａだけから半導体基板内部に注入され、熱酸化膜２５の下層における半導体基板はマスクされる厚さを選択する。
次に、図８に示すように、一般的なｐ+型分離層拡散工程を行い、ボロンの熱拡散によるｐ+型分離層２１を形成する。拡散時の雰囲気は、例えば、酸素（Ｏ2）を含むアルゴン（Ａｒ）雰囲気または窒素（Ｎ2）雰囲気とする。拡散温度は例えば１２５０℃〜１３５０℃とする。拡散時間は、拡散温度と設計耐圧とで決まるｐ+型分離層２１の最終深さ（最終的な深さ）に依存する。最終深さとは、完成後の逆阻止ＩＧＢＴにおける半導体領域または半導体層の設計厚さである。本発明の逆阻止ＩＧＢＴでは、所定の設計耐圧の逆阻止ＩＧＢＴとするためのｐ+型分離層２１の形成に必要な全拡散時間よりも、このプロセス段階での拡散時間を３０時間〜６０時間程度短くし、その分、ｐ+型分離層２１の拡散深さを浅くしておく。
次に、図９に示すように、熱酸化膜２５を半導体基板全面から除去する。次に、半導体基板のおもて面全面にスクリーン酸化膜２５ｂを熱酸化により厚さ約３０ｎｍ〜１００ｎｍに形成する。次に、半導体基板のおもて面全面に、スクリーン酸化膜２５ｂを介して例えばリン（Ｐ）イオンを注入する。イオン注入条件は、例えば、注入エネルギーを１００ＫｅＶ〜３００ＫｅＶとし、ドーズ量を０．６×１０12ｃｍ-2〜１．２×１０12ｃｍ-2とする。次に、半導体基板のおもて面全面のスクリーン酸化膜２５ｂを除去する。次に、厚さ０．２μｍ〜０．４μｍの酸化膜（図示せず）をＣＶＤ法で半導体基板表面に堆積する。
次に、図１０に示すように、前記図８を参照して説明したｐ+型分離層２１の形成方法と同じ熱拡散温度条件で、所定の設計耐圧とするために必要なｐ+型分離層２１の拡散時間のうちの不足分の３０時間〜６０時間の追加熱拡散を行うことにより、半導体基板のおもて面の表面層にリンの熱拡散によるｎ型高濃度領域１ｃを所定の拡散深さで形成するとともに、ｐ+型分離層２１の拡散を進めて、ｐ+型分離層２１の拡散深さを耐圧に必要な拡散深さとする。次に、半導体基板全面の酸化膜を除去する。その後、従来の逆阻止ＩＧＢＴの同様のよく知られた製造プロセスを実施することにより、図１に示す本発明の逆阻止ＩＧＢＴを完成させる。
以上説明したように、本発明によれば、半導体基板のおもて面の表面層に、ｐ型ベース領域の底面から２０μｍ以内の深さで、かつドーピング濃度比ｎ1／ｎ2が１．０より大きく５．０以下となるｎ型高濃度領域を設けることにより、順方向耐圧を極端に劣化させずに、Ｅｏｆｆ（ターンオフ損失）−Ｖｏｎ（オン電圧）のトレードオフ関係を改善させながら、高温逆漏れ電流およびターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を低減することができる。そして、動作温度範囲を広げることができる、またはヒートシンクの体積を低減することができる。したがって、高温動作化あるいは小型化で逆阻止ＩＧＢＴを搭載するマトリクスコンバータやマルチレベルインバータの応用範囲が広げられ、産業または民生機器のエネルギー変換効率が向上する。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や産業または民生機器などに使用されるパワー半導体装置に有用である。
１ ｎ-型ドリフト領域
１ｃ ｎ型高濃度領域
２ ｐ型ベース領域
２ａ ｐ+型ベースコンタクト領域
２−１ 終端ｐベース領域
３ ｎ+型エミッタ領域
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
７ ｐ型ガードリング
８ フィールドプレート
９ エミッタ電極
１０ ｐ型コレクタ領域
１０ａ ｐ型コレクタ領域とｎ-型ドリフト領域との間のｐｎ接合
１１ コレクタ電極
１２ チップ側端面
１３ 基板表面
１４ 絶縁膜
２１ ｐ+型分離層
２３ セル領域
２４ 熱酸化膜の開口部
２５ 熱酸化膜
２５ａ スクリーン酸化膜
１１０ 活性領域
１１０ａ 終端部
１２０ 耐圧構造部
１３０ 分離領域
本発明は、定格の逆電圧を印加した際の逆漏電流とオン電圧とスイッチング損失間のトレードオフ関係を改善する逆阻止ＩＧＢＴ（ｒｅｖｅｒｓｅ ｂｌｏｃｋｉｎｇ ＩＧＢＴ）とその製造方法に関する。
高耐圧ディスクリートパワーデバイスは、電力変換装置において中心的な役割を果たしている。そのようなパワーデバイスには、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やＭＯＳゲート（金属−酸化物−半導体からなる絶縁ゲート）型電界効果トランジスタ（ＭＯＳＦＥＴ）などがある。ＩＧＢＴは、導電度変調型のバイポーラデバイスのため、ユニポーラデバイスのＭＯＳＦＥＴに比べてオン電圧が低くなる。そのため、ＩＧＢＴは、特にオン電圧が高くなり易いスイッチング用高耐圧デバイスなどに多く適用されている。
さらに、前述の電力変換装置として、より変換効率の高いマトリクスコンバータを用いる場合には、双方向スイッチングデバイスが必要になる。その双方向スイッチングデバイスを構成する半導体デバイスとして、逆阻止ＩＧＢＴ（ｒｅｖｅｒｓｅ ｂｌｏｃｋｉｎｇ ＩＧＢＴ）が注目されている。その理由は、この逆阻止ＩＧＢＴを逆並列接続することにより、簡単に双方向スイッチングデバイスを構成することができるからである。逆阻止ＩＧＢＴは、通常のＩＧＢＴでコレクタ領域とドリフト領域との間にあるｐｎ接合を、高い耐圧信頼性の終端構造によって逆阻止電圧を保持できるように改良したデバイスである。そのため、逆阻止ＩＧＢＴは、ＡＣ−ＡＣ電力変換用の前述のマトリクスコンバータやＤＣ−ＡＣ変換用のマルチレベルのインバータに搭載するスイッチングデバイスとして好適である。
図１１を参照して、従来の逆阻止ＩＧＢＴの構造について以下に説明する。図１１は、従来の逆阻止ＩＧＢＴの要部の構造を示す断面図である。図１１に示すように、逆阻止ＩＧＢＴにおいても、通常のＩＧＢＴと同様にチップの中央近辺に活性領域１１０が設けられ、この活性領域１１０を取り巻く外周側に、耐圧構造部１２０が設けられる。逆阻止ＩＧＢＴは、さらに耐圧構造部１２０の外側を取り囲む分離領域１３０を備えることを特徴とする。分離領域１３０は、ｎ-型半導体基板の一方の主面と他方の主面とをｐ型領域で連結させるためのｐ+型分離層２１を主たる領域として有する。
ｐ+型分離層２１は、ｎ-型半導体基板の一方の主面からの不純物（ボロンなど）熱拡散により形成することができる。このｐ+型分離層２１によって、逆方向耐圧接合であるｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面の終端がチップ化の際の切断面となるチップ側端面１２に露出しない構造にすることが可能になる。さらに、ｐ+型分離層２１によって、ｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面は、チップ側端面１２に露出しないだけでなく、絶縁膜１４で保護された耐圧構造部１２０の基板表面（基板おもて面側の表面）１３に露出される。このため、逆方向耐圧の信頼性を高くすることができる。
活性領域１１０は、ｎ-型ドリフト領域１、ｐ型ベース領域２、ｎ+型エミッタ領域３、ゲート絶縁膜４、ゲート電極５、層間絶縁膜６およびエミッタ電極９などからなるおもて面側構造と、ｐ型コレクタ領域１０およびコレクタ電極１１などの裏面構造と、を備える縦型のＩＧＢＴの主電流の経路となる領域である。さらに、活性領域１１０の耐圧構造部１２０に近い終端部１１０ａの終端ｐベース領域（活性領域１１０の最外周のｐベース領域）２−１の深さは、終端ｐベース領域２−１より内側のｐ型ベース領域２の深さよりも深い。ターンオフ時、耐圧構造部１２０に蓄積されたホールが直接前記深いｐ型ベース領域２に流れ込むため、エッジ部の破壊が発生しにくく、ターンオフできる電流が向上される。
また、終端ｐベース領域２−１と、終端ｐベース領域２−１に隣接するｐ型ベース領域２との間には、ゲート電極５の下側のｎ-型ドリフト領域１の表面層にｎ-型ドリフト領域１より低抵抗で、かつｐ型ベース領域２よりも深さの深いｎ型高濃度領域１ａが形成される。通電時にはｎ型高濃度領域１ａがバリアとなってｎ-型ドリフト領域１中にホールが蓄積されるため、オン電圧を小さくすることができる（例えば、下記特許文献１参照。）。また、前記ｎ型高濃度領域１ａは、ゲート電極５とｎ-型ドリフト領域１との界面に平行な方向でｐ型ベース領域２からｎ-型ドリフト領域１にはみ出す距離（幅）を垂直方向の距離（厚さ）より大きくすることで、活性部ｐベース間の抵抗（ＪＦＥＴ抵抗）とセルピッチをより低減することができる。
耐圧構造部１２０は、順方向電圧印加（コレクタ電極１１を正電極、エミッタ電極９を負電極に接続）および逆方向電圧印加（コレクタ電極１１を負電極、エミッタ電極９を正電極に接続）時に高くなり易い電界強度を緩和するために、ｐ型ガードリング７やフィールドプレート８、基板表面１３に露出するｐｎ接合の終端保護膜としての絶縁膜１４などを備える。ｐ型ガードリング７はｐ型ベース領域２より深く形成されることが電界強度を緩和する観点から好ましく、前述の終端ｐベース領域２−１と同時形成される。図１１において、符号２ａがｐ+型ベースコンタクト領域である。
図１２，１３は、従来のＩＧＢＴの要部の構造を示す断面図である。図１２に示すように、従来のＩＧＢＴは、ｐ型ベース領域２とｎ-型ドリフト領域１との間に形成されたｎ型高濃度領域１５によって、ｐ型ベース領域２を均等に内包する構造を有する。ｎ型高濃度領域１５は、ｐ型コレクタ領域から注入されたホールを基板おもて面側に蓄積させるホールバリア層としての機能を有する。さらに、ｎ型高濃度領域１５は、逆方向電圧印加の際の空乏層の伸びを抑えるフィールドストップ機能も有することが開示されている（例えば、下記特許文献２、３参照。）。さらに、これらの特許文献２、３には、ｐ型コレクタ領域１０側のｎ-型ドリフト領域１内に、ｎ型フィールドストップ層１ｂを備えることも開示されている。このようなＩＧＢＴは、基板おもて面側のｎ型高濃度領域１５と、基板裏面側のｎ型フィールドストップ層１ｂとにより、ｎ-型ドリフト領域１の厚さを薄くすることができるため、低オン電圧の効果を有する。
逆阻止型ではないが、図１３に示すトレンチゲート型のＩＧＢＴの場合、ｎ型高濃度領域１６をホール蓄積層（ホールバリア層と同義）として機能する構造が知られている（例えば、下記特許文献４参照。）。図１２、１３において、その他の符号は、２ａがｐ+型ベースコンタクト領域、３はｎ+型エミッタ領域、４はゲート絶縁膜、５はゲート電極、６は層間絶縁膜、９はエミッタ電極、１０はｐ型コレクタ領域、１１はコレクタ電極である。
特開平１０−１７８１７４号公報（要約、図１） 特表２００２−５３２８８５号公報（要約、図１） 特開２０１１−１５５２５７号公報（要約、図１） 特許第３２８８２１８号公報（段落００６２）
しかしながら、逆阻止ＩＧＢＴはゲートがオフで逆方向に電圧印加される場合、逆漏れ電流が大きいことが問題となる。図１４は、従来の逆阻止ＩＧＢＴの逆漏れ電流特性を示す説明図である。図１４の左側には、図１１の破線で囲まれた活性領域１１０のセル領域２３または終端部１１０ａのセル領域２２の断面構造を簡略して示す。図１４の右側には、逆方向電圧印加時の電界強度分布を示す。逆方向電圧（コレクタ電極を負電極、エミッタ電極を正電極に接続）を印加する場合、印加電圧の増加とともにｐコレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合１０ａからｎ-型ドリフト領域１に広がる空乏層が空乏層領域１−２に伸長する。その結果、ｐ型ベース領域２をエミッタ、ｎ-型ドリフト領域１をベース、ｐコレクタ領域１０をコレクタとするｐｎｐトランジスタの正味ベース領域（空乏化されていない領域１−１）の厚さが薄くなる。さらに、ｐ型ベース領域２の不純物濃度（ドーピング濃度）が高くてエミッタ（ｐ型ベース領域２）の注入効率も高いことと相まって、空乏層領域１−２（空乏化された領域）で発生する逆漏れ電流が前記ｐｎｐトランジスタによって増幅され、逆漏れ電流が大きくなる。その結果、素子の動作温度（耐熱性）が制限されるという問題が発生する。
前記特許文献１の記載にあるようにｐ型ベース領域２とｎ-型ドリフト領域１との間にｎ-型ドリフト領域１より高濃度のｎ型高濃度領域１ａを導入すれば、ｎ型高濃度領域１ａはフィールドストップ層としての機能を有する。しかし、ｎ型高濃度領域１ａは、厚み方向の幅（厚さ）が狭く、ｐ型ベース領域２からのホールの拡散の観点から見て、依然、輸送効率が高く、厚さの薄いベースとなる。このため、ｎ型高濃度領域１ａは、逆漏れ電流の低減にはそれほど寄与しない。前記ｐｎｐトランジスタの増幅を低減するためには、ｎ-型ドリフト領域１（ｐｎｐトランジスタのベース）の不純物濃度をさらに増加させることが必要である。しかし、その場合、素子の順方向耐圧が低下するため、順方向耐圧の維持とｎ-型ドリフト領域１の不純物濃度の増加とを同時に図ることはできない。
また、逆阻止ＩＧＢＴの大電流ターンオフ耐量（Ｒｅｖｅｒｓｅ−ｂｉａｓｅｄ ｓａｆｅ ｏｐｅｒａｔｉｎｇ ａｒｅａ）を持たせるために、図１１に示すように、活性領域１１０の外周で、エミッタ電極９を一番内側のｐ型ガードリング７に隣接させる構造にすることが必要である。ｐ型ガードリング７は、ｐ型ベース領域２より数μｍ深くすることがオフ電圧印加時の電界強度の緩和の観点から一般的に行われる。その場合、図１４で分析したように、図１１の破線で示す終端部１１０ａのセル領域２２の部分で逆方向耐圧が決定し、また、終端部１１０ａのセル領域２２の部分で単位表面積の逆漏れ電流密度が最も高くなる。前記特許文献１の記載に開示されるように、活性領域１１０にだけｎ型高濃度領域１ａを備えても、逆方向耐圧向上効果が小さい。また、電流容量の小さい素子では、活性領域１１０の全体に対する終端部１１０ａのセル領域２２が占める比率が高くなり、終端部１１０ａのセル領域２２内のｎ型高濃度領域１ａによる逆漏れ電流低減効果はさらに限定的となる。
本発明は、上述した従来技術による問題点を解消するため、逆漏れ電流を低減するとともに、オン電圧とスイッチング損失とのトレードオフ関係を改善し、かつターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を抑制することのできる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、本発明にかかる半導体装置は、次の特徴を有する。第１導電型半導体基板の一方の主面側に、第２導電型ベース領域が設けられている。前記第２導電型ベース領域の内部に、第１導電型エミッタ領域が選択的に設けられている。前記第２導電型ベース領域の、前記第１導電型半導体基板からなるドリフト領域と前記第１導電型エミッタ領域とに挟まれる部分の表面上に、ゲート絶縁膜を介して設けられるゲート電極が設けられている。これら前記第２導電型ベース領域、前記第１導電型エミッタ領域およびゲート電極を有する絶縁ゲート構造は、活性領域に設けられている。前記活性領域の外周を取り巻く耐圧構造部が設けられている。前記第１導電型半導体基板の他方の主面側には第２導電型コレクタ層が設けられている。前記耐圧構造部の外周部には、前記第１導電型半導体基板を深さ方向に貫通する第２導電型分離層が設けられている。前記第２導電型分離層は、前記第２導電型コレクタ層に電気的に接続される。前記第１導電型半導体基板の一方の主面から、前記第２導電型ベース領域の底部よりも前記第２導電型コレクタ層側に２０μｍ以内の深さで、第１導電型高濃度領域が設けられている。そして、前記第１導電型高濃度領域の不純物濃度ｎ1と前記ドリフト領域の不純物濃度ｎ2との比は、１．０＜ｎ1／ｎ2≦５．０を満たす。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域内の最外周の前記第２導電型ベース領域の深さは、当該第２導電型ベース領域よりも内側に位置する前記第２導電型ベース領域の深さより深いことが好ましい。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域内の最外周の前記第２導電型ベース領域の深さは、前記耐圧構造部を構成する第２導電型ガードリングの深さと同じであることも好ましい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、次の特徴を有する。まず、所定の設計耐圧を得るための前記第２導電型分離層の最終的な拡散深さとするのに必要な全拡散時間から、前記第１導電型高濃度領域を所定の拡散深さとするのに必要な熱拡散時間分を減算した熱拡散時間で熱拡散を行い、前記第２導電型分離層の前記最終的な拡散深さよりも浅い深さの前記第２導電型分離層を形成する第１熱拡散工程を行う。次に、前記第１熱拡散工程後、前記第１導電型高濃度領域を前記所定の拡散深さにするのに必要な熱拡散時間で熱拡散を行い、前記第１導電型高濃度領域の拡散深さを前記所定の拡散深さにするとともに、前記第２導電型分離層の拡散深さを前記最終的な拡散深さにするための残りの熱拡散を補完する第２熱拡散工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、さらに、前記第１熱拡散工程後、前記第２熱拡散工程前に、前記第１導電型半導体基板の一方の主面全面に第１導電型の不純物イオンを注入して前記第１導電型高濃度領域を形成する注入工程を行う。そして、前記注入工程では、前記不純物イオンをリンイオンとし、注入ドーズ量を０．６×１０12ｃｍ-2〜１．２×１０12ｃｍ-2とする。前記第２熱拡散工程では、熱拡散温度を１２５０℃〜１３５０℃とし、熱拡散時間を３０〜６０時間とすることが望ましい。
本発明の半導体装置および半導体装置の製造方法によれば、逆方向電圧印加時の高温逆漏れ電流を低減するとともに、Ｅｏｆｆ（ターンオフ損失）−Ｖｏｎ（オン電圧）のトレードオフ関係を改善し、かつターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を低く抑制することができるという効果を奏する。その結果、半導体装置の過熱、過電圧に対する耐性を向上させることができる。
図１は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの要部の構造を示す断面図である。 図２は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの不純物濃度（ドーピング濃度）（ａ）およびライフタイム（ｂ）のプロファイルを示す特性図である。 図３は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの、接合温度Ｔ＝１２５℃での活性領域の終端部における逆漏れ電流および室温における順方向・逆方向耐圧と、ドーピング濃度比ｎ1／ｎ2との関係を示す特性図である。 図４は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ損失（Ｅｏｆｆ）とオン電圧（Ｖｏｎ）との関係を示す特性図である。 図５は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のｄＶ／ｄｔとオン電圧（Ｖｏｎ）との関係を示す特性図である。 図６は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のコレクタ電圧の跳ね上がりとオン電圧（Ｖｏｎ）との関係を示す特性図である。 図７は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その１）。 図８は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その２）。 図９は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その３）。 図１０は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である（その４）。 図１１は、従来の逆阻止ＩＧＢＴの要部の構造を示す断面図である。 図１２は、従来のＩＧＢＴの要部の構造を示す断面図である。 図１３は、従来のＩＧＢＴの要部の構造を示す断面図である。 図１４は、従来の逆阻止ＩＧＢＴの逆漏れ電流特性を示す説明図である。
以下、本発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態について、本明細書および添付図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施の形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。さらに、本発明はその要旨を超えない限り、以下に説明する実施の形態の記載に限定されるものではない。
（実施の形態）
本発明の実施の形態にかかる逆阻止型半導体装置について、逆阻止ＩＧＢＴを例に説明する。図１は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの要部の構造を示す断面図である。図１に示すように、実施の形態にかかる逆阻止ＩＧＢＴは、チップの中央近辺に設けられた活性領域１１０と、この活性領域１１０を取り巻く外周側に設けられた耐圧構造部１２０と、耐圧構造部１２０の外側を取り囲む分離領域１３０と、を備える。分離領域１３０は、ｎ-型半導体基板の一方の主面と他方の主面とをｐ型領域で連結させるためのｐ+型分離層２１を主たる領域として有する。すなわち、ｐ+型分離層２１は、ｎ-型半導体基板を深さ方向に貫通するように設けられている。
ｐ+型分離層２１は、ｎ-型半導体基板の一方の主面からの不純物（ボロンなど）熱拡散により形成される。ｐ+型分離層２１はｐ型コレクタ領域１０に接するように設けられ、このｐ+型分離層２１によって、逆方向耐圧接合であるｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面の終端がチップ化の際の切断面となるチップ側端面に露出しない構造となっている。また、ｐ+型分離層２１によって、ｐ型コレクタ領域１０とｎ-型ドリフト領域１との間のｐｎ接合面は、絶縁膜１４で保護された耐圧構造部１２０の基板表面（基板おもて面側の表面）に露出される。このため、逆方向耐圧の信頼性を高くすることができる。
活性領域１１０において、ｎ-型半導体基板のおもて面側には、ｎ-型ドリフト領域１、ｐ型ベース領域２、ｐ+型ベースコンタクト領域２ａ、ｎ+型エミッタ領域３、ゲート絶縁膜４、ゲート電極５、層間絶縁膜６およびエミッタ電極９などからなるおもて面側構造が設けられている。ｎ-型半導体基板の裏面側には、ｐ型コレクタ領域１０およびコレクタ電極１１などの裏面構造が設けられている。活性領域１１０は、縦型のＩＧＢＴの主電流の経路となる領域である。活性領域１１０の耐圧構造部１２０側の終端部１１０ａに設けられた最外周のｐベース領域（以下、終端ｐベース領域とする）２−１の深さは、終端ｐベース領域２−１より内側のｐ型ベース領域２の深さよりも深い。
耐圧構造部１２０において、ｎ-型半導体基板のおもて面側には、ｐ型ガードリング７やフィールドプレート８、絶縁膜１４などが設けられている。耐圧構造部１２０は、ｎ-型ドリフト領域１の基板おもて面側の電界を緩和し耐圧を保持する。具体的には、耐圧構造部１２０は、順方向電圧印加（コレクタ電極１１を正電極、エミッタ電極９を負電極に接続）および逆方向電圧印加（コレクタ電極１１を負電極、エミッタ電極９を正電極に接続）時に高くなり易い電界強度を緩和する機能を有する。ｎ-型ドリフト領域１の基板おもて面側の表面層には、活性領域１１０から耐圧構造部１２０にわたって、ｎ型高濃度領域１ｃが設けられている。ｎ型高濃度領域１ｃの深さは、終端ｐベース領域２−１およびｐ型ガードリング７よりも深い。
次に、実施の形態にかかる逆阻止ＩＧＢＴの不純物濃度（ドーピング濃度）およびライフタイムのプロファイルについて説明する。図２は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの不純物濃度（ドーピング濃度）（ａ）およびライフタイム（ｂ）のプロファイルを示す特性図である。図２には、図１の実施の形態にかかる逆阻止ＩＧＢＴ（以下、実施例１とする）および図１１の従来の逆阻止ＩＧＢＴのそれぞれのドーピング濃度プロファイル比較図（ａ）およびキャリアライフタイム（以降、単にライフタイムとする）のプロファイル比較図（ｂ）を示す。
図２（ａ）、２（ｂ）の縦軸はそれぞれドーピング濃度およびライフタイムである。図２（ａ）、２（ｂ）の横軸は深さ方向の距離を示し、横軸の座標原点０の位置は逆阻止ＩＧＢＴの耐圧構造部１２０のｐ型ガードリング７または活性領域１１０の終端部１１０ａ内の終端ｐベース領域２−１の底面である。横軸の２０μｍの点線位置は、実施例１の逆阻止ＩＧＢＴのｎ型高濃度領域１ｃの終端ｐベース領域２−１の底面からの深さの一例である。ｎ型高濃度領域１ｃの深さは、終端ｐベース領域２−１の底面より深く、２０μｍ以内の深さが好ましい。その理由は、ｎ型高濃度領域１ｃの深さが２０μｍより深くなると、素子おもて面のホールの蓄積効果が弱まり、Ｖｏｎ（オン電圧）の増大が顕著となるため、好ましくないからである。
本発明の実施の形態にかかる逆阻止ＩＧＢＴ（図１）では、終端ｐベース領域２−１の底面から２０μｍ以内の深さにまで設けられているｎ型高濃度領域１ｃのドーピング濃度ｎ1は、ｎ-型ドリフト領域１のドーピング濃度ｎ2より５倍以内の高さ（ドーピング濃度比ｎ1／ｎ2＝５．０）にされることが好ましい。その理由について、以下に説明する。
図３は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの、接合温度Ｔ＝１２５℃での活性領域の終端部における逆漏れ電流および室温における順方向・逆方向耐圧と、ドーピング濃度比ｎ1／ｎ2との関係を示す特性図である。図３には、設計耐圧１７００Ｖの逆阻止ＩＧＢＴの活性領域１１０の終端部１１０ａにおける室温（例えば２５℃）での順方向耐圧（以下、室温順方向耐圧とする）（△印）、室温での逆方向耐圧（以下、室温逆方向耐圧とする）（□印）、および接合温度Ｔ＝１２５℃、逆方向耐圧ＶECS＝１７００Ｖでの逆漏れ電流ＩECS（以下、高温逆漏れ電流とする）（◇印）の、ドーピング濃度比ｎ1／ｎ2への依存性をシミュレーションした結果を示す。但し、実施例１の逆阻止ＩＧＢＴのライフタイムｔ2は、従来の逆阻止ＩＧＢＴのライフタイムｔ3と同程度のライフタイムｔ2＝１．７４μｓとした。
図３に示す結果から、ドーピング濃度比ｎ1／ｎ2＝４．０〜５．０の条件で、室温順方向耐圧（△印）を見ると、降伏電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）が１８４０Ｖ〜２０２０Ｖ程度になり、１８００Ｖ程度以上の順方向耐圧を確保できることが分かる。しかし、ドーピング濃度比ｎ1／ｎ2が５．０を超えると、順方向耐圧がさらに低下し、設計耐圧１７００Ｖの保証が厳しくなるため、好ましくないことが分かる。
また、図３に示す結果から、接合温度Ｔ＝１２５℃での高温逆漏れ電流（◇印）は、ドーピング濃度比ｎ1／ｎ2＝４．０〜５．０の条件で、従来の逆阻止ＩＧＢＴ（ドーピング濃度比ｎ1／ｎ2＝１．０）の２．７５×１０-10（Ａ／μｍ）から、１．７７×１０-10（Ａ／μｍ）〜１．６１×１０-10（Ａ／μｍ）の範囲内の値へ低減する。このため、実施例１の逆阻止ＩＧＢＴは従来の逆阻止ＩＧＢＴに対して高温逆漏れ電流を約７０％程度以下に改善することができることが分かる。また、高温での漏れ電流は、ドーピング濃度比ｎ1／ｎ2が１．０を超えれば、低減効果が生じる。
図４は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ損失（Ｅｏｆｆ）とオン電圧（Ｖｏｎ）との関係を示す特性図である。図４には、実施例１の逆阻止ＩＧＢＴおよび従来の逆阻止ＩＧＢＴのターンオフ損失（Ｅｏｆｆ）とオン電圧（Ｖｏｎ）とのトレードオフ関係を示す。実施例１の逆阻止ＩＧＢＴおよび従来の逆阻止ＩＧＢＴは、コレクタ注入条件を一定にした。図４に示す従来の逆阻止ＩＧＢＴの結果は、ライフタイムｔ3を変動させ、かつドーピング濃度比ｎ1／ｎ2を変動させて得られた結果である。一方、図４に示す実施例１の逆阻止ＩＧＢＴの結果は、ライフタイムｔ2＝１．７４μｓに固定して、ドーピング濃度比ｎ1／ｎ2を変動させて得られた結果である。
具体的に、従来の逆阻止ＩＧＢＴ（◇印）のライフタイムｔ3は、特性曲線の左上から右下の各データポイントでそれぞれ２．３μｓ、２．０μｓおよび１．７４μｓとした。実施例１の逆阻止ＩＧＢＴのドーピング濃度比ｎ1／ｎ2は、ゲート抵抗の異なる２条件の逆阻止ＩＧＢＴ（□印および△印）ともに、特性曲線の左上から右下までの各データポイントでそれぞれ４．８、２．９、１．９５および１．０とした。但し、前述の従来の逆阻止ＩＧＢＴ（◇印）のターンオフゲート抵抗をＲｇ＝３４Ωとし、実施例１の逆阻止ＩＧＢＴのターンオフゲート抵抗を、Ｒｇ＝３４Ω（□印）とＲｇ＝１８Ω（△印）との２条件にした。
図４と同じ各データポイントを採った各逆阻止ＩＧＢＴに対応するｄＶ／ｄｔ（コレクタ電圧の立ち上がり勾配）の値を図５に示す。スイッチングオフ試験回路のバス電圧Ｖbusは８５０Ｖとした。寄生インダクタンスは３００ｎＨとした。図４と同じ条件の各逆阻止ＩＧＢＴのコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpk＝（ＶCEpk−８５０Ｖ）を図６に示す。図５は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のｄＶ／ｄｔとオン電圧（Ｖｏｎ）との関係を示す特性図である。図６は、本発明の実施の形態にかかる逆阻止ＩＧＢＴのターンオフ時のコレクタ電圧の跳ね上がりとオン電圧（Ｖｏｎ）との関係を示す特性図である。
図５では、同じキャリアライフタイムの条件で（例えば、ライフタイムｔ＝１．７４μｓ）、ターンオフゲート抵抗Ｒｇ＝３４Ωの場合の従来の逆阻止ＩＧＢＴ（◇印）と、ドーピング濃度比ｎ1／ｎ2が３．０近傍で、かつターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）とは、類似なｄＶ／ｄｔ（９．６ｋＶ／μｓ）を持つことを示す。一方、実施例１の逆阻止ＩＧＢＴ（△印および□印）は、ドーピング濃度比ｎ1／ｎ2を増加させると、ｄＶ／ｄｔ（コレクタ電圧の立ち上がり勾配）を低く抑えられることを示している。同じｄＶ／ｄｔのレベルで比較すると、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）は、従来の逆阻止ＩＧＢＴ（◇印）に比べて、小さいターンオフゲート抵抗（Ｒｇ＝１８Ω）でスイッチングすることができ、ターンオフ損失Ｅｏｆｆが低減する。このため、本発明の逆阻止ＩＧＢＴは、同じＥｏｆｆやｄＶ／ｄｔレベルでみるとオン電圧Ｖｏｎを低くすることができることが分かる。
同様に、図４からは、従来の逆阻止ＩＧＢＴ（◇印）のライフタイムｔ3＝１．７４μｓにおけるターンオフ損失Ｅｏｆｆおよびオン電圧Ｖｏｎはそれぞれ０．２７５ｍＪ／Ａ／ｐｕｌｓｅおよび３．６１Ｖとなる。一方、ドーピング濃度比ｎ1／ｎ2が３．０近傍で、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）のターンオフ損失Ｅｏｆｆおよびオン電圧Ｖｏｎはそれぞれ０．２７３ｍＪ／Ａ／ｐｕｌｓｅおよび３．５４Ｖとなる。このため、実施例１の逆阻止ＩＧＢＴは、従来の逆阻止ＩＧＢＴと比べて、ターンオフする際のコレクタ電圧の立ち上がり勾配（ｄＶ／ｄｔ）が同程度（９．６ｋＶ／μｓ）のときにオン電圧が小さくなり望ましい。
また、図６に示すように、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）において、ドーピング濃度比ｎ1／ｎ2＝３のときのコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkは１６０Ｖである。一方、従来の逆阻止ＩＧＢＴ（◇印）のコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkは３２０Ｖである。このように、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）において、ドーピング濃度比ｎ1／ｎ2＝３のときのコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkは、従来の逆阻止ＩＧＢＴ（◇印）のコレクタ電圧の跳ね上がりピーク電圧ΔＶCEpkの約半分になる。このため、ターンオフゲート抵抗Ｒｇ＝１８Ωの場合の実施例１の逆阻止ＩＧＢＴ（△印）は、従来の逆阻止ＩＧＢＴ（◇印）よりも、過電圧への耐性が強くなる。
次に、実施の形態にかかる逆阻止型半導体装置の製造方法について、逆阻止ＩＧＢＴを作製（製造）する場合を例に、かつｎ型高濃度領域１ｃの形成方法を中心に説明する。図７〜１０は、本発明の実施の形態にかかる逆阻止ＩＧＢＴの製造途中の状態を示す断面図である。まず、図７に示すように、ｎ-型ドリフト領域１となるｎ型ＦＺシリコン半導体基板（以降、半導体基板とする）のおもて面に熱酸化により熱酸化膜２５を形成する。次に、フォトリソグラフィ工程で形成したフォトレジスト（図示せず）をマスクとして熱酸化膜２５の一部をエッチングしてｐ+型分離層２１の形成領域に対応する部分を露出する開口部２４を形成する。
次に、フォトレジストを除去し、半導体基板を洗浄する。次に、熱酸化により、熱酸化膜２５の開口部２４に露出する基板おもて面に、熱酸化膜２５よりも厚さの薄いスクリーン酸化膜２５ａを形成する。次に、半導体基板のおもて面全面に、例えばボロン（Ｂ）イオンを注入する。イオン注入条件は、例えば、ドーズ量を５×１０15ｃｍ-2とし、注入エネルギーを４５ＫｅＶとする。熱酸化膜２５およびスクリーン酸化膜２５ａの厚さは、ボロンイオンが開口部２４のスクリーン酸化膜２５ａだけから半導体基板内部に注入され、熱酸化膜２５の下層における半導体基板はマスクされる厚さを選択する。
次に、図８に示すように、一般的なｐ+型分離層拡散工程を行い、ボロンの熱拡散によるｐ+型分離層２１を形成する。拡散時の雰囲気は、例えば、酸素（Ｏ2）を含むアルゴン（Ａｒ）雰囲気または窒素（Ｎ2）雰囲気とする。拡散温度は例えば１２５０℃〜１３５０℃とする。拡散時間は、拡散温度と設計耐圧とで決まるｐ+型分離層２１の最終深さ（最終的な深さ）に依存する。最終深さとは、完成後の逆阻止ＩＧＢＴにおける半導体領域または半導体層の設計厚さである。本発明の逆阻止ＩＧＢＴでは、所定の設計耐圧の逆阻止ＩＧＢＴとするためのｐ+型分離層２１の形成に必要な全拡散時間よりも、このプロセス段階での拡散時間を３０時間〜６０時間程度短くし、その分、ｐ+型分離層２１の拡散深さを浅くしておく。
次に、図９に示すように、熱酸化膜２５を半導体基板全面から除去する。次に、半導体基板のおもて面全面にスクリーン酸化膜２５ｂを熱酸化により厚さ約３０ｎｍ〜１００ｎｍに形成する。次に、半導体基板のおもて面全面に、スクリーン酸化膜２５ｂを介して例えばリン（Ｐ）イオンを注入する。イオン注入条件は、例えば、注入エネルギーを１００ＫｅＶ〜３００ＫｅＶとし、ドーズ量を０．６×１０12ｃｍ-2〜１．２×１０12ｃｍ-2とする。次に、半導体基板のおもて面全面のスクリーン酸化膜２５ｂを除去する。次に、厚さ０．２μｍ〜０．４μｍの酸化膜（図示せず）をＣＶＤ法で半導体基板表面に堆積する。
次に、図１０に示すように、前記図８を参照して説明したｐ+型分離層２１の形成方法と同じ熱拡散温度条件で、所定の設計耐圧とするために必要なｐ+型分離層２１の拡散時間のうちの不足分の３０時間〜６０時間の追加熱拡散を行うことにより、半導体基板のおもて面の表面層にリンの熱拡散によるｎ型高濃度領域１ｃを所定の拡散深さで形成するとともに、ｐ+型分離層２１の拡散を進めて、ｐ+型分離層２１の拡散深さを耐圧に必要な拡散深さとする。次に、半導体基板全面の酸化膜を除去する。その後、従来の逆阻止ＩＧＢＴの同様のよく知られた製造プロセスを実施することにより、図１に示す本発明の逆阻止ＩＧＢＴを完成させる。
以上説明したように、本発明によれば、半導体基板のおもて面の表面層に、ｐ型ベース領域の底面から２０μｍ以内の深さで、かつドーピング濃度比ｎ1／ｎ2が１．０より大きく５．０以下となるｎ型高濃度領域を設けることにより、順方向耐圧を極端に劣化させずに、Ｅｏｆｆ（ターンオフ損失）−Ｖｏｎ（オン電圧）のトレードオフ関係を改善させながら、高温逆漏れ電流およびターンオフ時のコレクタ電圧の跳ね上がりピーク電圧を低減することができる。そして、動作温度範囲を広げることができる、またはヒートシンクの体積を低減することができる。したがって、高温動作化あるいは小型化で逆阻止ＩＧＢＴを搭載するマトリクスコンバータやマルチレベルインバータの応用範囲が広げられ、産業または民生機器のエネルギー変換効率が向上する。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、インバータなどの電力変換装置や産業または民生機器などに使用されるパワー半導体装置に有用である。
１ ｎ-型ドリフト領域
１ｃ ｎ型高濃度領域
２ ｐ型ベース領域
２ａ ｐ+型ベースコンタクト領域
２−１ 終端ｐベース領域
３ ｎ+型エミッタ領域
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
７ ｐ型ガードリング
８ フィールドプレート
９ エミッタ電極
１０ ｐ型コレクタ領域
１０ａ ｐ型コレクタ領域とｎ-型ドリフト領域との間のｐｎ接合
１１ コレクタ電極
１２ チップ側端面
１３ 基板表面
１４ 絶縁膜
２１ ｐ+型分離層
２３ セル領域
２４ 熱酸化膜の開口部
２５ 熱酸化膜
２５ａ スクリーン酸化膜
１１０ 活性領域
１１０ａ 終端部
１２０ 耐圧構造部
１３０ 分離領域

Claims (5)

  1. 第１導電型半導体基板の一方の主面側に設けられた第２導電型ベース領域と、前記第２導電型ベース領域の内部に選択的に設けられた第１導電型エミッタ領域と、前記第２導電型ベース領域の、前記第１導電型半導体基板からなるドリフト領域と前記第１導電型エミッタ領域とに挟まれた部分の表面上にゲート絶縁膜を介して設けられたゲート電極とを有する絶縁ゲート構造が設けられた活性領域と、
    前記活性領域の外周を取り巻く耐圧構造部と、
    前記第１導電型半導体基板の他方の主面側に設けられた第２導電型コレクタ層と、
    前記耐圧構造部の外周部に設けられた、前記第１導電型半導体基板を深さ方向に貫通して前記第２導電型コレクタ層に電気的に接続された第２導電型分離層と、
    前記第１導電型半導体基板の一方の主面から、前記第２導電型ベース領域の底部よりも前記第２導電型コレクタ層側に２０μｍ以内の深さで設けられた第１導電型高濃度領域と、
    を備え、
    前記第１導電型高濃度領域の不純物濃度ｎ1と前記ドリフト領域の不純物濃度ｎ2との比は、１．０＜ｎ1／ｎ2≦５．０を満たすことを特徴とする半導体装置。
  2. 前記活性領域内の最外周の前記第２導電型ベース領域の深さは、当該第２導電型ベース領域よりも内側に位置する前記第２導電型ベース領域の深さより深いことを特徴とする請求項１に記載の半導体装置。
  3. 前記活性領域内の最外周の前記第２導電型ベース領域の深さは、前記耐圧構造部を構成する第２導電型ガードリングの深さと同じであることを特徴とする請求項１または２に記載の半導体装置。
  4. 請求項１に記載の半導体装置の製造方法であって、
    所定の設計耐圧を得るための前記第２導電型分離層の最終的な拡散深さとするのに必要な全拡散時間から、前記第１導電型高濃度領域を所定の拡散深さとするのに必要な熱拡散時間分を減算した熱拡散時間で熱拡散を行い、前記第２導電型分離層の前記最終的な拡散深さよりも浅い深さで前記第２導電型分離層を形成する第１熱拡散工程と、
    前記第１熱拡散工程後、前記第１導電型高濃度領域を前記所定の拡散深さにするのに必要な熱拡散時間で熱拡散を行い、前記第１導電型高濃度領域の拡散深さを前記所定の拡散深さにするとともに、前記第２導電型分離層の拡散深さを前記最終的な拡散深さにするための残りの熱拡散を補完する第２熱拡散工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第１熱拡散工程後、前記第２熱拡散工程前に、前記第１導電型半導体基板の一方の主面全面に第１導電型の不純物イオンを注入して前記第１導電型高濃度領域を形成する注入工程をさらに含み、
    前記注入工程では、前記不純物イオンをリンイオンとし、注入ドーズ量を０．６×１０12ｃｍ-2〜１．２×１０12ｃｍ-2とし、
    前記第２熱拡散工程では、熱拡散温度を１２５０℃〜１３５０℃とし、熱拡散時間を３０時間〜６０時間とすることを特徴とする請求項４に記載の半導体装置の製造方法。
JP2014525759A 2012-07-18 2013-06-13 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6024751B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012159640 2012-07-18
JP2012159640 2012-07-18
PCT/JP2013/066394 WO2014013821A1 (ja) 2012-07-18 2013-06-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2014013821A1 true JPWO2014013821A1 (ja) 2016-06-30
JP6024751B2 JP6024751B2 (ja) 2016-11-16

Family

ID=49948656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014525759A Expired - Fee Related JP6024751B2 (ja) 2012-07-18 2013-06-13 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20150014742A1 (ja)
JP (1) JP6024751B2 (ja)
CN (1) CN104221152B (ja)
WO (1) WO2014013821A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101840903B1 (ko) * 2011-07-07 2018-03-21 에이비비 슈바이쯔 아게 절연 게이트 바이폴라 트랜지스터
WO2013007654A1 (en) * 2011-07-14 2013-01-17 Abb Technology Ag Insulated gate bipolar transistor
DE112013002031T5 (de) * 2012-08-22 2015-03-12 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
US10115815B2 (en) 2012-12-28 2018-10-30 Cree, Inc. Transistor structures having a deep recessed P+ junction and methods for making same
US9530844B2 (en) 2012-12-28 2016-12-27 Cree, Inc. Transistor structures having reduced electrical field at the gate oxide and methods for making same
JP5991384B2 (ja) * 2013-01-16 2016-09-14 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014203317A1 (ja) * 2013-06-17 2014-12-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換装置
CN104332494B (zh) * 2013-07-22 2018-09-21 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
US20150263145A1 (en) * 2014-03-14 2015-09-17 Cree, Inc. Igbt structure for wide band-gap semiconductor materials
JP6245087B2 (ja) * 2014-06-18 2017-12-13 富士電機株式会社 逆阻止ｉｇｂｔおよびその製造方法
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
CN109952633B (zh) * 2016-09-13 2022-05-27 新电元工业株式会社 半导体装置及其制造方法
CN108124494B (zh) * 2016-09-30 2021-10-22 新电元工业株式会社 半导体装置
CN109417086B (zh) * 2017-01-25 2021-08-31 富士电机株式会社 半导体装置
US11101345B2 (en) * 2017-05-08 2021-08-24 Rohm Co., Ltd. Semiconductor device
CN107731901B (zh) * 2017-11-20 2024-02-23 电子科技大学 一种逆阻型igbt
US10615274B2 (en) 2017-12-21 2020-04-07 Cree, Inc. Vertical semiconductor device with improved ruggedness
US11489069B2 (en) 2017-12-21 2022-11-01 Wolfspeed, Inc. Vertical semiconductor device with improved ruggedness
EP3709371A1 (en) * 2019-03-14 2020-09-16 Infineon Technologies Dresden GmbH & Co . KG Semicomnductor device and method of producing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229660A (ja) * 1990-05-09 1992-08-19 Internatl Rectifier Corp 非常に深い濃度増加領域を備えたパワートランジスタデバイス
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
WO2012081664A1 (ja) * 2010-12-17 2012-06-21 富士電機株式会社 半導体装置およびその製造方法
WO2012169022A1 (ja) * 2011-06-08 2012-12-13 トヨタ自動車株式会社 半導体装置とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967200B2 (ja) * 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229660A (ja) * 1990-05-09 1992-08-19 Internatl Rectifier Corp 非常に深い濃度増加領域を備えたパワートランジスタデバイス
WO2007055352A1 (ja) * 2005-11-14 2007-05-18 Fuji Electric Device Technology Co., Ltd. 半導体装置およびその製造方法
WO2012081664A1 (ja) * 2010-12-17 2012-06-21 富士電機株式会社 半導体装置およびその製造方法
WO2012169022A1 (ja) * 2011-06-08 2012-12-13 トヨタ自動車株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2014013821A1 (ja) 2014-01-23
CN104221152A (zh) 2014-12-17
JP6024751B2 (ja) 2016-11-16
US20150014742A1 (en) 2015-01-15
CN104221152B (zh) 2017-10-10

Similar Documents

Publication Publication Date Title
JP6024751B2 (ja) 半導体装置および半導体装置の製造方法
JP6311723B2 (ja) 半導体装置および半導体装置の製造方法
EP3242330B1 (en) Diode and power convertor using the same
JP5874723B2 (ja) 半導体装置および半導体装置の製造方法
US7932583B2 (en) Reduced free-charge carrier lifetime device
US8003502B2 (en) Semiconductor device and fabrication method
CN103986447B (zh) 双极半导体开关及其制造方法
JP5915756B2 (ja) 半導体装置および半導体装置の製造方法
US8928030B2 (en) Semiconductor device, method for manufacturing the semiconductor device, and method for controlling the semiconductor device
JP5783893B2 (ja) 半導体装置
WO2013141181A1 (ja) 半導体装置および半導体装置の製造方法
US9431490B2 (en) Power semiconductor device and method
JP2005317751A (ja) 逆導通型半導体素子とその製造方法
CN102867846A (zh) 半导体器件
CN112930601B (zh) 绝缘栅极功率半导体器件及其制造方法
JP2019514215A (ja) 絶縁ゲートパワー半導体デバイスおよびその製造方法
US20120280311A1 (en) Trench-gate mosfet device and method for making the same
US20140117406A1 (en) Reverse blocking mos semiconductor device and manufacturing method thereof
JP4840551B2 (ja) Ｍｏｓトランジスタ
WO2014112057A1 (ja) 半導体装置および半導体装置の製造方法
TWI706562B (zh) Ｍｏｓｆｅｔ、ｍｏｓｆｅｔ的製造方法以及電力轉換電路
JP4096722B2 (ja) 半導体装置の製造方法
JP4904635B2 (ja) 半導体装置およびその製造方法
US20100301384A1 (en) Diode
JP2014146629A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6024751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees