KR0182009B1 - 고출력 고속스위칭 반도체 장치의 제조 방법 - Google Patents

고출력 고속스위칭 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR0182009B1
KR0182009B1 KR1019950061305A KR19950061305A KR0182009B1 KR 0182009 B1 KR0182009 B1 KR 0182009B1 KR 1019950061305 A KR1019950061305 A KR 1019950061305A KR 19950061305 A KR19950061305 A KR 19950061305A KR 0182009 B1 KR0182009 B1 KR 0182009B1
Authority
KR
South Korea
Prior art keywords
region
emitter
collector
emitter region
substrate
Prior art date
Application number
KR1019950061305A
Other languages
English (en)
Other versions
KR970052988A (ko
Inventor
최병하
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950061305A priority Critical patent/KR0182009B1/ko
Publication of KR970052988A publication Critical patent/KR970052988A/ko
Application granted granted Critical
Publication of KR0182009B1 publication Critical patent/KR0182009B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

공정 단순화와 비용 절감을 실현할 수 있도록 한 고속 대전력 바이폴라 트랜지스터 제조방법이 개시된다. 이를 구현하기 위하여 본 발명에서는 콜렉터 고농도층과 콜렉터 저농도층으로 이루어진 제1도전형의 기판 내부 소정 부분에 제2도전형 불순물을이온주입하여 베이스 영역을 형성하고, 상기 베이스 영역의 표면중, 에미터 영역이 형성될 부분의 중앙부는 클로즈되고 그 양측은 소정 부분 오픈되도록 상기 기판 상에 마스크 패턴을 형성하고, 상기 마스크 패턴이 형성된 상기 기판상으로 제1도전형 불순물을 이온주입하여 상기 베이스 영역 내부 소정 부분에 중앙부와 그 바깥쪽에서 서로 다른 농도 구배를 갖는 이중 구조의 에미터 영역을 형성하고, 상기 마스크 패턴을 제거하고, 상기 에미터 저농도 영역과 상기 베이스 영역의 표면이 각각 소정 부분 노출되도록 상기 기판 상에 절연막을 형성하고, 상기 베이스 영역과 연결되는 베이스 전극과 상기 에미터 영역과 연결되는 에미터 전극 및 상기 콜렉터 고농도층과 연결되는 콜렉터 전극을 각각 형성하는 공정을 거쳐 제조되는 고속 대전력 바이폴라 트랜지스터가 제공된다.

Description

고출력 고속스위칭 반도체 장치의 제조 방법
본 발명은 전력(Power) 반도체 제품에 적용되는 고속 대전력 바이폴라 트랜지스터 제조방법에 관한 것이다.
전력 반도체 제품들은 최근 그 적용단이 다양해지면서 보다 빠른 스위칭 속도, 고효율화, 고출력 등의 특성이 요구되게 되었다. 이중에서도 빠른 턴-오프(turn-off) 스위칭 속도는 전력 바이폴라 트랜지스터의 설계에 있어 특히나 중요한 특성을 간주되고 있는데, 이는 다음과 같은 연유에서 비롯된다.
일반적으로 전력 바이폴라 트랜지스터는 턴-온(turn-on)시에 에미터 영역으로부터 캐리어가 주입되어 베이스 영역과 콜렉터 영역에 축적되게 되는데, 이때 축적된 과잉 소수 캐리어들은 트랜지스터의 턴-오프(turn-off)시에 에미터 영역을 통해 다시 소멸되게 된다. 통상, 캐리어가 에미터 영역을 통해 완전히 소멸될 때까지의 시간을 턴-오프 시간이라 칭하는데 이 시간은 가능하면 빠를수록 좋다. 이는, 스위칭 속도가 빠를수록 전력 손실(power loss)이 감소하게 되고 열손실이 줄어들게 되어 적용단의 방열판을 작게 설계할 수 있게 되므로 회로의 설계적인 측면에서 유리하기 때문이다.
그러나, 바이폴라 트랜지스터를 고전압, 대전류를 취급하는 전력 제품에 적용할 경우에는 다음과 같은 예상치 못했던 문제가 발생된다.
일반적으로 바이폴라 트랜지스터는 최대 전압, 최대 전류, 최대 콜렉터 전력 발산 등의 절대 정격에 의해 그 사용범위가 제한되는데, 상기 트랜지스터를 전력제품에 적용할 경우에는 절대 정격으로 허용하는 범위내의 사용에도 불구하고 때때로 소자가 파괴되거나 전기적인 특성이 열화되는 등의 현상이 나타나게 된다.
이러한 현상은 전류의 국부적인 집중이 전류 통로의 일부를 고온화하여 이것이국부적인 열 폭주(Local Thermal Runaway)를 일으키기 때문에 야기되는 것으로, 턴-오프시의 전류집중 현상은 극한 경우 트랜지스터가 2차 항복 현상을 발생시켜 소자를 영구적으로 파괴시키는 결과를 초래하기도 하므로, 최근 이를 개선하여 안정동작영역을 확보하려는 시도가 계속되어 왔다.
미국 특허 제4,345,255에는 그 일 예로서, 바이폴라 트랜지스터를 이루는 에미터 영역의 중앙부를 제거하거나 또는 에미터 영역이 이중 구조(에미터 영역의 중앙부를 저농도 영역으로 만들어 준 구조)를 가지도록 하여 소자 구동시 전류의 국부적인 집중이 이루어지지 않도록 하는 기술이 제안된 바 있다.
도1 및 도2에는 이와 관련된 전력 바이폴라 트랜지스터의 구조를 도시한 단면도가 제시되어 있다. 이중, 도1은 에미터 영역의 중앙부가 제거된 경우의 바이폴라 트랜지스터의 단면 구조를 나타낸 것이고, 도2는 이중 구조를 가지도록 에미터 영역이 제조된 경우의 바이폴라 트랜지스터의 단면 구조를 나타낸 것이다. 상기 도면에서 참조번호 10은 콜렉터 고농도층(10a)과 콜렉터 저농도층(10b)으로 이루어진 실리콘 기판을, 20은 베이스 영역을, 50, 50a는 절연막을, 40은 에미터 영역을, 60은 베이스 전극을, 61은 에미터 전극을 62는 콜렉터 전극을 나타낸다.
그러나, 상기 구조를 가지도록 트랜지스터를 제조할 경우에는 공정 진행 과정에서 다음과 같은 문제가 발생된다.
도1에 제시된 트랜지스터의 경우는 분리된 에미터 영역(40)을 절연시키기 위하여 형성하는 절연막(50a)이 핀홀(pin hole)이나 혹은 기타 원인으로 인해 손상될 경우, 상기 절연막(50a)이 에미터 영역(40)을 절연시키지 못하게 되므로 제품이 단락(short)되는 문제가 발생되고, 반면 도2에 제시된 트랜지스터의 경우는 상기에 언급된 제품의 단락 문제는 발생되지 않으나 이중 구조 즉, 중앙부(40a)에 단차가 있는 에미터 영역(40)을 형성하기 위하여 2회의 마스크 작업이 요구되므로 공정이 복잡화될 뿐 아니라 이로 인해 공정 단가가 높아지는 문제가 발생된다.
이에 본 발명의 목적은, 고속 대전력 바이폴라 트랜지스터 제조시, 이중 구조의 에미터 영역을 1회의 마스크 작업만으로 형성할 수 있도록 공정을 변경해 주므로써, 공정 단순화와 공정 단가 절감 효과를 동시에 얻을 수 있도록 한 고속 대전력 바이폴라 트랜지스터 제조방법을 제공함에 있다.
제1도 및 제2도는 종래의 고속 대전력 바이폴라 트랜지스터 구조를 도시한 단면도.
제3a도 내지 제3c도는 본 발명에 의한 고속 대전력 바이폴라 트랜지스터 제조방법을 도시한 공정수순도.
제4도는 본 발명에 따라 형성된 에미터 영역의 중앙부와 통상적인 에미터 영역의 중앙부에서의 불순물 농도 및 접합 깊이를 비교 도시한 그래프.
제5도는 제3c도에 제시된 트랜지스터의 안정동작영역을 보이는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 20 : 베이스 영역
30, 50, 50a : 절연막 40 : 에미터 영역
60 : 베이스 전극 61 : 에미터 전극
62 : 콜렉터 전극
상기 목적을 달성하기 위하여 본 발명에서는, 콜렉터 고농도층과 콜렉터 저농도층으로 이루어진 제1도전형의 기판 내부 소정 부분에 제2도전형 불순물을 이온주입하여 베이스 영역을 형성하는 단계와; 상기 베이스 영역의 표면중, 에미터 영역이 형성될 부분의 중앙부는 클로즈되고 그 양측은 소정 부분 오픈되도록 상기 기판 상에 마스크 패턴을 형성하는 단계와; 상기 마스트 패턴이 형성된 상기 기판상으로 제1도전형 불순물을 이온주입하여 상기 베이스 영역 내부 소정 부분에 중앙부와 그 바깥쪽에서 서로 다른 농도 구배를 갖는 이중 구조의 에미터 영역을 형성하는 단계와; 상기 마스크 패턴을 제거하는 단계와; 상기 에미터 저농도 영역과 상기 베이스 영역의 표면이 각각 소정 부분 노출되도록 상기 기판 상에 절연막을 형성하는 단계; 및 상기 베이스 영역과 연결되는 베이스 전극과 상기 에미터 영역과 연결되는 에미터 전극 및 상기 콜렉터 고농도층과 연결되는 콜렉터 전극을 각각 형성하는 단계로 이루어진 고속 대전력 바이폴라 트랜지스터 제조방법이 제공된다.
상기 공정을 거쳐 전력 스위칭용 바이폴라 트랜지스터를 제조할 경우, 1매의 마스크를 이용한 불순물 이온주입 공정으로 이중 구조(에미터 영역의 중앙부를 저농도 영역으로 만들어 준 구조)의 에미터 영역이 제조되므로 공정을 단순화할 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도3a 내지 도3c는 본 발명에 의한 고속 대전력 바이폴라 트랜지스터 제조방법을 도시한 공정수순도를 나타낸 것으로 이를 참조하여 그 제조방법을 제3단계로 구분하여 살펴보면 다음과 같다.
제1단계로서, 도3a에 도시된 바와 같이 콜렉터 고농도층(10a)과 콜렉터 저농도층(10b)으로 이루어진 제1도전형(예컨대, n형)의 기판(10) 내부 소정 부분에 제2도전형의 불순물(예컨대, p형 불순물(Br))을 이온주입한 뒤 확산하여 베이스 영역(20)을 형성하고, 상기 기판(10) 전면에 소정 두께의 절연막(30)을 형성한다. 이어, 절연막(30) 상에 감광막(미 도시)을 형성하고, 상기 절연막(30)의 표면이 소정 부분 오픈되도록 이를 선택식각한 다음, 식각처리된 감광막을 마스크로 이용항 절연막(30)을 식각하고, 상기 감광막을 제거한다. 그 결과, 상기 베이스 영역(20)의 표면중, 에미터 영역이 형성될 부분의 중앙부는 클로즈(close)되고 그 양측은 소정 부분 오픈(open)된 형상을 갖는 절연막(30) 재질의 마스크 패턴이 형성된다.
이때, 기판(10)을 이루는 콜렉터 저농도층(10b)의 두께는 목표로 한 전기적 특성을 만족시킬 수 있는 수준으로 가져가면 되고, 베이스 영역(20)은 5×1017atoms/cm3의 표면 농도를 가지도록 형성되며, 에미터 영역이 형성될 부분의 중앙부에 남겨진 일정 폭의 절연막(30)은 그 폭이 에미터 접합 깊이의 50~150% 범위내에서 형성되도록 한다.
제2단계로서, 도3b에 도시된 바와 같이 상기 마스크 패턴이 형성된 기판(10)상으로 제1도전형의 불순물(예컨대, n형 불순물(P))을 이온주입한 뒤 확산공정을 실시하여, 상기 베이스 영역(20)내에 에미터 영역(40)을 형성한다.
이 경우, 확산 과정에서 제1불순물의 약 80% 정도가 측면 확산이 이루어지게 되므로 상기 마스크 패턴을 이용하여 불순물 이온주입 공정을 실시하게 되면 불순물의 측면 확산 효과에 따라 중앙부(40a)는 농도가 낮고 그 바깥쪽(40b)은 이보다 농도가 높은 형태의 농도 구배가 다른 이중 구조를 갖는 에미터 영역(40)이 만들어지게 된다.
이때, 제1도전형의 불순물은 900~1150℃의 온도 범위 내에서 이온주입하고, 1000℃~1200℃ 온도에서 100~300분에 걸쳐 확산하는 것이 바람직하며, 에미터 영역(40)의 중앙부(40a)는 그 바깥쪽(40b)보다 약 50~150배 정도 낮은 농도 분포를 가지도록 형성하는 것이 바람직하다.
이와 같은 공정 조건하에서 불순물의 이온주입 및 확산이 이루어질 경우 에미터 영역(40)은 도4에 제시된 그래프와 같은 형태의 불순물 농도 분포를 가지게 된다. 도4에서 점선은 본 발명에 따라 제조된 에미터 영역(4) 중앙부에서의 불순물 농도와 접합 깊이간의 관계를 나타낸 것이고, 실선은 통상적인 에미터 영역 중앙부에서의 불순물 농도와의 접합 깊이 간의 관계를 나타낸 것이다.
제3단계로서, 도3c에 도시된 바와 같이 절연막(30) 재질의 마스크 패턴을 제거한 후, 상기 결과물 전면에 다시 소정 두께의 절연막(50)을 형성하고, 전극이 접속될 에미터 영역(40)과 베이스 영역(20) 사이를 분리·절연하기 위하여 상기 에미터 영역(40)의 중앙부(40a)와 상기 베이스 영역(20)의 표면이 각각 소정 부분 노출되도록 상기 절연막(50)을 선택식각하여, 에미터 전극과 베이스 전극을 형성하기 위한 창을 연다. 이어, 상기 창을 통하여 상기 에미터 영역(40)의 표면에 접속되는 에미터 전극(60)과 상기 베이스 영역(20)의 표면과 접속되는 베이스 전극(61) 및 상기 기판(10)의 콜렉터 고농도층(10b)과 접속되는 콜렉터 전극(62)을 각각 형성해 주므로써, 본 공정 진행을 완료한다. 이때, 상기 에미터 전극(60)은 에미터 영역(40)의 중앙부(40a)와 그 바깥쪽(40b)에서 동시에 접속되도록 형성된다.
따라서, 상기 공정을 거쳐 제조된 고속 대전력 바이폴라 트랜지스터는 다음과 같은 동작 특성을 가지게 된다.
상기 구조의 바이폴라 트랜지스터는 통상, 베이스 전극(61)과 에미터 전극(60)에 순방향 바이어스 인가시 트랜지스터가 턴-온되어져, 에미터 영역(40)으로부터 캐리어가 주입되기 시작한다. 주입된 캐리어는 베이스 영역(20)과 콜렉터 영역인 기판(10) 내에 축적되게 되고, 축적된 캐리어는 트랜지스터의 턴-오프시에 에미터 영역(40)과 에미터 전극(61)을 통해 소멸되게 된다. 이때, 에미터 영역(40)의 중앙부(40a)가 전위 장벽이 낮도록 로드-업(load-up)되어 있기 때문에 에미터 영역(40)의 중앙부(40a)로 전류가 집중되지 않고 그 바깥쪽(40b)으로도 전류 흐름의 통로가 형성되므로 트랜지스터의 턴-오프시 전류집중 현상이 발생되는 것을 막을 수 있게 되어 트랜지스터가 파괴되는 것을 방지할 수 있게 된다.
또한, 트랜지스터에 역방향 바이어스 인가시 열을 발생하지 않으면서도 순간적으로 접합이 파괴되는 2차 항복 현상이 발생되는데, 이는 국부적으로 전류가 집중되어 순간적으로 일부 영역이 저저항 영역으로 돌입하여 열저항이 급격히 커지면서 최대 콜렉터 전력발산 능력이 급격히 떨어지기 때문에 야기되는 것으로 알려져 있다. 그러나, 에미터 영역(40)을 상기에 언급된 이중 구조로 가져가게 되면 에미터 영역(40)의 중앙부(40a)로 전류가 집중되는 것을 막을 수 있게 되므로 2차 항복 현상이 일어나는 것을 최대한 억제할 수 있게 되어 트랜지스터의 안전동작영역을 기존보다 확대시킬 수 있게 된다. 도5에는 기존 대비 확대된 트랜지스터의 안전동작영역(빗금친 부분)을 보여준 그래프가 도시되어 있다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 이중 농도 구배를 갖는 에미터 영역(40)이 1매의 마스크를 이용한 불순물 이온주입 공정에 의해 제조되므로, 공정 단순화와 비용 절감 효과를 동시에 얻을 수 있게 된다.

Claims (3)

  1. 콜렉터 고농도층과 콜렉터 저농도층으로 이루어진 제1도전형의 기판 내부 소정 부분에 제2도전형 불순물을 이온주입하여 베이스 영역을 형성하는 단계와; 상기 베이스 영역의 표면중, 에미터 영역이 형성될 부분의 중앙부는 클로즈되고 그 양측은 소정 부분 오픈되도록 상기 기판 상에 마스크 패턴을 형성하는 단계와; 상기 마스크 패턴이 형성된 상기 기판 상으로 제1도전형 불순물을 이온주입하여 상기 베이스 영역 내부 소정 부분에 중앙부와 그 바깥쪽에서 서로 다른 농도 구배를 갖는 이중 구조의 에미터 영역을 형성하는 단계와; 상기 마스트 패턴을 제거하는 단계와; 상기 에미터 저농도 영역과 상기 베이스 영역의 표면이 각각 소정 부분 노출되도록 상기 기판 상에 절연막을 형성하는 단계; 및 상기 베이스 영역과 연결되는 베이스 전극 상기 에미터 영역과 연결되는 에미터 전극 및 상기 콜렉터 고농도층과 연결되는 콜렉터 전극을 각각 형성하는 단계로 이루어진 것을 특징으로 하는 고속 대전력 바이폴라 트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 에미터 영역 중앙부의 상기 마스크 패턴은 상기 에미터 영역 접합 깊이의 50~150%에 해당하는 폭을 가지도록 설계된 것을 특징으로 하는 고속 대전력 바이폴라 트랜지스터 제조방법.
  3. 제1항에 있어서, 상기 에미터 영역은 중앙부가 그 바깥쪽보다 약 50~150배 정도 낮은 분포를 갖는 것을 특징으로 하는 고속 대전력 바이폴라 트랜지스터 제조방법.
KR1019950061305A 1995-12-28 1995-12-28 고출력 고속스위칭 반도체 장치의 제조 방법 KR0182009B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061305A KR0182009B1 (ko) 1995-12-28 1995-12-28 고출력 고속스위칭 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061305A KR0182009B1 (ko) 1995-12-28 1995-12-28 고출력 고속스위칭 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR970052988A KR970052988A (ko) 1997-07-29
KR0182009B1 true KR0182009B1 (ko) 1999-04-15

Family

ID=19445855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061305A KR0182009B1 (ko) 1995-12-28 1995-12-28 고출력 고속스위칭 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR0182009B1 (ko)

Also Published As

Publication number Publication date
KR970052988A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100886883B1 (ko) 순방향 및 역방향 차단 장치 및 그 제조 방법
NL8802032A (nl) Halfgeleider-element en werkwijze voor het vervaardigen ervan.
US6348716B1 (en) Horizontal MOS gate type semiconductor device including zener diode and manufacturing method thereof
JPH0626253B2 (ja) 長さの短い拡散領域を含む半導体素子の製造方法
EP0030147B1 (en) Method for manufacturing a semiconductor integrated circuit
US5063167A (en) Method of producing a bipolar transistor with spacers
KR0182009B1 (ko) 고출력 고속스위칭 반도체 장치의 제조 방법
JPH104187A (ja) 電力半導体装置及びその製造方法
KR100480674B1 (ko) 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법
JPH09115918A (ja) トランジスタおよびその製造方法
JP2952570B2 (ja) 半導体デバイスの製造方法
KR100192966B1 (ko) 모스 콘트롤 다이오드 및 그 제조방법
KR0149317B1 (ko) 수평형 바이폴라 트랜지스터의 제조 방법
KR100319872B1 (ko) 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법
US5264381A (en) Method of manufacturing a static induction type switching device
KR100293443B1 (ko) 에스램셀제조방법
KR100233292B1 (ko) 바이폴라 접합 트랜지스터 제조방법
KR100439849B1 (ko) 고출력스위칭트랜지스터
JPH02296342A (ja) Ｍｏｓｆｅｔの製造方法
KR100328590B1 (ko) 반도체소자 및 그 제조방법
KR20000033482A (ko) 바이폴라 트랜지스터 및 그 제조방법
KR0130374B1 (ko) 티에프디(tfd) 반도체 소자의 제조방법
KR0145119B1 (ko) 다링톤 접속 반도체소자 및 그의 제조방법
KR19980058377A (ko) 트렌치 캐소드 구조를 갖는 에미터-스위치드 다이리스터 및 그의 제조방법
KR940002776B1 (ko) Cmos 및 soi 복합 구조를 갖는 mos fet 생성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee