JPH09106687A - 半導体メモリのリフレッシュ方法 - Google Patents
半導体メモリのリフレッシュ方法Info
- Publication number
- JPH09106687A JPH09106687A JP26531195A JP26531195A JPH09106687A JP H09106687 A JPH09106687 A JP H09106687A JP 26531195 A JP26531195 A JP 26531195A JP 26531195 A JP26531195 A JP 26531195A JP H09106687 A JPH09106687 A JP H09106687A
- Authority
- JP
- Japan
- Prior art keywords
- array
- sub
- data
- refreshing
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 リフレッシュ時間を短縮でき、さらにリフレ
ッシュ動作中に通常のデータの読み出しおよび書き込み
への影響を抑制できる半導体メモリのリフレッシュ方法
を実現する。 【解決手段】 メモリアレイ２０をサブアレイ１〜４の
４つに分割し、かつ予備サブアレイ５を設ける。予備サ
ブアレイ５をあらかじめ消去状態にし、４つのサブアレ
イ１〜４を順次選択してリフレッシュを行う。選択され
たサブアレイ１のデータを予備サブアレイ５に書き写
し、元のサブアレイ１に対し消去を行い、そして書き写
しの後予備サブアレイ５をサブアレイ１に転化し、元の
サブアレイ１を予備サブアレイ５に転化するためのアド
レス変換を行う。この動作をサブアレイ１からサブアレ
イ４まで順次行い、メモリアレイ２０のリフレッシュを
完了させる。
ッシュ動作中に通常のデータの読み出しおよび書き込み
への影響を抑制できる半導体メモリのリフレッシュ方法
を実現する。 【解決手段】 メモリアレイ２０をサブアレイ１〜４の
４つに分割し、かつ予備サブアレイ５を設ける。予備サ
ブアレイ５をあらかじめ消去状態にし、４つのサブアレ
イ１〜４を順次選択してリフレッシュを行う。選択され
たサブアレイ１のデータを予備サブアレイ５に書き写
し、元のサブアレイ１に対し消去を行い、そして書き写
しの後予備サブアレイ５をサブアレイ１に転化し、元の
サブアレイ１を予備サブアレイ５に転化するためのアド
レス変換を行う。この動作をサブアレイ１からサブアレ
イ４まで順次行い、メモリアレイ２０のリフレッシュを
完了させる。
Description
【０００１】
【発明の属する技術分野】本発明は、たとえば、ＥＥＰ
ＲＯＭなどの半導体メモリのリフレッシュ方法に関する
ものである。
ＲＯＭなどの半導体メモリのリフレッシュ方法に関する
ものである。
【０００２】
【従来の技術】フラッシュメモリなどのＥＥＰＲＯＭ
は、コントロールゲートとシリコン基板との間に、電気
的に周囲と絶縁された電荷蓄積層（フローティングゲー
ト）を有し、たとえば、ＦＮ（Fowler-Nordheim ）トン
ネル電流（以下ＦＮ電流という）によってフローティン
グゲートに電荷（電子）を注入したり、フローティング
ゲートから電子を放出させたりして、メモリセルのしき
い値電圧を変化させ、しきい値電圧のレベルに応じたデ
ータを記憶する。
は、コントロールゲートとシリコン基板との間に、電気
的に周囲と絶縁された電荷蓄積層（フローティングゲー
ト）を有し、たとえば、ＦＮ（Fowler-Nordheim ）トン
ネル電流（以下ＦＮ電流という）によってフローティン
グゲートに電荷（電子）を注入したり、フローティング
ゲートから電子を放出させたりして、メモリセルのしき
い値電圧を変化させ、しきい値電圧のレベルに応じたデ
ータを記憶する。
【０００３】図５はこのような書き換えが可能なフラッ
シュＥＥＰＲＯＭの構造を示す図である。図５（ａ）は
フラッシュＥＥＰＲＯＭの簡略断面図であり、図５
（ｂ）はフラッシュＥＥＰＲＯＭの等価回路を示す図で
ある。図５（ａ）において、１１はコントロールゲー
ト、１２はフローティングゲート、１３はゲート酸化
膜、１４はシリコン基板、１５はソース拡散層、１６は
ドレイン拡散層をそれぞれ示している。なお、ここで、
たとえば、シリコン基板１４はｐ型シリコン、ソース拡
散層１５およびドレイン拡散層１６はｎ型シリコンによ
って構成されたものとして、フラッシュＥＥＰＲＯＭの
動作を説明する。
シュＥＥＰＲＯＭの構造を示す図である。図５（ａ）は
フラッシュＥＥＰＲＯＭの簡略断面図であり、図５
（ｂ）はフラッシュＥＥＰＲＯＭの等価回路を示す図で
ある。図５（ａ）において、１１はコントロールゲー
ト、１２はフローティングゲート、１３はゲート酸化
膜、１４はシリコン基板、１５はソース拡散層、１６は
ドレイン拡散層をそれぞれ示している。なお、ここで、
たとえば、シリコン基板１４はｐ型シリコン、ソース拡
散層１５およびドレイン拡散層１６はｎ型シリコンによ
って構成されたものとして、フラッシュＥＥＰＲＯＭの
動作を説明する。
【０００４】図６はフラッシュＥＥＰＲＯＭのフローテ
ィングゲート１２に電子を注入するおよびフローティン
グゲート１２から電子を放出させるとき、メモリセルの
バイアス状態を示す回路図である。なお、ここで、フロ
ーティングゲート１２に電子を注入する操作をメモリセ
ルの消去（以下単に消去という）とし、フローティング
ゲート１２から電子を放出させる動作をメモリセルの書
き込み（以下、単に書き込みという）として、説明を行
う。
ィングゲート１２に電子を注入するおよびフローティン
グゲート１２から電子を放出させるとき、メモリセルの
バイアス状態を示す回路図である。なお、ここで、フロ
ーティングゲート１２に電子を注入する操作をメモリセ
ルの消去（以下単に消去という）とし、フローティング
ゲート１２から電子を放出させる動作をメモリセルの書
き込み（以下、単に書き込みという）として、説明を行
う。
【０００５】図６（ａ）はフローティングゲート１２に
電子を注入するすなわち消去時のメモリセルのバイアス
状態を示す回路図である。図示のように、メモリセルを
消去するとき、コントロールゲート１１に高い電圧、た
とえば、２０Ｖの電圧を印加し、シリコン基板１４、ソ
ース拡散層１５およびドレイン拡散層１６に０Ｖの電
圧、すなわち接地電位を印加して行う。
電子を注入するすなわち消去時のメモリセルのバイアス
状態を示す回路図である。図示のように、メモリセルを
消去するとき、コントロールゲート１１に高い電圧、た
とえば、２０Ｖの電圧を印加し、シリコン基板１４、ソ
ース拡散層１５およびドレイン拡散層１６に０Ｖの電
圧、すなわち接地電位を印加して行う。
【０００６】メモリセルがこのようにバイアスされる
と、フローティングゲート１２とシリコン基板１４との
間にあるゲート酸化膜１３に高電界がかかり、フローテ
ィングゲート１２からシリコン基板１４に向かってＦＮ
電流が流れ、これと逆の方向に電子が流れるので、フロ
ーティングゲート１２に電子が注入されることになる。
と、フローティングゲート１２とシリコン基板１４との
間にあるゲート酸化膜１３に高電界がかかり、フローテ
ィングゲート１２からシリコン基板１４に向かってＦＮ
電流が流れ、これと逆の方向に電子が流れるので、フロ
ーティングゲート１２に電子が注入されることになる。
【０００７】一方、フローティングゲート１２から電子
を放出させるとき、メモリセルが図６（ｂ）に示すよう
バイアスされる。すなわち、コントロールゲート１１に
負の電圧、たとえば、−１２Ｖの負電圧を印加し、シリ
コン基板１４およびソース拡散層１５に０Ｖの電圧を印
加し、ドレイン拡散層１６に正の電圧、たとえば、６Ｖ
の電圧を印加して行う。
を放出させるとき、メモリセルが図６（ｂ）に示すよう
バイアスされる。すなわち、コントロールゲート１１に
負の電圧、たとえば、−１２Ｖの負電圧を印加し、シリ
コン基板１４およびソース拡散層１５に０Ｖの電圧を印
加し、ドレイン拡散層１６に正の電圧、たとえば、６Ｖ
の電圧を印加して行う。
【０００８】このようなバイアス状態において、ドレイ
ン拡散層１６からフローティングゲート１２に向かって
電流が流れ、電子の流れが電流と逆の方向であるため、
フローティングゲート１２から電子が放出されることに
なる。
ン拡散層１６からフローティングゲート１２に向かって
電流が流れ、電子の流れが電流と逆の方向であるため、
フローティングゲート１２から電子が放出されることに
なる。
【０００９】フローティングゲート１２に電子が注入さ
れると、メモリセルのしきい値電圧Ｖthが上昇する。図
７はフローティングゲート１２に電子を注入したメモリ
セルと電子を注入していないメモリセルのしきい値電圧
Ｖthおよびその差ΔＶthを示している。図７において、
Ｖth0 は電子が注入されていないメモリセルのしきい値
電圧、Ｖth1 は電子が注入されたメモリセルのしきい値
電圧をそれぞれ示す。また、Ａは電子が注入されていな
いメモリセルのソース・ドレイン電流ＩDSとコントロー
ルゲート電圧ＶCGの関係、Ｂは電子が注入されたメモリ
セルのソース・ドレイン電流ＩDSとコントロールゲート
電圧ＶCGの関係をそれぞれ示している。
れると、メモリセルのしきい値電圧Ｖthが上昇する。図
７はフローティングゲート１２に電子を注入したメモリ
セルと電子を注入していないメモリセルのしきい値電圧
Ｖthおよびその差ΔＶthを示している。図７において、
Ｖth0 は電子が注入されていないメモリセルのしきい値
電圧、Ｖth1 は電子が注入されたメモリセルのしきい値
電圧をそれぞれ示す。また、Ａは電子が注入されていな
いメモリセルのソース・ドレイン電流ＩDSとコントロー
ルゲート電圧ＶCGの関係、Ｂは電子が注入されたメモリ
セルのソース・ドレイン電流ＩDSとコントロールゲート
電圧ＶCGの関係をそれぞれ示している。
【００１０】図７に示すように、電子の注入によって、
メモリセルのしきい値電圧にΔＶthの差が生じる。この
しきい値電圧Ｖthの差ΔＶthを利用してデータの“１”
また“０”に対応させる。たとえば、電子の注入（消
去）によって、ハイレベルとなったしきい値電圧をデー
タの“１”に対応させ、電子の放出（書き込み）によっ
て、ローレベルとなったしきい値電圧をデータ“０”に
対応させる。すなわち、消去されたメモリセルにデータ
“１”が記憶され、書き込んだメモリセルにデータ
“０”が記憶される。
メモリセルのしきい値電圧にΔＶthの差が生じる。この
しきい値電圧Ｖthの差ΔＶthを利用してデータの“１”
また“０”に対応させる。たとえば、電子の注入（消
去）によって、ハイレベルとなったしきい値電圧をデー
タの“１”に対応させ、電子の放出（書き込み）によっ
て、ローレベルとなったしきい値電圧をデータ“０”に
対応させる。すなわち、消去されたメモリセルにデータ
“１”が記憶され、書き込んだメモリセルにデータ
“０”が記憶される。
【００１１】メモリセルに記憶されたデータの読み出し
は図８に示すバイアス状態で行われる。すなわち、選択
されたメモリセルにおいて、たとえば、コントロールゲ
ート１１に５Ｖの電圧を印加し、シリコン基板１４およ
びソース拡散層１５に０Ｖの電圧を印加し、ドレイン拡
散層１６にプルアップ素子によって、たとえば、２Ｖの
低い電圧を印加することによって行われる。
は図８に示すバイアス状態で行われる。すなわち、選択
されたメモリセルにおいて、たとえば、コントロールゲ
ート１１に５Ｖの電圧を印加し、シリコン基板１４およ
びソース拡散層１５に０Ｖの電圧を印加し、ドレイン拡
散層１６にプルアップ素子によって、たとえば、２Ｖの
低い電圧を印加することによって行われる。
【００１２】図８に示すバイアス状態において、フロー
ティングゲート１２に電子が注入されたメモリセル、す
なわち、消去されたメモリセルはオフ状態となり、メモ
リセルに読み出し電流が流れない。このため、ドレイン
拡散層１６の電圧はプルアップレベルに維持され、すな
わち、約２Ｖになる。
ティングゲート１２に電子が注入されたメモリセル、す
なわち、消去されたメモリセルはオフ状態となり、メモ
リセルに読み出し電流が流れない。このため、ドレイン
拡散層１６の電圧はプルアップレベルに維持され、すな
わち、約２Ｖになる。
【００１３】一方、フローティングゲート１２に電子が
注入されていないメモリセル、すなわち、書き込んだメ
モリセルはオン状態となり、ドレイン拡散層１６からソ
ース拡散層１５に向かって読み出し電流ＩDSが流れ、こ
れによってドレイン拡散層１６の電圧が降下し、プルア
ップレベルより低くなる。このドレイン拡散層の電圧差
を検出することで、メモリセルに記憶されているデータ
は“１”また“０”と判断できる。
注入されていないメモリセル、すなわち、書き込んだメ
モリセルはオン状態となり、ドレイン拡散層１６からソ
ース拡散層１５に向かって読み出し電流ＩDSが流れ、こ
れによってドレイン拡散層１６の電圧が降下し、プルア
ップレベルより低くなる。このドレイン拡散層の電圧差
を検出することで、メモリセルに記憶されているデータ
は“１”また“０”と判断できる。
【００１４】以上、フラッシュＥＥＰＲＯＭの消去、書
き込みおよび読み出しの諸動作について説明した。前記
のように、フラッシュＥＥＰＲＯＭのフローティングゲ
ート１２は周囲と電気的に絶縁されたため、フローティ
ングゲート１２に一旦電子が注入されると、半永久的に
保持される。
き込みおよび読み出しの諸動作について説明した。前記
のように、フラッシュＥＥＰＲＯＭのフローティングゲ
ート１２は周囲と電気的に絶縁されたため、フローティ
ングゲート１２に一旦電子が注入されると、半永久的に
保持される。
【００１５】
【発明が解決しようとする課題】ところで、上述した従
来のＥＥＰＲＯＭにおいては、記憶データの保持状態は
温度や放置時間と共に悪くなる。すなわち、フローティ
ングゲート中の電子が温度や時間と共にフローティング
ゲートから抜けていくことでメモリセルのしきい値電圧
が変動し、読み出しが困難になる。また、読み出しの回
数が増えると、フローティングゲート中の電荷量が変化
し、しきい値電圧が変動するというソフトライト現象が
起きるという問題もある。
来のＥＥＰＲＯＭにおいては、記憶データの保持状態は
温度や放置時間と共に悪くなる。すなわち、フローティ
ングゲート中の電子が温度や時間と共にフローティング
ゲートから抜けていくことでメモリセルのしきい値電圧
が変動し、読み出しが困難になる。また、読み出しの回
数が増えると、フローティングゲート中の電荷量が変化
し、しきい値電圧が変動するというソフトライト現象が
起きるという問題もある。
【００１６】これらの問題を解決するため、フラッシュ
ＥＥＰＲＯＭの各メモリセルに対してリフレッシュ動作
を行うことが考えられる。この場合、一般的には、ＥＥ
ＰＲＯＭのリフレッシュ動作はメモリアレイの全ビット
に対して、同じデータで書き換え、すなわち、全ビット
の消去および書き込みによってリフレッシュ動作を行
う。
ＥＥＰＲＯＭの各メモリセルに対してリフレッシュ動作
を行うことが考えられる。この場合、一般的には、ＥＥ
ＰＲＯＭのリフレッシュ動作はメモリアレイの全ビット
に対して、同じデータで書き換え、すなわち、全ビット
の消去および書き込みによってリフレッシュ動作を行
う。
【００１７】しかし、このようなリフレッシュ動作は、
メモリアレイの全ビットに対してリフレッシュ動作を行
うため、リフレッシュの所要時間が長く、また、消去動
作が含まれるため、余分な時間がかかる。さらに、リフ
レッシュ動作中に通常のデータの読み出しおよび書き込
みができないなどの不都合が生じる。
メモリアレイの全ビットに対してリフレッシュ動作を行
うため、リフレッシュの所要時間が長く、また、消去動
作が含まれるため、余分な時間がかかる。さらに、リフ
レッシュ動作中に通常のデータの読み出しおよび書き込
みができないなどの不都合が生じる。
【００１８】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、短時間でリフレッシュを行うこ
とができ、またリフレッシュ動作中に通常のデータの読
み出しおよび書き込み動作への影響を最小限に抑制でき
る半導体メモリのリフレッシュ方法を提供することにあ
る。
のであり、その目的は、短時間でリフレッシュを行うこ
とができ、またリフレッシュ動作中に通常のデータの読
み出しおよび書き込み動作への影響を最小限に抑制でき
る半導体メモリのリフレッシュ方法を提供することにあ
る。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、電荷蓄積層に対する電荷の注入または電
荷蓄積層から電荷の放出によって、データの書き込み、
消去を行う半導体メモリのリフレッシュ方法であって、
メモリアレイを複数のサブアレイに分割し、サブアレイ
単位に、個々のサブアレイを順次選択してリフレッシュ
を行う。上記リフレッシュ動作は、選択されたサブアレ
イのデータを一旦別の記憶手段に退避させた後、上記選
択されたサブアレイに対する消去動作を行い、上記記憶
手段から上記選択されたサブアレイにデータを書き戻す
ことによって行う。リフレッシュ動作時に選択されたサ
ブアレイに代えて、上記記憶手段に退避されているデー
タをアクセスする。
め、本発明は、電荷蓄積層に対する電荷の注入または電
荷蓄積層から電荷の放出によって、データの書き込み、
消去を行う半導体メモリのリフレッシュ方法であって、
メモリアレイを複数のサブアレイに分割し、サブアレイ
単位に、個々のサブアレイを順次選択してリフレッシュ
を行う。上記リフレッシュ動作は、選択されたサブアレ
イのデータを一旦別の記憶手段に退避させた後、上記選
択されたサブアレイに対する消去動作を行い、上記記憶
手段から上記選択されたサブアレイにデータを書き戻す
ことによって行う。リフレッシュ動作時に選択されたサ
ブアレイに代えて、上記記憶手段に退避されているデー
タをアクセスする。
【００２０】また、本発明では、電荷蓄積層に対する電
荷の注入または電荷蓄積層から電荷の放出によってデー
タの書き込み、消去を行う半導体メモリのリフレッシュ
方法であって、メモリアレイを複数のサブアレイに分割
し、かつ、これらサブアレイの内一つのサブアレイを予
備サブアレイとして用いることとし、選択されたサブア
レイのデータを上記予備サブアレイに書き写した後、上
記選択されたサブアレイに対する消去動作を行い、上記
予備サブアレイを実際のデータを記憶するサブアレイに
転化するアドレス変換を行い、書き写し元の選択された
サブアレイを予備サブアレイに転化するアドレス変換を
行う。
荷の注入または電荷蓄積層から電荷の放出によってデー
タの書き込み、消去を行う半導体メモリのリフレッシュ
方法であって、メモリアレイを複数のサブアレイに分割
し、かつ、これらサブアレイの内一つのサブアレイを予
備サブアレイとして用いることとし、選択されたサブア
レイのデータを上記予備サブアレイに書き写した後、上
記選択されたサブアレイに対する消去動作を行い、上記
予備サブアレイを実際のデータを記憶するサブアレイに
転化するアドレス変換を行い、書き写し元の選択された
サブアレイを予備サブアレイに転化するアドレス変換を
行う。
【００２１】また、本発明では、上記サブアレイの大き
さは一度に消去できるメモリセル群の最小単位である消
去ブロックの整数倍である。
さは一度に消去できるメモリセル群の最小単位である消
去ブロックの整数倍である。
【００２２】また、本発明では、上記選択されたサブア
レイから予備サブアレイにデータを書き写すとき、必要
なデータのみを選択的に書き写す。
レイから予備サブアレイにデータを書き写すとき、必要
なデータのみを選択的に書き写す。
【００２３】さらに、本発明では、選択されたサブアレ
イの消去は自動消去機能と消去サスペンド／消去レジュ
ーム機能を用いて行う。
イの消去は自動消去機能と消去サスペンド／消去レジュ
ーム機能を用いて行う。
【００２４】本発明によれば、メモリアレイが複数のサ
ブアレイに分割され、分割されたサブアレイ単位で、順
次リフレッシュ動作が行われる。すなわち、選択された
サブアレイのデータが一旦他の記憶手段に記憶され、そ
して、選択されたサブアレイに対して、消去動作が行わ
れ、その後、他の記憶手段から元のデータが読み出さ
れ、選択されたサブアレイに書き戻される。
ブアレイに分割され、分割されたサブアレイ単位で、順
次リフレッシュ動作が行われる。すなわち、選択された
サブアレイのデータが一旦他の記憶手段に記憶され、そ
して、選択されたサブアレイに対して、消去動作が行わ
れ、その後、他の記憶手段から元のデータが読み出さ
れ、選択されたサブアレイに書き戻される。
【００２５】また、本発明によれば、メモリアレイが複
数のサブアレイに分割され、さらに実際のデータを記憶
しない予備サブアレイが設けられ、分割されたサブアレ
イ単位に、順にリフレッシュ動作が行われる。リフレッ
シュの前に、あらかじめ予備サブアレイが消去状態にし
ておいて、リフレッシュ時、まず選択されたサブアレイ
のデータが予備サブアレイに書き写され、選択されたサ
ブアレイが消去される。書き写しの後、予備サブアレイ
が実際のデータを記憶するサブアレイに転化するための
アドレス変換が行われ、また選択されたサブアレイが予
備サブアレイに転化されるためのアドレス変換が行われ
る。
数のサブアレイに分割され、さらに実際のデータを記憶
しない予備サブアレイが設けられ、分割されたサブアレ
イ単位に、順にリフレッシュ動作が行われる。リフレッ
シュの前に、あらかじめ予備サブアレイが消去状態にし
ておいて、リフレッシュ時、まず選択されたサブアレイ
のデータが予備サブアレイに書き写され、選択されたサ
ブアレイが消去される。書き写しの後、予備サブアレイ
が実際のデータを記憶するサブアレイに転化するための
アドレス変換が行われ、また選択されたサブアレイが予
備サブアレイに転化されるためのアドレス変換が行われ
る。
【００２６】さらに、本発明によれば、選択されたサブ
アレイから予備サブアレイへのデータの書き写しは選択
されたサブアレイの全データがそのまま書き写されるの
ではなく、必要なデータのみ選択的に書き写しが行われ
る。また、書き写した後、選択されたサブアレイの消去
動作は、自動消去機能および消去サスペンド／消去レジ
ューム機能を用いて行われる。
アレイから予備サブアレイへのデータの書き写しは選択
されたサブアレイの全データがそのまま書き写されるの
ではなく、必要なデータのみ選択的に書き写しが行われ
る。また、書き写した後、選択されたサブアレイの消去
動作は、自動消去機能および消去サスペンド／消去レジ
ューム機能を用いて行われる。
【００２７】これにより、メモリアレイのリフレッシュ
動作が短い時間内に行われ、かつメモリアレイの消去を
一時中断し、他のメモリアレイからデータを読み出し、
書き込みを行うことができるため、リフレッシュ動作に
よって通常のデータの読み出しおよび書き込みに与える
影響を抑制できる。
動作が短い時間内に行われ、かつメモリアレイの消去を
一時中断し、他のメモリアレイからデータを読み出し、
書き込みを行うことができるため、リフレッシュ動作に
よって通常のデータの読み出しおよび書き込みに与える
影響を抑制できる。
【００２８】
【発明の実施の形態】図１は、本発明に係る半導体メモ
リのリフレッシュ方法の第一の実施形態を示す図であ
る。図１において、１０はメモリアレイ、１〜４はサブ
アレイ、６はバックアップメモリを示している。本第一
の実施形態においては、図１に示すように、たとえば、
メモリアレイは４個のサブアレイ１〜４に分割され、リ
フレッシュ動作はバックアップメモリ６を用いて行われ
る。
リのリフレッシュ方法の第一の実施形態を示す図であ
る。図１において、１０はメモリアレイ、１〜４はサブ
アレイ、６はバックアップメモリを示している。本第一
の実施形態においては、図１に示すように、たとえば、
メモリアレイは４個のサブアレイ１〜４に分割され、リ
フレッシュ動作はバックアップメモリ６を用いて行われ
る。
【００２９】なお、サブアレイの大きさは一度に消去す
るメモリセル群の最小の単位である消去ブロックの整数
倍である。
るメモリセル群の最小の単位である消去ブロックの整数
倍である。
【００３０】図２は本第一の実施形態におけるメモリア
レイのリフレッシュ動作を示すための図である。図２に
おいて、６はたとえば、ＲＡＭなどによって構成された
バックアップメモリを示している。また、図示していな
いが、メモリチップ内外にリフレッシュ動作を制御する
ためのコントローラが設けられている。
レイのリフレッシュ動作を示すための図である。図２に
おいて、６はたとえば、ＲＡＭなどによって構成された
バックアップメモリを示している。また、図示していな
いが、メモリチップ内外にリフレッシュ動作を制御する
ためのコントローラが設けられている。
【００３１】なお、ここで、便利なために各サブアレイ
１〜４にそれぞれ４ビットのデータが記憶されていると
する。
１〜４にそれぞれ４ビットのデータが記憶されていると
する。
【００３２】リフレッシュを行う前に、メモリアレイの
各サブアレイにそれぞれデータが記憶されている。たと
えば、サブアレイ１に“１００１”、サブアレイ４に
“０１１１”などそれぞれ４ビットのデータが記憶され
ているとする。リフレッシュは、たとえば、サブアレイ
１からサブアレイ４まで順次行われる。
各サブアレイにそれぞれデータが記憶されている。たと
えば、サブアレイ１に“１００１”、サブアレイ４に
“０１１１”などそれぞれ４ビットのデータが記憶され
ているとする。リフレッシュは、たとえば、サブアレイ
１からサブアレイ４まで順次行われる。
【００３３】まず、サブアレイ１が選択され、リフレッ
シュが行われる。図示のように、サブアレイ１のデータ
がバックアップメモリ６に書き写され、そして、サブア
レイ１に対する消去動作が行われる。消去されたサブア
レイ１に、図示のように、すべてのビットに“１”のデ
ータが記憶される。サブアレイ１が消去された後、バッ
クアップメモリ６からデータが読み出され、サブアレイ
１に書き込まれる。
シュが行われる。図示のように、サブアレイ１のデータ
がバックアップメモリ６に書き写され、そして、サブア
レイ１に対する消去動作が行われる。消去されたサブア
レイ１に、図示のように、すべてのビットに“１”のデ
ータが記憶される。サブアレイ１が消去された後、バッ
クアップメモリ６からデータが読み出され、サブアレイ
１に書き込まれる。
【００３４】以上の動作によって、サブアレイ１のリフ
レッシュが行われた。上記の動作と同様に、サブアレイ
２〜４に対して、順次リフレッシュを行い、メモリアレ
イ１０のリフレッシュが完了する。
レッシュが行われた。上記の動作と同様に、サブアレイ
２〜４に対して、順次リフレッシュを行い、メモリアレ
イ１０のリフレッシュが完了する。
【００３５】なお、選択されたサブアレイの消去を行う
とき、消去サスペンド、すなわち、消去動作の一時中断
と消去レジューム、すなわち、消去動作の再開を利用す
ることができる。これらの機能を利用すれば、あるサブ
アレイの消去を一時中断し、任意の他のサブアレイおよ
びバックアップメモリから読み出しおよび任意の他のサ
ブアレイおよびバックアップメモリへの書き込みができ
る。
とき、消去サスペンド、すなわち、消去動作の一時中断
と消去レジューム、すなわち、消去動作の再開を利用す
ることができる。これらの機能を利用すれば、あるサブ
アレイの消去を一時中断し、任意の他のサブアレイおよ
びバックアップメモリから読み出しおよび任意の他のサ
ブアレイおよびバックアップメモリへの書き込みができ
る。
【００３６】以上説明したように、本第一の実施形態に
よれば、メモリアレイ１０を４つのサブアレイ１〜４に
分割し、選択された一つのサブアレイのデータを一旦バ
ックアップメモリ６に書き写し、元のサブアレイに対し
消去を行い、そしてバックアップメモリ６からデータを
読み出し、選択された元のサブアレイに書き込むのでバ
ックアップメモリ６の容量は各サブアレイ１〜４の容量
以上があればよく、バックアップメモリ６の容量を小さ
くできる。さらに、リフレッシュ時間が各サブアレイの
リフレッシュ時間に低減され、また消去サスペンド／消
去レジュームによって、選択されたサブアレイ以外の任
意のサブアレイからのデータの読み出しおよびデータの
書き込みができる利点がある。
よれば、メモリアレイ１０を４つのサブアレイ１〜４に
分割し、選択された一つのサブアレイのデータを一旦バ
ックアップメモリ６に書き写し、元のサブアレイに対し
消去を行い、そしてバックアップメモリ６からデータを
読み出し、選択された元のサブアレイに書き込むのでバ
ックアップメモリ６の容量は各サブアレイ１〜４の容量
以上があればよく、バックアップメモリ６の容量を小さ
くできる。さらに、リフレッシュ時間が各サブアレイの
リフレッシュ時間に低減され、また消去サスペンド／消
去レジュームによって、選択されたサブアレイ以外の任
意のサブアレイからのデータの読み出しおよびデータの
書き込みができる利点がある。
【００３７】図３は、本発明に係る半導体メモリのリフ
レッシュ方法の第二の実施形態を示す図である。図３に
おいて、２０はメモリアレイ、１〜４はサブアレイ、５
は予備サブアレイをそれぞれ示している。
レッシュ方法の第二の実施形態を示す図である。図３に
おいて、２０はメモリアレイ、１〜４はサブアレイ、５
は予備サブアレイをそれぞれ示している。
【００３８】図４は本第二の実施形態におけるリフレッ
シュ動作を示す図である。図示のように、本第二の実施
形態は図２に示す第一の実施形態と比べると、メモリア
レイ内の一つのサブアレイを予備サブアレイ５として用
いることおよびリフレッシュ時にバックアップメモリ６
を使用しないことで異なる。なお、図示していないが、
メモリチップ内外にリフレッシュ動作を制御するための
コントローラが設けられている。
シュ動作を示す図である。図示のように、本第二の実施
形態は図２に示す第一の実施形態と比べると、メモリア
レイ内の一つのサブアレイを予備サブアレイ５として用
いることおよびリフレッシュ時にバックアップメモリ６
を使用しないことで異なる。なお、図示していないが、
メモリチップ内外にリフレッシュ動作を制御するための
コントローラが設けられている。
【００３９】以下、図４を参照しつつ、本第二の実施形
態のリフレッシュ動作について説明する。図示のよう
に、メモリアレイ２０が４つのサブアレイ１〜４に分割
され、さらに、サブアレイ１〜４以外に予備サブアレイ
５が設けられている。ここで、たとえば、各サブアレイ
１〜４に４ビットのデータが記憶され、また、予備サブ
アレイ５にも４ビットのデータが記憶できる。通常、予
備サブアレイ５は分割された各サブアレイと同じ大きさ
に設定される。
態のリフレッシュ動作について説明する。図示のよう
に、メモリアレイ２０が４つのサブアレイ１〜４に分割
され、さらに、サブアレイ１〜４以外に予備サブアレイ
５が設けられている。ここで、たとえば、各サブアレイ
１〜４に４ビットのデータが記憶され、また、予備サブ
アレイ５にも４ビットのデータが記憶できる。通常、予
備サブアレイ５は分割された各サブアレイと同じ大きさ
に設定される。
【００４０】リフレッシュを行う前に、予備サブアレイ
５は消去状態とされる。すなわち、図４に示すように、
予備サブアレイ５のすべてのビットに“１”のデータが
記憶されている。
５は消去状態とされる。すなわち、図４に示すように、
予備サブアレイ５のすべてのビットに“１”のデータが
記憶されている。
【００４１】リフレッシュ動作は各サブアレイ１〜４が
順次選択されて行われる。ここで、たとえば、サブアレ
イ１から４までリフレッシュ動作を行うことにする。ま
ず、サブアレイ１からのデータが読み出され、予備サブ
アレイ５に書き込まれる。次いで、サブアレイ１に対す
る消去動作が行われる。これにより、図４に示すよう
に、サブアレイ１のすべてのビットが“１”のデータに
設定される。
順次選択されて行われる。ここで、たとえば、サブアレ
イ１から４までリフレッシュ動作を行うことにする。ま
ず、サブアレイ１からのデータが読み出され、予備サブ
アレイ５に書き込まれる。次いで、サブアレイ１に対す
る消去動作が行われる。これにより、図４に示すよう
に、サブアレイ１のすべてのビットが“１”のデータに
設定される。
【００４２】そして、予備サブアレイ５をサブアレイ１
へ転化するためのアドレス変換と、消去されたサブアレ
イ１の予備サブアレイ５への転化のためのアドレス変換
を行う。以上の動作によって、サブアレイ１のリフレッ
シュが行われる。
へ転化するためのアドレス変換と、消去されたサブアレ
イ１の予備サブアレイ５への転化のためのアドレス変換
を行う。以上の動作によって、サブアレイ１のリフレッ
シュが行われる。
【００４３】次いで、元のサブアレイ１を予備サブアレ
イとして、サブアレイ２に対して上記と同じリフレッシ
ュ動作が行われる。サブアレイ４までこのリフレッシュ
操作が繰り返され、メモリアレイ２０のリフレッシュが
完了する。
イとして、サブアレイ２に対して上記と同じリフレッシ
ュ動作が行われる。サブアレイ４までこのリフレッシュ
操作が繰り返され、メモリアレイ２０のリフレッシュが
完了する。
【００４４】以上説明したように、本第二の実施形態に
よれば、メモリアレイ２０をサブアレイ１〜４の４つに
分割し、かつ予備サブアレイ５を設け、選択されたサブ
アレイ１のデータを予備サブアレイ５に書き写し、元の
サブアレイ１に対する消去動作を行い、そして予備サブ
アレイ５をサブアレイ１に転化するためのアドレス変換
後、元のサブアレイ１を予備サブアレイ５に転化するた
めのアドレス変換を行うので、リフレッシュ時間が各サ
ブアレイのリフレッシュ時間に低減され、また、選択さ
れたサブアレイを消去するとき、自動消去機能と消去サ
スペンド／消去レジュームによって、選択されたサブア
レイ以外の任意のサブアレイからのデータの読み出しお
よびデータの書き込みが可能となる。このように、選択
されたサブアレイの消去は、見かけ上隠すことができ、
任意のサブアレイへの読み出しだけでなく、書き込みを
も隠すことができる。
よれば、メモリアレイ２０をサブアレイ１〜４の４つに
分割し、かつ予備サブアレイ５を設け、選択されたサブ
アレイ１のデータを予備サブアレイ５に書き写し、元の
サブアレイ１に対する消去動作を行い、そして予備サブ
アレイ５をサブアレイ１に転化するためのアドレス変換
後、元のサブアレイ１を予備サブアレイ５に転化するた
めのアドレス変換を行うので、リフレッシュ時間が各サ
ブアレイのリフレッシュ時間に低減され、また、選択さ
れたサブアレイを消去するとき、自動消去機能と消去サ
スペンド／消去レジュームによって、選択されたサブア
レイ以外の任意のサブアレイからのデータの読み出しお
よびデータの書き込みが可能となる。このように、選択
されたサブアレイの消去は、見かけ上隠すことができ、
任意のサブアレイへの読み出しだけでなく、書き込みを
も隠すことができる。
【００４５】一回のリフレッシュはこの選択されたサブ
アレイの消去動作の終了でもって完了する。リフレッシ
ュ動作は選択されたサブアレイの書き写しとその後に続
く消去によって完了する。消去動作が隠れることによっ
て、リフレッシュ時間はほぼ書き写し先のサブアレイへ
の書き込み時間に低減できる。
アレイの消去動作の終了でもって完了する。リフレッシ
ュ動作は選択されたサブアレイの書き写しとその後に続
く消去によって完了する。消去動作が隠れることによっ
て、リフレッシュ時間はほぼ書き写し先のサブアレイへ
の書き込み時間に低減できる。
【００４６】さらに、本第二の実施形態によれば、予備
サブアレイ５は各サブアレイ１〜４と同じ容量で十分で
あり、すなわち予備サブアレイ５の容量を低減できる利
点がある。
サブアレイ５は各サブアレイ１〜４と同じ容量で十分で
あり、すなわち予備サブアレイ５の容量を低減できる利
点がある。
【００４７】また、上述した第一および第二の実施形態
のリフレッシュ動作においては、元のサブアレイのデー
タをすべて書き写すこととしているが、実際に必要なデ
ータのみを書き写し、すなわち、記憶されたデータに対
して、取捨選択して書き写しを行うことにより、さらに
書き写すデータの量を低減でき、リフレッシュ動作の所
要時間をより短縮することができる。
のリフレッシュ動作においては、元のサブアレイのデー
タをすべて書き写すこととしているが、実際に必要なデ
ータのみを書き写し、すなわち、記憶されたデータに対
して、取捨選択して書き写しを行うことにより、さらに
書き写すデータの量を低減でき、リフレッシュ動作の所
要時間をより短縮することができる。
【００４８】このような部分的な書き写しを行う一例と
して、ＦＦＳ（Flash File System）がある。ＦＦＳは
フラッシュメモリによって構成された記憶装置を管理す
るソフトウェアであり、たとえば、メモリカードの形で
外部記憶装置として機能し、フロッピーディスクの置き
換え装置として使用される。
して、ＦＦＳ（Flash File System）がある。ＦＦＳは
フラッシュメモリによって構成された記憶装置を管理す
るソフトウェアであり、たとえば、メモリカードの形で
外部記憶装置として機能し、フロッピーディスクの置き
換え装置として使用される。
【００４９】ＦＦＳにおいては、記憶されているデータ
の劣化を抑制するために、一定の放置時間を経つと、Ｆ
ＦＳのメモリに対してリフレッシュを行う。リフレッシ
ュ動作は、一定のブロック単位で行い、また、前述のよ
うに、メモリアレイを各サブアレイに分割し、サブアレ
イ単位でデータの書き換えおよびリフレッシュ動作を行
う。
の劣化を抑制するために、一定の放置時間を経つと、Ｆ
ＦＳのメモリに対してリフレッシュを行う。リフレッシ
ュ動作は、一定のブロック単位で行い、また、前述のよ
うに、メモリアレイを各サブアレイに分割し、サブアレ
イ単位でデータの書き換えおよびリフレッシュ動作を行
う。
【００５０】ＦＦＳにおいては、ファイルが更新された
とき、更新前の古いファイルの内容を一々消去せず、新
しいファイルを他のメモリ領域に記憶するのみである。
新しいファイルにアクセスするためのエントリ情報が追
記され、このエントリ情報に基づき、所定のファイルへ
のアクセスが行われる。これにより、更新動作において
時間のかかる消去動作が避けることができ、ファイルの
更新時間が短くなる。
とき、更新前の古いファイルの内容を一々消去せず、新
しいファイルを他のメモリ領域に記憶するのみである。
新しいファイルにアクセスするためのエントリ情報が追
記され、このエントリ情報に基づき、所定のファイルへ
のアクセスが行われる。これにより、更新動作において
時間のかかる消去動作が避けることができ、ファイルの
更新時間が短くなる。
【００５１】しかし、頻繁にファイルの更新を行うと、
メモリアレイ中に使用できる領域が少なくなり、また、
エントリ情報を記憶するためのデータ領域が大きくな
る。さらに、所定ファイルにアクセスできるまでの経路
が長くなり、ファイルアクセス速度が低下してしまう。
メモリアレイ中に使用できる領域が少なくなり、また、
エントリ情報を記憶するためのデータ領域が大きくな
る。さらに、所定ファイルにアクセスできるまでの経路
が長くなり、ファイルアクセス速度が低下してしまう。
【００５２】上記の問題を解決するため、ＦＦＳにおい
ては、一定の時間において、データのリフレッシュを行
い、リフレッシュ時、使用不可能となるファイルの情報
および不必要なエントリ情報を取り除いて、必要なデー
タのみを選択して、書き写しを行い、不要となるメモリ
領域に対して消去を行う。
ては、一定の時間において、データのリフレッシュを行
い、リフレッシュ時、使用不可能となるファイルの情報
および不必要なエントリ情報を取り除いて、必要なデー
タのみを選択して、書き写しを行い、不要となるメモリ
領域に対して消去を行う。
【００５３】これにより、ＦＦＳのメモリ領域を定期的
に確保でき、さらにファイルアクセス時間が短くでき、
しかもリフレッシュ動作において、必要な情報のみ取捨
選択して書き写しを行うため、リフレッシュの所要時間
を短くできる。また、前述のように、リフレッシュ動作
における消去時に、自動消去機能および消去サスペンド
／消去レジューム機能を用いることにより、消去動作を
隠すことができ、消去動作中に他のメモリブロックへの
アクセスができる利点がある。
に確保でき、さらにファイルアクセス時間が短くでき、
しかもリフレッシュ動作において、必要な情報のみ取捨
選択して書き写しを行うため、リフレッシュの所要時間
を短くできる。また、前述のように、リフレッシュ動作
における消去時に、自動消去機能および消去サスペンド
／消去レジューム機能を用いることにより、消去動作を
隠すことができ、消去動作中に他のメモリブロックへの
アクセスができる利点がある。
【００５４】
【発明の効果】以上説明したように、本発明の半導体メ
モリのリフレッシュ方法によれば、メモリアレイのリフ
レッシュ時間が一個のサブアレイのリフレッシュ時間ま
でに低減でき、さらに一個のサブアレイのリフレッシュ
時間がほぼ一個のサブアレイへのデータの書き込み時間
に低減できる。また、バックアップメモリおよび予備サ
ブアレイの容量を小さくできる利点がある。
モリのリフレッシュ方法によれば、メモリアレイのリフ
レッシュ時間が一個のサブアレイのリフレッシュ時間ま
でに低減でき、さらに一個のサブアレイのリフレッシュ
時間がほぼ一個のサブアレイへのデータの書き込み時間
に低減できる。また、バックアップメモリおよび予備サ
ブアレイの容量を小さくできる利点がある。
【００５５】さらに、サブアレイ消去時、自動消去機能
と消去サスペンド／消去レジュームによって、消去動作
中に消去サブアレイ以外の任意のサブアレイへのデータ
の読み出しおよび書き込みができる利点がある。
と消去サスペンド／消去レジュームによって、消去動作
中に消去サブアレイ以外の任意のサブアレイへのデータ
の読み出しおよび書き込みができる利点がある。
【図１】本発明に係る半導体メモリのリフレッシュ方法
の第一の実施形態を示す図である。
の第一の実施形態を示す図である。
【図２】第一の実施形態におけるリフレッシュの動作を
示す図である。
示す図である。
【図３】本発明に係る半導体メモリのリフレッシュ方法
の第二の実施形態を示す図である。
の第二の実施形態を示す図である。
【図４】第二の実施形態におけるリフレッシュの動作を
示す図である。
示す図である。
【図５】フラッシュＥＥＰＲＯＭの簡略断面および符号
を示す図である。
を示す図である。
【図６】フラッシュＥＥＰＲＯＭの書き込みおよび消去
時のバイアス状態を示す回路図である。
時のバイアス状態を示す回路図である。
【図７】メモリセルのしきい値電圧の変化を示す回路図
である。
である。
【図８】メモリセルの読み出し時のバイアス状態を示す
図である。
図である。
１〜４…サブアレイ ５…予備サブアレイ ６…バックアップメモリ １０，２０…メモリアレイ １１…コントロールゲート １２…フローティングゲート １３…ゲート酸化膜 １４…シリコン基板 １５…ソース拡散層 １６…ドレイン拡散層
Claims (10)
- 【請求項１】 電荷蓄積層に対する電荷の注入または電
荷蓄積層から電荷の放出によって、データの書き込み、
消去を行う半導体メモリのリフレッシュ方法であって、 メモリアレイを複数のサブアレイに分割し、サブアレイ
単位に、個々のサブアレイを順次選択してリフレッシュ
を行う半導体メモリのリフレッシュ方法。 - 【請求項２】 上記リフレッシュ動作は、選択されたサ
ブアレイのデータを一旦別の記憶手段に退避させた後、 上記選択されたサブアレイに対する消去動作を行い、 上記記憶手段から上記選択されたサブアレイにデータを
書き戻すことによって行う請求項１に記載の半導体メモ
リのリフレッシュ方法。 - 【請求項３】 リフレッシュ動作時に選択されたサブア
レイに代えて、上記記憶手段に退避されているデータを
アクセスする請求項２に記載の半導体メモリのリフレッ
シュ方法。 - 【請求項４】 上記選択されたサブアレイの消去は、自
動消去機能と消去サスペンド／消去レジューム機能を用
いて行う請求項２に記載の半導体メモリのリフレッシュ
方法。 - 【請求項５】 上記サブアレイの大きさは一度に消去で
きるメモリセル群の最小単位である消去ブロックの整数
倍である請求項２に記載の半導体メモリのリフレッシュ
方法。 - 【請求項６】 電荷蓄積層に対する電荷の注入または電
荷蓄積層から電荷の放出によってデータの書き込み、消
去を行う半導体メモリのリフレッシュ方法であって、 メモリアレイを複数のサブアレイに分割し、かつ、これ
らサブアレイの内一つのサブアレイを予備サブアレイと
して用いることとし、 選択されたサブアレイのデータを上記予備サブアレイに
書き写した後、 上記選択されたサブアレイに対する消去動作を行い、 上記予備サブアレイを実際のデータを記憶するサブアレ
イに転化するアドレス変換を行い、書き写し元の選択さ
れたサブアレイを予備サブアレイに転化するアドレス変
換を行う半導体メモリのリフレッシュ方法。 - 【請求項７】 上記予備サブアレイはリフレッシュを行
う前に消去状態とする請求項６に記載の半導体メモリの
リフレッシュ方法。 - 【請求項８】 上記選択されたサブアレイから予備サブ
アレイにデータを書き写すとき、必要なデータのみを選
択的に書き写す請求項６に記載の半導体メモリのリフレ
ッシュ方法。 - 【請求項９】 上記選択されたサブアレイの消去は、自
動消去機能と消去サスペンド／消去レジューム機能を用
いて行う請求項６に記載の半導体メモリのリフレッシュ
方法。 - 【請求項１０】 上記サブアレイの大きさは一度に消去
できるメモリセル群の最小単位である消去ブロックの整
数倍である請求項６に記載の半導体メモリのリフレッシ
ュ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26531195A JP4001945B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体メモリのリフレッシュ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26531195A JP4001945B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体メモリのリフレッシュ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09106687A true JPH09106687A (ja) | 1997-04-22 |
| JP4001945B2 JP4001945B2 (ja) | 2007-10-31 |
Family
ID=17415442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26531195A Expired - Fee Related JP4001945B2 (ja) | 1995-10-13 | 1995-10-13 | 半導体メモリのリフレッシュ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4001945B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636937B2 (en) | 2000-08-18 | 2003-10-21 | Trw Automotive Electronics & Components Gmbh & Co. Kg | System and method for safe high-temperature operation of a flash memory |
| JP2007334533A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Ltd | ストレージシステム |
| US7542354B2 (en) | 2006-01-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Reprogrammable nonvolatile memory devices and methods |
| JP2016540297A (ja) * | 2013-11-11 | 2016-12-22 | クアルコム，インコーポレイテッド | Ｎａｎｄメモリデバイス内に記憶されたデータのフェールセーフリフレッシュ |
-
1995
- 1995-10-13 JP JP26531195A patent/JP4001945B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636937B2 (en) | 2000-08-18 | 2003-10-21 | Trw Automotive Electronics & Components Gmbh & Co. Kg | System and method for safe high-temperature operation of a flash memory |
| US7542354B2 (en) | 2006-01-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Reprogrammable nonvolatile memory devices and methods |
| US7821837B2 (en) | 2006-01-31 | 2010-10-26 | Samsung Electronics Co., Ltd. | Reprogrammable nonvolatile memory devices and methods |
| JP2007334533A (ja) * | 2006-06-14 | 2007-12-27 | Hitachi Ltd | ストレージシステム |
| JP2016540297A (ja) * | 2013-11-11 | 2016-12-22 | クアルコム，インコーポレイテッド | Ｎａｎｄメモリデバイス内に記憶されたデータのフェールセーフリフレッシュ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4001945B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385857B2 (en) | Non-volatile, static random access memory with regulated erase saturation and program window | |
| JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
| JP2003217288A (ja) | リードディスターブを緩和したフラッシュメモリ | |
| KR19980066245A (ko) | 메모리 셀 당 2개 이상의 저장 상태들을 갖는 불휘발성 반도체 | |
| JPS6233672B2 (ja) | ||
| JPH0935488A (ja) | 不揮発性記憶装置 | |
| JP3845051B2 (ja) | 不揮発性半導体メモリ | |
| JPH10302482A (ja) | 半導体メモリ | |
| US6118695A (en) | Nonvolatile semiconductor memory device | |
| JP3789977B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4001945B2 (ja) | 半導体メモリのリフレッシュ方法 | |
| JPH10134579A (ja) | 不揮発性半導体メモリ | |
| TWI706249B (zh) | 半導體儲存裝置 | |
| JPH046698A (ja) | 不揮発性半導体記憶装置 | |
| JP3263636B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP3795249B2 (ja) | 固定値メモリセルのプログラミング方法 | |
| JP2004014052A (ja) | 不揮発性半導体記憶装置 | |
| JP2000315392A (ja) | 不揮発性半導体記憶装置 | |
| JP2002208287A (ja) | 不揮発性半導体記憶装置 | |
| JPH11176179A (ja) | 不揮発性半導体記憶装置 | |
| JP3378746B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3258945B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR100704596B1 (ko) | 불휘발성 반도체 기억 장치 | |
| JP3108391B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP3639415B2 (ja) | 不揮発性半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040705 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070702 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |