JPH088308B2

JPH088308B2 - 入出力保護装置

Info

Publication number: JPH088308B2
Application number: JP1334785A
Authority: JP
Inventors: 秀彦立花; 正行川▲崎▼
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-12-26
Filing date: 1989-12-26
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPH03196565A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は半導体集積回路に用いられる入出力保護装置
に関するもので、特に相補型電界効果型集積回路に使用
されるものである。

（従来の技術）従来、相補型電界効果型集積回路（以下「CMOS IC」
と略記する。）に用いられる入出力保護装置には、第３
図及び第４図に示すようなダイオード型のものと、第５
図及び第６図に示すようなMOS型のものとが知られてい
る。

第３図及び第４図はダイオード型入出力保護装置を示
すものである。以下、同図を参照しながらダイオード型
入出力保護装置の動作について説明する。

パッド11aから高電位のサージが入力した場合、Ｐチ
ャネル側では、ダイオードD₁に順方向電圧が印加され、
Ｎウェル16の寄生抵抗R₁を介してN⁺ _-sub12へ向って順方
向電流I_1aが流れる。この電流I_1aは、寄生のバイポーラ
PNPトランジスタTrlのエミッタ・ベース電流となる。こ
れに伴い、トランジスタTrlがオン状態となり、そのコ
レクタ側である基板13へ向って（Ｐ型基板13の寄生抵抗
R₂を介してP⁺ _-sub14へ向って）電流I₂が流れる。また、
Ｎチャネル側では、ダイオードD₂に逆方向電圧が印加さ
れ、基板13へ向って（Ｐ型基板13の寄生抵抗R₃を介して
P⁺ _-sub15へ向って）逆方向電流I_3aが流れる。これによ
り、高電位のサージを逃がすようにしている。

また、パッド11aから低電位のサージが入力した場
合、Ｐチャネル側では、ダイオードD₁に逆方向電圧が印
加され、Ｎウェル16からP⁺拡散17へ向って逆方向電流I
_1bが流れる。また、Ｎチャネル側では、ダイオードD₂に
順方向電圧が印加され、抵抗R₃を介してN⁺拡散18へ向っ
て順方向電流I_3bが流れる。この電流I_3bは、寄生のバイ
ポーラNPNトランジスタTr2のベース・エミッタ電流とな
る。これに伴い、トランジスタTr2がオン状態となり、
そのコレクタ側であるＮウェル19から基板13へ向って
（Ｎウェル19の寄生抵抗R₄とＰ型基板13の寄生抵抗R₉を
介してN⁺拡散18へ向って）電流I₄が流れる。これによ
り、低電位のサージを逃がすようにしている。

第５図及び第６図はMOS型入出力保護装置を示すもの
である。以下、同図を参照しながらMOS型入出力保護装
置の動作について説明する。

パッド21aから高電位のサージが入力した場合、Ｐチ
ャネル側では、寄生ダイオードD₃に順方向電位が印加さ
れ、Ｎウェル24の寄生抵抗R₅を介してN⁺ _-sub25へ向って
順方向電流I_6aが流れる。この電流I_6aは、寄生のバイポ
ーラPNPトランジスタTr3,Tr4のエミッタ・ベース電流と
なる。これに伴い、トランジスタTr3,Tr4がオン状態と
なり、トランジスタTr3のコレクタ側である電源V_DD側の
P⁺拡散23へ、又トランジスタTr4のコレクタ側である基
板26（Ｐ型基板26の寄生抵抗R₆を介してP⁺ _-sub27）へ向
ってそれぞれ電流I₇,I₈が流れる。また、Ｎチャネル側
では、寄生ダイオードD₄に逆方向電圧が印加され、N⁺拡
散30からＰ型基板26の寄生抵抗R₇を介してP⁺ _-sub28へ逆
方向電流I_9aが流れる。これにより、MOSトランジスタM₂
近傍の基板26の電位が高くなり、基板26から接地V_SS側
のN⁺拡散29へ順方向電流I₁₀が流れる。この電流I₁₀は、
寄生のバイポーラNPNトランジスタTr5のベース・エミッ
タ（図中コレクタ）電流となる。これに伴い、トランジ
スタTr5がオン状態となり、トランジスタTr5のコレクタ
（図中エミッタ）側であるパッド21a側のN⁺拡散30から
接地V_SSにつながるN⁺拡散29へ電流I₁₁が流れる。これに
より、高電位のサージを逃がすようにしている。

また、パッド21aから低電位のサージが入力した場
合、Ｐチャネル側では、寄生ダイオードD₃に逆方向電圧
が印加され、Ｎウェル24から（N⁺ _-sub25からＮウェル24
の寄生抵抗R₅を介して）パッド21a側のP⁺拡散22へ逆方
向電流I_6bが流れる。これにより、MOSトランジスタM₁の
Ｎウェル24の電位が低くなり、電源V_DD側のP⁺拡散23か
らＮウェル24へ順方向電流I₁₂が流れる。この電流I
₁₂は、寄生のバイポーラPNPトランジスタTr3のエミッタ
（図中コレクタ）・ベース電流となる。これに伴い、ト
ランジスタTr3がオン状態となり、電源V_DDにつながるP⁺
拡散23からトランジスタTr3のコレクタ（図中エミッ
タ）側であるパッド21a側のP⁺拡散22へ電流I₁₃が流れ
る。また、Ｎチャネル側では、寄生ダイオードD₄に順方
向電圧が印加され、基板26から抵抗R₇を介してN⁺拡散30
へ向って順方向電流I_9bが流れる。この電流I_9bは、寄生
のバイポーラNPNトランジスタTr5,Tr6のベース・エミッ
タ電流となる。これに伴い、トランジスタTr5,Tr6がオ
ン状態となり、トランジスタTr5のコレクタ側である接
地V_SS側のN⁺拡散29からパッド21a側のN⁺拡散30へ、又ト
ランジスタTr6のコレクタ側であるＮウェル31から（N⁺
_-sub32からＰ型基板26の寄生抵抗R₁₀とＮウェル31の寄
生抵抗R₈を介して）パッド21側のN⁺拡散30へそれぞれ電
流I₁₅,I₁₆が流れる。これにより、低電位のサージを逃
がすようにしている。

しかしながら、第３図及び第４図に示すダイオード型
入力保護装置では、パッド11aからサージが入力した場
合、寄生のトランジスタTr1及びTr2の動作によって、集
積回路内部へ電流I₂,I₄が流れる。このため、集積回路
内部では、この電流により、基板、ウェル等の電位が浮
いてしまい、ラッチアップを引き起こす要因となってい
る。

また、第５図及び第６図に示すMOS型入出力保護装置
では、寄生ダイオードD₃、D₄に加えて、寄生トランジス
タTr3、Tr5によっても電位を逃がしている。このため、
寄生トランジスタTr4、Tr6の動作によって集積回路内部
へ流れる電流I₈,I₁₆がダイオード型入出力保護装置に比
べて少なくなり、ラッチアップを引く起こす可能性は低
くなる。ところが、寄生ダイオードD₃からN⁺ _-sub25、及
び寄生ダイオードD₄からP⁺ _-sub28までの距離がそれぞれ
長くなり、抵抗R₅及びR₇は、ダイオード型入力保護装置
の抵抗R₁及びR₃（第３図及び第４図参照）に比べて抵抗
値が高くなる。これにより、抵抗R₅及びR₇は熱を発生
し、この熱の影響を浮けてダイオードD₃、D₄のPN接合部
の熱破壊が生じることがある。また、パッド21aからサ
ージが入力した場合には、MOSトランジスタM₁、M₂のゲ
ートとP⁺拡散23、N⁺拡散30との間に大きな電位差が生
じ、この大きな電位差によってゲート部分の薄いゲート
酸化膜が破壊するという欠点がある。

（発明が解決しようとする課題）このように、従来、ダイオード型入出力保護装置で
は、寄生のトランジスタの動作によって集積回路内部へ
電流が流れ込み、ラッチアップを引き起こす欠点があっ
た。また、MOS型入出力保護装置では、ダイオードのPN
接合部の熱破壊、大きな電位差による薄いゲート酸化膜
の静電破壊等という欠点があった。

よって、本発明は、ラッチアップ及ば静電破壊に対し
て高い強度を有する信頼性ある入出力保護装置を提供す
ることを目的とする。

［発明の構成］（課題を解決するための手段）上記目的を達成するために、本発明の入出力保護装置
は、第１導電型半導体領域と、前記第１導電型半導体領
域に形成され、保護ダイオードの一方電極となる第２導
電型高濃度不純物領域と、前記第１導電型半導体領域に
形成され、前記保護ダイオードの他方電極となり、か
つ、前記第２導電型高濃度不純物領域からの寄生抵抗が
それぞれ異なる複数の第１導電型高濃度不純物領域と、
前記第２導電型高濃度不純物領域に接続されるパッド
と、前記複数の第１導電型高濃度不純物領域に接続され
る電位供給源とを有している。

また、第１導電型半導体領域と、前記第１導電型半導
体領域に形成され、保護ダイオードの一方電極となる第
１の第２導電型高濃度不純物領域と、前記第１導電型半
導体領域に形成され、前記保護ダイオードの他方電極と
なり、かつ、前記第１の第２導電型高濃度不純物領域か
らの寄生抵抗が異なる第１及び第２の第１導電型高濃度
不純物領域と、前記第１及び第２の第１導電型高濃度不
純物領域間に形成される第２の第２導電型高濃度不純物
領域と、前記第１の第２導電型高濃度不純物領域に接続
されるパッドと、前記第１及び第２の第１導電型高濃度
不純物領域に接続される第１の電位供給源と、前記第２
の第２導電型高濃度不純物領域に接続される第２の電位
供給源とを有している。

（作用）このような構成によれば、保護ダイオードの一方電極
となる第２導電型高濃度不純物領域と、前記保護ダイオ
ードの他方電極となり、かつ、前記第１の第２導電型高
濃度不純物領域からの寄生抵抗がそれぞれ異なる複数の
第１導電型高濃度不純物領域とを設けている。

また、保護ダイオードの一方電極となる第１の第２導
電型高濃度不純物領域と、前記保護ダイオードの他方電
極となり、かつ、前記第１の第２導電型高濃度不純物領
域からの寄生抵抗が異なる第１及び第２の第１導電型高
濃度不純物領域とを設けている。また、前記第１及び第
２の第１導電型高濃度不純物領域間に第２の第２導電型
高濃度不純物領域を形成している。

これにより、入出力保護回路の電流経路を増し、集積
回路内部へ流入する電流及び前記集積回路内部から流出
してくる電流を減少させることができる。このため、ラ
ッチアップに対して高い強度を有すると共に、MOS構造
を有しないため静電破壊に対しても高い強度を有する入
出力保護装置とすることができる。

（実施例）以下、図面を参照しながら本発明の一実施例について
詳細に説明する。なお、この説明において、全図にわた
り共通の部分には共通の参照符号を用いることで重複説
明を避けることにする。

第１図は本発明の第１の実施例に係わる入出力保護装
置を示すものである。

Ｐ型半導体基板（半導体領域）41にはＮウェル42〜44
が形成されている。保護ダイオード専用のＮウェル（半
導体領域）42内には、保護ダイオードD₅の一方電極とな
り、パッド45に接続されるP⁺拡散（高濃度不純物領域）
46が形成されている。また、Ｎウェル42内には、P⁺拡散
46からの寄生抵抗が異なり、保護ダイオードD₅の他方電
極となるN⁺ _-sub（高濃度不純物領域）47,48がそれぞれ
形成されている。N⁺ _-sub47,48は電源V_DDに接続されてい
る。さらに、N⁺ _-sub47及び48時間には、ウェル電位とは
異なる電位、例えば接地V_SS電位が供給されるP⁺拡散
（高濃度不純物領域）49が形成されている。なお、P⁺拡
散46、N⁺ _-sub47及びP⁺拡散49によりラテラルPNPトラン
ジスタTr7が形成されている。また、基板41内には、例
えば接地V_SS電位が供給されるP⁺ _-sub50が形成されてい
る。

また、Ｐ型基板41には、保護ダイオードD₆の一方電極
となり、パッド45に接続されるN⁺拡散（高濃度不純物領
域）51が形成されている。また、基板41内には、N⁺拡散
51からの寄生抵抗が異なり、保護ダイオードD₆の他方電
極となるP⁺ _-sub（高濃度不純物領域）52,53がそれぞれ
形成されている。P⁺ _-sub52,53は、例えば接地V_SSに接地
されている。さらに、P⁺ _-sub52及び53間のウェル44内に
は、基板電位とは異なる電位、例えば電源V_DD電位が供
給されるN⁺ _-sub（高濃度不純物領域）54が形成されてい
る。なお、N⁺拡散51、P⁺ _-sub52及びN⁺ _-sub54によりラテ
ラルNPNトランジスタTr8が形成されている。また、Ｎウ
ェル43内には、電源V_DD電位が供給されるN⁺ _-sub55が形
成されている。

次に、同図を参照しながら前記第１の実施例に係わる
入出力保護装置の動作について詳細に説明する。

パッド45から高電位のサージが入力した場合には、Ｐ
チャネル側では、ダイオードD₅に順方向電圧が印加され
る。このため、そのアノード側の電極であるP⁺拡散46か
SNウェル42の寄生抵抗r₁,r₂を介して、カソード側の電
極であるN⁺ _-sub47,48へ順方向電流i_1a、i_2aがそれぞれ
流れる。電流i_1aは、トランジスタTr7のエミッタ・ベー
ス電流となるため、トランジスタTr7がオン状態とな
り、そのコレクタ側であるP⁺拡散49へ向って電流i₃が流
れる。また、電流i_2aは、寄生PNPトランジスタTr9のエ
ミッタ・ベース電流となるため、トランジスタTr9がオ
ン状態となり、そのコレクタ側である基板41へ向って
（Ｎウェル42の寄生抵抗r₃及びＰ型基板41の寄生抵抗r₄
を介してP⁺ _-sub50へ向って）電流i₄が流れる。また、Ｎ
チャネル側では、ダイオードD₆に逆方向電圧が印加され
る。このため、そのカソード側の電極であるN⁺拡散51か
らＰ型基板41の寄生抵抗r₃,r₆を介して、アノード側の
電極であるP⁺ _-sub52,53へ逆方向電流i_5a、i_6aがそれぞ
れ流れる。これにより、高電位のサージを逃がすように
する。

パッド45から低電位のサージが入力した場合には、Ｐ
チャネル側では、ダイオードD₅に逆方向電圧が印加され
る。このため、そのカソード側の電極であるN⁺ _-sub47,4
8から抵抗r₁,r₂を介して、アノード側の電極であるP⁺拡
散46へ逆方向電流i_1b、i_2bがそれぞれ流れる。また、Ｎ
チャネル側では、ダイオードD₆に順方向電圧が印加され
る。このため、そのアノード側の電極であるP⁺ _-sub52,5
3から抵抗r₅,r₆を介して、カソード側の電極であるN⁺拡
散51へ順方向電流i_5b、i_6bがそれぞれ流れる。電流i_5b
は、トランジスタTr8のベース・エミッタ電流となるた
め、トランジスタTr8がオン状態となり、そのコレクタ
側であるN⁺ _-sub54からパッド45側のN⁺拡散51へ向って電
流i₇が流れる。また、電流i_6bは、寄生NPNトランジスタ
Tr10のベース・エミッタ電流となるため、トランジスタ
Tr10がオン状態となり、そのコレクタ側であるＮウェル
43から（N⁺ _-sub55からＮウェル43の寄生抵抗r₇及びＰ型
基板41の寄生r₈を介して）パッド45側のN⁺拡散51へ向っ
て電流i₈が流れる。これにより、低電圧のサージを逃が
すようにする。

このような構成によれば、Ｐチャネル側では、寄生ト
ランジスタTr7,Tr9のベース電極となるN⁺ _-sub47,48は、
P⁺拡散46からの抵抗値が異なる位置にそれぞれ設けられ
ている。このため、基板とＮウェルとの境界面にのみ形
成される従来の電流経路（I_1a,I_1b（第４図参照））に
比べて、電流経路が新たに追加（i_1a,I_1b,i_2a,i_2b）さ
れている。また、抵抗r₁の抵抗値が抵抗r₂の抵抗値より
も低くなるように設定すれば、抵抗r₁に流れる電流i_1a,
I_1bが多くなる一方、抵抗r₂に流れる電流i_2a,i_2bが少な
くなる。

また、N⁺ _-sub47及び48間にP⁺拡散49が追加形成され、
これによりラテラルPNPトランジスタTr7が形成されてい
る。このため、電流i₃の電流経路がさらに追加され、基
板41とＮウェル42との境界面に流れる電流i_2a,i_2bの大
幅な減少が可能になる。

ところで、集積回路内部へと流入又は流出する電流
は、電流i_2a,i_2bの一部と考えられており、このため従
来に比べラッチアップに強い入出力保護装置が提供でき
る。

さらに、本発明の入出力保護装置には、MOS構造のト
ランジスタが存在しないため、ゲート酸化膜破壊の起こ
る可能性もない。

また、Ｎウェル42の寄生抵抗r₁は、ダイオード型入出
力保護装置（前記第４図参照）のＮウェル16の寄生抵抗
R₁とほぼ同一である。また、Ｎウェル42の寄生抵抗r₂に
流れる電流i_2a,i_2bは、MOS型入出力保護装置（前記第６
図参照）のＮウェル24の寄生抵抗R₅に流れる電流i_6a,i
_6bに比べ少なくなっている。これに伴い、抵抗r₁及びr₂
による熱の発生量が少なくなり、ダイオードのPN接合部
の熱破壊を防止することができる。さらに、電流i_2a,i
_2bが減少することは、寄生トランジスタTr9によって集
積回路内部へ流れる電流も減少することを意味し、ラッ
チアップ及び静電破壊に対して高い強度を有する信頼性
のある入出力保護装置を提供できる。

第２図は、本発明の第２の実施例に係わる入出力保護
装置を示すものである。

Ｐ型半導体基板（半導体領域）41には保護ダイオード
専用のＮウェル（半導体領域）42が形成されている。Ｎ
ウェル42内には、保護ダイオードD₅の一方電極となり、
パッド45に接続されるP⁺（高濃度不純物領域）46が形成
されている。また、Ｎウェル42内には、P⁺拡散46からの
寄生抵抗が異なり、保護ダイオードD₅の他方電極となる
N⁺ _-sub（高濃度不純物領域）47,48がそれぞれ形成され
ている。N⁺ _-sub47,48は電源V_DDに接続されている。ま
た、基板41内には、例えば接地V_SS電位が供給されるP⁺
_-sub50が形成されている。

このような構成では、保護ダイオードD₅の一方電極と
なるP⁺拡散46からの抵抗値が異なる位置に保護ダイオー
ドD₅の他方電極となるN⁺ _-sub47,48が設けられている。
このため、従来に比べて電流経路が追加されることにな
る。また、抵抗r₁の抵抗値を抵抗r₂の抵抗値に比べて低
く設定することにより、抵抗r₁に流れる電流i_1aが多く
なる一方、抵抗r₂に流れる電流i_2aが少なくなる。よっ
て、ラッチアップに強い入力保護装置が提供できる。ま
た、MOS構造のトランジスタが存在しないため、ゲート
酸化膜破壊の起こる可能性もない。

［発明の効果］以上、説明したように、本発明の入出力保護装置によ
れば、次のような効果を奏する。

保護ダイオードの一方電極からの抵抗値がそれぞれ異
なる位置の前記保護ダイオードの他方電極を複数個設
け、電流経路を追加している。また、これら他方電極の
間にベース電極を設けラテラルトランジスタを形成し、
さらに電流経路を追加している。このため、集積回路内
部へ流入する電流及び前記集積回路内部から流出してく
る電流を減少させることができる。よって、ラッチアッ
プ及び静電破壊に対して高い強度を有する信頼性ある入
出力保護装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる入出力保護装置
を示す断面図、第２図は本発明の第２の実施例に係わる
入出力保護装置を示す断面図、第３図は従来のダイオー
ド型入出力保護装置を示す回路図、第４図は従来のダイ
オード型入出力保護装置を示す断面図、第５図は従来の
MOS型入出力保護装置を示す回路図、第６図は従来のMOS
型入出力保護装置を示す断面図である。 41……Ｐ型半導体基板、42〜44……Ｎウェル、45……パ
ッド、46,49……P⁺拡散、47,48,54,55……N⁺ _-sub、50,5
2,53……P⁺ _-sub、51……N⁺拡散、D₅,D₆……保護ダイオ
ード、Tr7〜Tr10……寄生トランジスタ、r₁〜r₈……寄
生抵抗。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/78

Claims

【特許請求の範囲】

【請求項１】第１導電型半導体領域と、前記第１導電型
半導体領域に形成され、保護ダイオードの一方電極とな
る第２導電型高濃度不純物領域と、前記第１導電型半導
体領域に形成され、前記保護ダイオードの他方電極とな
り、かつ、前記第２導電型高濃度不純物領域からの寄生
抵抗がそれぞれ異なる複数の第１導電型高濃度不純物領
域と、前記第２導電型高濃度不純物領域に接続されるパ
ッドと、前記複数の第１導電型高濃度不純物領域に接続
される電位供給源とを具備することを特徴とする入出力
保護装置。
【請求項２】第１導電型半導体領域と、前記第１導電型
半導体領域に形成され、保護ダイオードの一方電極とな
る第１の第２導電型高濃度不純物領域と、前記第１導電
型半導体領域に形成され、前記保護ダイオードの他方電
極となり、かつ、前記第１の第２導電型高濃度不純物領
域からの寄生抵抗が異なる第１及び第２の第１導電型高
濃度不純物領域と、前記第１及び第２の第１導電型高濃
度不純物領域間に形成される第２の第２導電型高濃度不
純物領域と、前記第１の第２導電型高濃度不純物領域に
接続されるパッドと、前記第１及び第２の第１導電型高
濃度不純物領域に接続される第１の電位供給源と、前記
第２の第２導電型高濃度不純物領域に接続される第２の
電位供給源とを具備することを特徴とする入出力保護装
置。
【請求項３】第１導電型半導体基板と、前記第１導電型
半導体基板に形成される第２の導電型ウェル領域と、前
記第１導電型半導体基板に形成され、第１の保護ダイオ
ードの一方電極となる第１の第２導電型高濃度不純物領
域と、前記第１導電型半導体基板に形成され、前記第１
の保護ダイオードの他方電極となり、かつ、前記第１の
第２導電型高濃度不純物領域からの寄生抵抗が異なる第
１及び第２の第１導電型高濃度不純物領域と、前記第１
及び第２の第１導電型高濃度不純物領域間に形成される
第２の第２導電型高濃度不純物領域と、前記第２導電型
ウェル領域に形成され、第２の保護ダイオードの一方電
極となる第３の第１導電型高濃度不純物領域と、前記第
２導電型ウェル領域に形成され、前記第２の保護ダイオ
ードの他方電極となり、かつ、前記第３の第１導電型高
濃度不純物領域からの寄生抵抗が異なる第３及び第４の
第２導電型高濃度不純物領域と、前記第３及び第４の第
２導電型高濃度不純物領域間に形成される第４の第１導
電型高濃度不純物領域と、前記第１の第２導電型高濃度
不純物領域及び前記第３の第１導電型高濃度不純物領域
に接続されるパッドと、前記第１、第２及び第４の第１
導電型高濃度不純物領域に接続される第１の電位供給源
と、前記第２、第３及び第４の第２導電型高濃度不純物
領域に接続される第２の電位供給源とを具備することを
特徴とする入出力保護装置。