JPH0834210B2 - 半導体素子の突起電極 - Google Patents
半導体素子の突起電極Info
- Publication number
- JPH0834210B2 JPH0834210B2 JP63106183A JP10618388A JPH0834210B2 JP H0834210 B2 JPH0834210 B2 JP H0834210B2 JP 63106183 A JP63106183 A JP 63106183A JP 10618388 A JP10618388 A JP 10618388A JP H0834210 B2 JPH0834210 B2 JP H0834210B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- opening
- metal pad
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体素子に設けるワイヤレスボンデイン
グ用の突起電極（バンプ）に関し、特に金、銅等の金属
を使用してメッキによって形成するのに有利な突起電極
に係る。
グ用の突起電極（バンプ）に関し、特に金、銅等の金属
を使用してメッキによって形成するのに有利な突起電極
に係る。
第３図は従来の技術による突起電極を示す断面図であ
り、第４図は第３図の上面図である。
り、第４図は第３図の上面図である。
図面において、表面にシリコン酸化膜1aを形成した半
導体基板１の上にはアルミニウム等の金属配線が形成さ
れる。この金属配線の一部は金属パッド２となって半導
体素子の回路を外部に接続する。金属パッド２を含めた
半導体素子の表面には例えばSi3N4等の保護膜３が形成
されるが、金属パッド２の表面にはリソグラフィ技術に
よって開口部４が設けられる。そしてこの開口部４にそ
の周辺の保護膜3aに金属膜５を蒸着した後に電気めっき
により金（Au）の突起電極６を形成する。金をアルミニ
ウムの金属パッド２に直接めっきすると接合面に脆性の
ある合金層ができて機械的強度が低下するので前記のよ
うに金属膜５を介して金メッキする。この金属膜５は例
えばTi,Pd,Auを順次蒸着させた多層の金属膜である。金
めっきをするには金属膜５の表面に突起電極６が形成さ
れるようにリソグラフィ技術によりレジストのマスキン
グをし、めっき後にレジストを剥離する。突起電極６の
根本の空間6aはレジストを剥離した残りの形である。ま
た前記金属膜５は蒸着によるので、保護膜３の開口部４
と周辺の保護膜3aとによる凹凸は金属膜５に凹部5aとし
て表れ、この凹部5aはめっきによる突起電極６の上面に
も表れて凹部７が形成される。ウエハプロセスの終了し
た半導体素子のウエハはチップに分割され、配線基板等
の金属面に前記突起電極６の上面を当接させて接続し、
実装する。
導体基板１の上にはアルミニウム等の金属配線が形成さ
れる。この金属配線の一部は金属パッド２となって半導
体素子の回路を外部に接続する。金属パッド２を含めた
半導体素子の表面には例えばSi3N4等の保護膜３が形成
されるが、金属パッド２の表面にはリソグラフィ技術に
よって開口部４が設けられる。そしてこの開口部４にそ
の周辺の保護膜3aに金属膜５を蒸着した後に電気めっき
により金（Au）の突起電極６を形成する。金をアルミニ
ウムの金属パッド２に直接めっきすると接合面に脆性の
ある合金層ができて機械的強度が低下するので前記のよ
うに金属膜５を介して金メッキする。この金属膜５は例
えばTi,Pd,Auを順次蒸着させた多層の金属膜である。金
めっきをするには金属膜５の表面に突起電極６が形成さ
れるようにリソグラフィ技術によりレジストのマスキン
グをし、めっき後にレジストを剥離する。突起電極６の
根本の空間6aはレジストを剥離した残りの形である。ま
た前記金属膜５は蒸着によるので、保護膜３の開口部４
と周辺の保護膜3aとによる凹凸は金属膜５に凹部5aとし
て表れ、この凹部5aはめっきによる突起電極６の上面に
も表れて凹部７が形成される。ウエハプロセスの終了し
た半導体素子のウエハはチップに分割され、配線基板等
の金属面に前記突起電極６の上面を当接させて接続し、
実装する。
前記の従来の技術による半導体素子は突起電極６の上
面に凹部７があるので実装の相手側の導体と接続が弱く
なり接続の信頼性が低いという問題点がある。
面に凹部７があるので実装の相手側の導体と接続が弱く
なり接続の信頼性が低いという問題点がある。
この発明は上面に凹部のない平坦な突起電極を半導体
素子に形成して、接続強度と接続信頼性の高い半導体素
子を得ることを目的とする。
素子に形成して、接続強度と接続信頼性の高い半導体素
子を得ることを目的とする。
この発明は、上述の目的を達成するため、半導体基板
と、該基板上に設けられた絶縁膜と、該絶縁膜上に設け
られた金属配線及びその一部を形成する金属パッドと、
該金属配線を覆うように設けられ前記金属パッド上に開
口部を有する表面保護膜と、該開口部及びその周辺の表
面保護膜上に設けられて開口部内で前記金属パッドに接
合されると共に、当該開口部を反映した凹部を表面に形
成する金属膜と、前記開口部の周辺の前記金属パッド及
び表面保護膜の直上の前記金属膜上に当該金属膜との接
合面を有すると共に、その接合面の周囲の前記金属膜上
との間に空間を空けて当該接合面より大きな外周を有す
る銅又は金からなる突起電極とを備えることを特徴とし
ている。
と、該基板上に設けられた絶縁膜と、該絶縁膜上に設け
られた金属配線及びその一部を形成する金属パッドと、
該金属配線を覆うように設けられ前記金属パッド上に開
口部を有する表面保護膜と、該開口部及びその周辺の表
面保護膜上に設けられて開口部内で前記金属パッドに接
合されると共に、当該開口部を反映した凹部を表面に形
成する金属膜と、前記開口部の周辺の前記金属パッド及
び表面保護膜の直上の前記金属膜上に当該金属膜との接
合面を有すると共に、その接合面の周囲の前記金属膜上
との間に空間を空けて当該接合面より大きな外周を有す
る銅又は金からなる突起電極とを備えることを特徴とし
ている。
保護膜３の開口部４とその周辺の保護膜3aとによる凹
凸をそのまゝ受け継いで金属膜５は凹部5aを持っている
が、突起電極16は前記周辺の保護膜3aに対向する部分の
金属膜５にのみ接合するので、突起電極16をめっきで形
成してもその上面に前記凹部5aが表れず平坦になる。し
たがって実装する相手側金属面との接続強度が高くな
る。
凸をそのまゝ受け継いで金属膜５は凹部5aを持っている
が、突起電極16は前記周辺の保護膜3aに対向する部分の
金属膜５にのみ接合するので、突起電極16をめっきで形
成してもその上面に前記凹部5aが表れず平坦になる。し
たがって実装する相手側金属面との接続強度が高くな
る。
第１図はこの発明の実施例による突起電極を示す断面
図であり、第２図は第１図の上面図である。
図であり、第２図は第１図の上面図である。
図面において、前述の従来の技術におけるものと同一
符号を付したものはおよそ同一機能を持つ。すなわち半
導体基板１に形成した金属パッド２の表面に保護膜３を
被着して開口部４を設け、開口部４とその周辺の保護膜
3aとに蒸着した金属膜５の表面に突起電極16を突出させ
て形成する。
符号を付したものはおよそ同一機能を持つ。すなわち半
導体基板１に形成した金属パッド２の表面に保護膜３を
被着して開口部４を設け、開口部４とその周辺の保護膜
3aとに蒸着した金属膜５の表面に突起電極16を突出させ
て形成する。
ところでこの発明の特徴的な構造として、前記突起電
極16と前記金属膜５との接合面は前記開口部４に対向す
る部分にはなく、開口部４の周辺の保護膜3aに対向する
部分にのみ存在する。すなわちこの接合面は凹部5aの外
側の平坦な面に位置する。したがってこの平坦面に金め
っきで形成した突起電極16の上面は従来のような凹部が
形成されないで平坦な面となる。上面が平坦な突起電極
16は配線基板等の相手側金属面と接続した時に、接続強
度とその信頼性が高い。
極16と前記金属膜５との接合面は前記開口部４に対向す
る部分にはなく、開口部４の周辺の保護膜3aに対向する
部分にのみ存在する。すなわちこの接合面は凹部5aの外
側の平坦な面に位置する。したがってこの平坦面に金め
っきで形成した突起電極16の上面は従来のような凹部が
形成されないで平坦な面となる。上面が平坦な突起電極
16は配線基板等の相手側金属面と接続した時に、接続強
度とその信頼性が高い。
なお第２図で分るように、突起電極16は金属膜５のご
く一部に位置することになる。そこで突起電極16の対向
していない余白部分の金属膜５の面を縮小してもよい
し、プローブカードの針の接触のために残しておいても
よい。プローブカードとはウエハプロセスが完了した後
でチップ化前に行うテストの治具であって多数の針を半
導体素子の突起電極等に接触させて特性試験を行うもの
である。接触のために電極の面は例えば50μｍφ以上あ
る必要があり、前記突起電極がこれより小さく例えば20
μｍであるときには前記余白部分を針の接触に使用す
る。
く一部に位置することになる。そこで突起電極16の対向
していない余白部分の金属膜５の面を縮小してもよい
し、プローブカードの針の接触のために残しておいても
よい。プローブカードとはウエハプロセスが完了した後
でチップ化前に行うテストの治具であって多数の針を半
導体素子の突起電極等に接触させて特性試験を行うもの
である。接触のために電極の面は例えば50μｍφ以上あ
る必要があり、前記突起電極がこれより小さく例えば20
μｍであるときには前記余白部分を針の接触に使用す
る。
この発明によれば、表面保護膜開口部周辺の金属パッ
ド及び表面保護膜の直上の金属膜上に金属膜との接合面
を有すると共に、その接合面の周囲に金属膜との間に空
間を空けて接合面より大きな外周を有する銅又は金から
なる突起電極を備えることにより、電気めっきにより形
成される突起電極の下地膜として開口部周辺の平坦な部
分が用いられるようにしたので、突起電極の上面を平坦
にして接続強度とその信頼性を高めることができる。
ド及び表面保護膜の直上の金属膜上に金属膜との接合面
を有すると共に、その接合面の周囲に金属膜との間に空
間を空けて接合面より大きな外周を有する銅又は金から
なる突起電極を備えることにより、電気めっきにより形
成される突起電極の下地膜として開口部周辺の平坦な部
分が用いられるようにしたので、突起電極の上面を平坦
にして接続強度とその信頼性を高めることができる。
第１図はこの発明の実施例による突起電極を示す断面図
であり、第２図は第１図の上面図であり、第３図は従来
の技術による突起電極を示す断面図であり、第４図は第
３図の上面図である。 １……半導体基板、２……金属パッド、４……開口部、
6,16……突起電極、6a……空間、７……凹部。
であり、第２図は第１図の上面図であり、第３図は従来
の技術による突起電極を示す断面図であり、第４図は第
３図の上面図である。 １……半導体基板、２……金属パッド、４……開口部、
6,16……突起電極、6a……空間、７……凹部。
Claims (1)
- 【請求項１】半導体基板と、該基板上に設けられた絶縁
膜と、該絶縁膜上に設けられた金属配線及びその一部を
形成する金属パッドと、該金属配線を覆うように設けら
れ前記金属パッド上に開口部を有する表面保護膜と、該
開口部及びその周辺の表面保護膜上に設けられて開口部
内で前記金属パッドに接合されると共に、当該開口部を
反映した凹部を表面に形成する金属膜と、前記開口部の
周辺の前記金属パッド及び表面保護膜の直上の前記金属
膜上に当該金属膜との接合面を有すると共に、その接合
面の周囲の前記金属膜との間に空間を空けて当該接合面
より大きな外周を有する銅又は金からなる突起電極とを
備えることを特徴とする半導体素子の突起電極。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106183A JPH0834210B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体素子の突起電極 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63106183A JPH0834210B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体素子の突起電極 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276748A JPH01276748A (ja) | 1989-11-07 |
| JPH0834210B2 true JPH0834210B2 (ja) | 1996-03-29 |
Family
ID=14427105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63106183A Expired - Lifetime JPH0834210B2 (ja) | 1988-04-28 | 1988-04-28 | 半導体素子の突起電極 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834210B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61134062A (ja) * | 1984-12-04 | 1986-06-21 | Nec Corp | シヨツトキバリアダイオ−ド |
| JPH0436114Y2 (ja) * | 1986-08-28 | 1992-08-26 | ||
| JPS63107145A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | フリツプチツプ |
| JPS63106185A (ja) * | 1986-10-24 | 1988-05-11 | Nissan Motor Co Ltd | 車体前部構造体の組立方法 |
-
1988
- 1988-04-28 JP JP63106183A patent/JPH0834210B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276748A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384488A (en) | Configuration and method for positioning semiconductor device bond pads using additional process layers | |
| US5240588A (en) | Method for electroplating the lead pins of a semiconductor device pin grid array package | |
| JPH09330934A (ja) | 半導体装置及びその製造方法 | |
| US20020041037A1 (en) | Semiconductor device and process of producing same | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| JPH04154136A (ja) | ベアチップの実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH0834210B2 (ja) | 半導体素子の突起電極 | |
| JPH05166811A (ja) | 半田バンプの形成方法 | |
| JP3800872B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH01276749A (ja) | 半導体素子の突起電極 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JP3041994B2 (ja) | 半導体装置の製造方法 | |
| JP2001110835A (ja) | 半導体装置 | |
| KR970005716B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH0547847A (ja) | 半導体装置 | |
| JPH05251513A (ja) | 半導体装置 | |
| JP2679197B2 (ja) | 樹脂封止型半導体装置 | |
| JPS6362240A (ja) | 多層セラミツク配線基板 | |
| JPS6317546A (ja) | 半導体装置 | |
| JPS6153854B2 (ja) | ||
| JPS6158258A (ja) | 半導体装置の製造方法 |