JPS61134062A - シヨツトキバリアダイオ−ド - Google Patents
シヨツトキバリアダイオ−ドInfo
- Publication number
- JPS61134062A JPS61134062A JP59256076A JP25607684A JPS61134062A JP S61134062 A JPS61134062 A JP S61134062A JP 59256076 A JP59256076 A JP 59256076A JP 25607684 A JP25607684 A JP 25607684A JP S61134062 A JPS61134062 A JP S61134062A
- Authority
- JP
- Japan
- Prior art keywords
- window
- schottky barrier
- oxide film
- bump electrode
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910003086 Ti–Pt Inorganic materials 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＴＶチェーナ、ＣＡＴＶコンバータのミキサ
などに使用されるショットキバリアダイオードに関する
。
などに使用されるショットキバリアダイオードに関する
。
上述の従来のショットキバリアダイオードにおいては、
特性上および製造コストなどの点から、ガラス封止形パ
ッケージが広く使用されている。
特性上および製造コストなどの点から、ガラス封止形パ
ッケージが広く使用されている。
これは、第２図の＠面図に示すように、金属リード１１
．１２間に、ダイオードチップ１３をはさみ、それから
、ガラスチェープ１４内にダイオードテップ１３を収容
した形でガラススリーブ１４を金、属リード１１．１２
に融着し、パッケージされ九ダイオードを完成する。こ
のようなダイオードにおいては、ダイオードチップ１３
の一面側に、メッキなどによシ形成されたバンプ電極６
を有し、かつ、ガラススリーブ融着の際の加熱に耐える
ことが要求される。
．１２間に、ダイオードチップ１３をはさみ、それから
、ガラスチェープ１４内にダイオードテップ１３を収容
した形でガラススリーブ１４を金、属リード１１．１２
に融着し、パッケージされ九ダイオードを完成する。こ
のようなダイオードにおいては、ダイオードチップ１３
の一面側に、メッキなどによシ形成されたバンプ電極６
を有し、かつ、ガラススリーブ融着の際の加熱に耐える
ことが要求される。
第３図（ａ） 、 （ｂｌは従来の７１ツトキパリアダ
イオードのダイオードチップのバンプ電極部の一例およ
び他の一例の断面図である。第２図（ａｌにおいては、
窓あけされた酸化膜２を表面に有する半導体基体１の、
前記窓あけ部および窓周辺に、ショットキバリア形成金
属３が被着され、その上に、上部に形成されるＡｇなど
のバンプ電極とショットキバリア形成金属３との間の接
着をよくするだめの接着用金属４を介して、Ａｇなとの
メッキによジノくンプ電極６が形成されている。しかし
、このようなバンプ電極構造では、ガラス封着時の熱な
どによるバンプ電極の機械的歪が直接ショットキバリア
接合面に伝わり、特性劣化につながるおそれがある。そ
こで、第３図（ｂ）のように、ショットキバリア接合部
から、その近くの酸化膜２の上に導体金属７を引出し、
接合部の真上を避けた導体金属７の他端部の上にバンプ
電極８を設けている。
イオードのダイオードチップのバンプ電極部の一例およ
び他の一例の断面図である。第２図（ａｌにおいては、
窓あけされた酸化膜２を表面に有する半導体基体１の、
前記窓あけ部および窓周辺に、ショットキバリア形成金
属３が被着され、その上に、上部に形成されるＡｇなど
のバンプ電極とショットキバリア形成金属３との間の接
着をよくするだめの接着用金属４を介して、Ａｇなとの
メッキによジノくンプ電極６が形成されている。しかし
、このようなバンプ電極構造では、ガラス封着時の熱な
どによるバンプ電極の機械的歪が直接ショットキバリア
接合面に伝わり、特性劣化につながるおそれがある。そ
こで、第３図（ｂ）のように、ショットキバリア接合部
から、その近くの酸化膜２の上に導体金属７を引出し、
接合部の真上を避けた導体金属７の他端部の上にバンプ
電極８を設けている。
上述のように、７−Ｉットキ接合に対する悪影響から逃
れるために、７Ｎットキ接合の真上から離れた酸化膜の
上にバンプ電極を形成した場合には、浮遊容量が太きく
なプ、高周波特性が劣化するという問題が生じる。
れるために、７Ｎットキ接合の真上から離れた酸化膜の
上にバンプ電極を形成した場合には、浮遊容量が太きく
なプ、高周波特性が劣化するという問題が生じる。
上記問題点に対し、本発明では、半導体基体上の酸化膜
に窓をあけ、この窓部にショットキバリア形成金属を被
着してショットキ接合を形成し、さらに、前記ショット
キバリア形成金属と接続したバンプ電極を、前記窓部を
避けた窓周辺に形成している。
に窓をあけ、この窓部にショットキバリア形成金属を被
着してショットキ接合を形成し、さらに、前記ショット
キバリア形成金属と接続したバンプ電極を、前記窓部を
避けた窓周辺に形成している。
つぎに本発明を実施例により説明する。
第１図は本発明の一実施例に係るダイオードチップのバ
ンプ電極部近傍を示す断面図である。第１図において、
シリコン基体１の上にシリコン酸化膜２を形成し、酸化
膜２に所定の大きさの窓をあけ、窓部およびその周辺に
はみ出し、ショットキバリア形成金属３を蒸着またはス
パッｐ ＋）ングなどで被着し、それから、この上に、
上部バンプ電極とショットキバリア形成金属との接着を
よくするために、Ｔｉ−Ｐｔなどの接着用金属層４を形
成し、その後、ホトレジストなどの方法を用いて、ショ
ットキ接合の形成されている窓穴部を除いた窓周辺の酸
化膜２の上に、Ａｇなどの選択メッキを施し、ショット
キ接合の窓穴部を囲むように、リング状のバンプ電極５
を形成したものである。
ンプ電極部近傍を示す断面図である。第１図において、
シリコン基体１の上にシリコン酸化膜２を形成し、酸化
膜２に所定の大きさの窓をあけ、窓部およびその周辺に
はみ出し、ショットキバリア形成金属３を蒸着またはス
パッｐ ＋）ングなどで被着し、それから、この上に、
上部バンプ電極とショットキバリア形成金属との接着を
よくするために、Ｔｉ−Ｐｔなどの接着用金属層４を形
成し、その後、ホトレジストなどの方法を用いて、ショ
ットキ接合の形成されている窓穴部を除いた窓周辺の酸
化膜２の上に、Ａｇなどの選択メッキを施し、ショット
キ接合の窓穴部を囲むように、リング状のバンプ電極５
を形成したものである。
本発明に係るダイオードチップでは、メッキなど（より
盛り上げられたＡｇバンプ電極が、ショットキ接合形成
窓穴の周辺の酸化膜上（いわゆるオーバーレイ部分）の
みを利用しているため、ＭＯ８容量などの浮遊容量を大
きくすることなしに７ヨツトキ接合部へ及ぼす機械的歪
を防ぐことでき、信頼性の高いショットキバリアダイオ
ードを提供できる。
盛り上げられたＡｇバンプ電極が、ショットキ接合形成
窓穴の周辺の酸化膜上（いわゆるオーバーレイ部分）の
みを利用しているため、ＭＯ８容量などの浮遊容量を大
きくすることなしに７ヨツトキ接合部へ及ぼす機械的歪
を防ぐことでき、信頼性の高いショットキバリアダイオ
ードを提供できる。
第１図は本発明の一実施例に係るダイオードチップの断
面図、第２図は従来のガラス封止型ショットキバリアダ
イオードの断面図、第３図（ａ） 、 （ｂ）はそれぞ
れ従来のショットキバリアダイオードに係るダイオード
チップの一例および他の一例の断面図である。 １・・・・・・半導体基体、２・・・・・・シリコン酸
化膜、３・・・・・・ショットキバリア形成金属、４・
・・・・・接着用金属（Ｔｉ−Ｐｔ）、５，６，８・・
・・・バンプ電極、７・・・・・・電極引出し導体。 代理人７１、弁理士 内 原 音第／図 （ａ）
（ｂ）心、５図
面図、第２図は従来のガラス封止型ショットキバリアダ
イオードの断面図、第３図（ａ） 、 （ｂ）はそれぞ
れ従来のショットキバリアダイオードに係るダイオード
チップの一例および他の一例の断面図である。 １・・・・・・半導体基体、２・・・・・・シリコン酸
化膜、３・・・・・・ショットキバリア形成金属、４・
・・・・・接着用金属（Ｔｉ−Ｐｔ）、５，６，８・・
・・・バンプ電極、７・・・・・・電極引出し導体。 代理人７１、弁理士 内 原 音第／図 （ａ）
（ｂ）心、５図
Claims (1)
- 半導体基体上の酸化膜に窓をあけ、この窓部にショッ
トキバリア形成金属を被着したショットキ接合と、前記
ショットキバリア形成金属に接続されたバンプ電極とを
有するダイオードチップを具えたショットキバリアダイ
オードにおいて、前記バンプ電極は、前記窓部を除いた
窓周辺の酸化膜上に形成されていることを特徴とするシ
ョットキバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256076A JPS61134062A (ja) | 1984-12-04 | 1984-12-04 | シヨツトキバリアダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256076A JPS61134062A (ja) | 1984-12-04 | 1984-12-04 | シヨツトキバリアダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61134062A true JPS61134062A (ja) | 1986-06-21 |
Family
ID=17287552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256076A Pending JPS61134062A (ja) | 1984-12-04 | 1984-12-04 | シヨツトキバリアダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61134062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276748A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 半導体素子の突起電極 |
-
1984
- 1984-12-04 JP JP59256076A patent/JPS61134062A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01276748A (ja) * | 1988-04-28 | 1989-11-07 | Fuji Electric Co Ltd | 半導体素子の突起電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5518957A (en) | Method for making a thin profile semiconductor package | |
| US4486945A (en) | Method of manufacturing semiconductor device with plated bump | |
| US7179670B2 (en) | Flip-chip light emitting diode device without sub-mount | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPS61134062A (ja) | シヨツトキバリアダイオ−ド | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH03136334A (ja) | 半導体集積回路上の外部電極構造 | |
| JPH08255810A (ja) | 半導体装置及びその製造方法 | |
| JPH02103963A (ja) | 半導体装置 | |
| JP2970622B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6112053A (ja) | リ−ドフレ−ム | |
| JPS6158248A (ja) | 薄型半導体装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JP3802211B2 (ja) | 半導体装置の電極構造、および半導体装置における電極構造の製造方法 | |
| JP3321427B2 (ja) | 半導体装置 | |
| JPH0511661B2 (ja) | ||
| JPS61134063A (ja) | 半導体装置 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS60262434A (ja) | 半導体装置 | |
| JP2005175231A (ja) | 半導体装置およびその製造方法 | |
| JPH01319974A (ja) | 半導体装置 | |
| JPH04139729A (ja) | 半導体装置 | |
| JPH05235084A (ja) | 半導体装置 | |
| JPS5811757B2 (ja) | ハンドウタイソウチ | |
| JPS5823451A (ja) | 半導体装置 |