JPH08330548A - 自己整合された接点を有する半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多数の接触化すべきドープ領域をできるだけ
僅かな間隔で第１の横方向に互いに均等に配設した自己
整合された接点を有する半導体装置を提供する。 【解決手段】 各ドープ領域２の上方ばかりでなく、少
なくとも部分的に各ドープ領域２と同じ側で隣接してい
る絶縁領域３の上方にも延びている接触面４を設け、各
接触面４の上方に絶縁層７を施し、自己整合された接点
を容れるために絶縁層７内に接触孔５を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は自己整合された接点
を有する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】自己整合された接点を有する半導体装置
は米国特許第４７２９９６９号明細書から公知である。
そこに記載されている半導体装置は接触化すべきドープ
領域の上方ばかりでなく、これに隣接する絶縁領域の上
方にも延びている電極又は接触面に特徴を有する。接触
孔はドープ領域に対してずらされて絶縁領域の上方に配
設されている。それにより、第１の横方向内で隣接して
いる接触化すべき２つのドープ領域のうち、一方は上記
の形式の接触面を有し、また他方はドープ領域の上方の
みに配設されている通常の形式の接触面を有しており、
これらのドープ領域は相応する接点間の最小間隔を下回
ることなくできるだけ互いに近くに位置づけすることが
できる。即ちこれらの両方の接点の一方は相応するドー
プ領域に対してもう１つの接点とは逆の方向にずらされ
て相応する絶縁領域の上方に配設されている。

【０００３】上述の方法では、第１の横方向に３個以上
の互いに隣接する接触化すべきドープ領域がある場合望
ましい結果を得られない、即ち比較的多数の隣接するド
ープ領域が互いにできるだけ狭い間隔をとらないという
欠点を有する。即ちこれらの２個の接点間の最小間隔を
下回ってはならない場合には、上記の方法では２つの相
応するドープ領域間の間隔のみを減らすことができるだ
けである。それに対して、第１の横方向のドープ領域の
寸法を大きくせず、全ての接点間に同じ最小間隔が保た
れることを前提とした場合、上記のドープ領域に隣接す
る他のドープ領域に対する間隔はむしろ大きくしなけれ
ばならなくなる。従って提案された接触面の形状では、
ドープ領域及び絶縁領域をドープ領域間の許容し得る最
小の間隔で規則的なパターンで配設することはできな
い。

【０００４】米国特許第４７２９９６９号明細書に提案
されているように２つの隣接するドープ領域の両接点が
ドープ領域に対してそれぞれ反対方向にずらされる場合
には、この問題は更に悪化する。それにより、接点間の
最小等間隔が同じである場合、２つの当該ドープ領域を
互いに一層近づかせることはできるが、しかしこれはこ
れらのドープ領域に隣接する他のドープ領域に対する間
隔を犠牲にして行うことができるに過ぎない。

【０００５】

【発明が解決しようとする課題】本発明の課題は、多数
の接触化すべきドープ領域が第１の横方向にできるだけ
僅かな間隔で互いに規則的に配設される半導体装置及び
その製造方法を提供することにある。

【０００６】

【課題を解決するための課題】この課題は本発明の請求
項１に記載の半導体装置により、また請求項１３に記載
のその製造方法により解決される。

【０００７】本発明は上記の従来技術の欠点を回避する
ものである。接触孔がそれぞれドープ領域の同じ側にず
らされていることにより、多数の隣接するドープ領域に
接点を設けることが可能となり、その際隣接する全ての
ドープ領域間の間隔も隣接する全ての接点間の間隔も最
小にすることが可能となる。本発明により極めて規則的
なパターンを有する半導体装置が実現可能となる。特に
ドープ領域間及び接触孔間の間隔をそれぞれ同じ大きさ
にすることができる。ドープ領域と接触孔が同じ寸法を
有している場合、ドープ領域間の間隔も接触孔間の間隔
と一致させることができる。

【０００８】有利なことに本発明により、基板の表面の
ドープ領域間に絶縁領域により囲まれている導電領域を
有する半導体装置を形成することもできる。このような
導電領域は例えばトランジスタのゲートである。更に導
電領域又はこれを囲む絶縁領域の両側で隣接するドープ
領域はトランジスタのドレイン及びソース領域を形成す
る。

【０００９】本発明は、通常その構造において極めて規
則性を有し、多数の密接して隣合っているドープ領域を
接触化することのできる半導体装置を実現するために特
に有利である。このような装置としては例えばメモリ装
置、特にダイナミックメモリ（ＤＲＡＭ）が擧げられ
る。１トランジスタ−ＤＲＡＭ−メモリセルは周知のよ
うに選択トランジスタとメモリセルコンデンサを有す
る。ＤＲＡＭメモリセルを積層キャパシタ技術で構成す
る場合、メモリセルコンデンサはトランジスタの上方に
配設される。本発明により有利な方法でトランジスタの
ビット線とチャネル端子（ドレイン又はソース）の１つ
との間にビット線接点を形成することも、トランジスタ
の他方のチャネル端子とトランジスタの上方に配設され
ているメモリセルコンデンサとの間にいわゆる“内部接
点”を自己整合された接点による同じプロセスにより形
成することもできる。自己整合された接点の場合接触面
はリソグラフィ（即ちフォト技術）によってではなく既
在のパターンにより形成される。

【００１０】本発明は特にいわゆる“ミニマムラスタ
（最小格子）”内に半導体装置を形成することを可能に
する。このミニマムラスタはいわゆる“最小設計基準
値”の二倍の長さを有する。最小設計基準値とは形成す
べきパターンの最小寸法並びに２つのパターン間の最小
間隔に相当し、これらはそれぞれ使用される技術で実現
可能である。ミニマムラスタ内に形成される半導体装置
ではドープ領域、絶縁領域及び接触孔並びに相応する各
間隔の寸法はほぼ最小設計基準値に相当する。それとの
偏差は製造許容誤差又は専門家に公知の技術による影響
が原因である。

【００１１】使用される技術により２つのパターン間に
許容しうるいわゆる“最大エッジ位置誤差”の２倍の長
さに接触面が各絶縁領域の各ドープ領域に向いている側
から始って絶縁領域の上方に延びていることは、半導体
装置をミニマムラスタ内に形成するのに極めて有利であ
る。このエッジ位置誤差は形成すべき２つのパターンの
エッジの相互のずれであり、寸法誤差と調整誤差から形
成される。大まかな基準によれば最大エッジ位置誤差は
上に定義した最小設計基準値の１／３である。

【００１２】接触面が上記の形状を有する場合、接触孔
（それらは上記のように第１の横方向に最小設計基準値
ａの寸法を有する）を形成する際形成すべきパターン間
に不所望の短絡を生じることなく最大エッジ位置誤差の
程度にまで簡単に誤差調整が可能であるので、半導体装
置をミニマムラスタ内に形成することができる。短絡
は、接触孔のエッチングが、エッチングストッパの役目
をする相応する接触面上にのみ行われることが保証され
るようにして回避される。接触面は本発明の一実施態様
では第１の横方向の寸法が最大エッジ位置誤差の２倍を
加算した接触孔の寸法（＝最小設計基準値）に相当す
る。従って接触面の上方にある接触孔の中心配置はそれ
ぞれ最大エッジ位置誤差の長さの接触面の縁に対する間
隔が第１の横方向内に左にも右にも生じる。

【００１３】接触面は２つの部分に形成可能であり、そ
の際第１の部分はドープ領域の上方に延びている接触面
の部分であり、第２の部分は絶縁領域の上方に延びてい
る接触面の部分である。第２の部分がエッジ位置誤差が
生じない限り第１の部分の上方及びドープ領域の上方に
少なくとも最大エッジ位置誤差の長さだけ延びるように
して形成される場合、エッジ位置誤差が生じる場合にも
つながっている接触面が生じることを保証する。

【００１４】例えば前述の米国特許第４７２９９６９号
明細書から、第１の部分がエッジ位置誤差をこの部分に
対して生じることなくドープ領域の上方のみに形成する
ことを達成できる方法（これについては後述する）が公
知である。即ちエッジ位置誤差を第２の部分を形成する
場合だけに生じるようにすることができる。しかし第２
の部分は本発明によれば最大エッジ位置誤差の長さだけ
第１の部分に重なり、その分だけ隣接する接触面から離
れることになるので、接触面をミニマムラスタ内に形成
する際にもそれらの間に短絡が生じないことが保証され
る。

【００１５】多数の自己整合された接点をミニマムラス
タ内にこのように形成することは上記の従来技術でもま
たそれ以外の従来技術においてもこれまで可能となって
いない。即ち接触面が通常のようにドープ領域の中央に
配設されている場合、これらの接触面はエッジ位置誤差
が生じない限りエッジ位置誤差の長さだけ有効に各々の
接触孔の両側にある絶縁領域上に延び、その結果接触面
は最小設計基準値の５／３の大きさを有し、接触孔は問
題なくその上に配設可能となる。このパターンをミニマ
ムラスタ内に形成するならば本発明におけるようにエッ
ジ位置誤差が生じない限り最大エッジ位置誤差の大きさ
の間隔が接触面間に生じる。半導体装置を形成する際隣
接する２つの接触面がそれぞれそれらの１つ１つに対し
てエッジ位置誤差が他の接触面の方向に生じるようにし
て脱調整され、従ってこのエッジ位置誤差が加算され、
両接触面が重複することになる。

【００１６】これに対して従来技術で一般的であるよう
に２つの隣接する接触面が同じフォトリソグラフィ処理
により形成された場合にはそれらの相互間隔を最小設計
基準値に等しくしなければならない。従ってそれらの接
触面もまたミニマムラスタ内に形成することはできな
い。

【００１７】米国特許第４７２９９６９号の対象でもミ
ニマムラスタ内に形成することが不可能であることは、
既にそこでなされた仮定から、接点間の間隔がドープ領
域間の間隔とは異なり、接点並びにドープ領域の規則的
な配列が上記のように不可能であることから明かであ
る。

【００１８】これに対して本発明の対象では２つの接触
面間に短絡を生じることはない。それというのも接触面
の第２の部分のみが各ドープ領域と同じ側にある絶縁領
域の上にフォトリソグラフィにより形成され、従って第
２の部分のみがエッジ位置誤差に見舞われることにな
り、エッジ位置誤差が起こらない限り第２の部分は隣接
する接触面に対して最大エッジ位置誤差の間隔をもつこ
とになるからである。２つの隣接する接触面の第２の部
分もミニマムラスタ内に最小の設計基準値の相互間隔を
有することになる。

【００１９】

【実施例】本発明を実施例及び図面に基づき以下に詳述
する。

【００２０】図１はその表面の第１の横方向に隣接する
２つのドープ領域２がある基板１を示すものである。各
ドープ領域２の左側には基板１内にそれぞれトレンチ絶
縁として形成されている絶縁領域３がある。従ってこれ
らの両絶縁領域３の１つは２つのドープ領域２の間にあ
る。基板１上のドープ領域２の上方にはそれに接続され
る電極又は接触面４がある。接触面４は各ドープ領域２
の上方ばかりでなく、部分的にそれぞれその左側にある
絶縁領域３の上方にも延びている。専らドープ領域２の
上方にある各接触面４の部分は以後第１の部分４′と、
また絶縁領域３の上方にある各接触面４の部分は第２の
部分４″と記載する。両方の部分４′、４″を互いに分
離して形成する場合には、第２の部分４″は絶縁領域３
の上方の外側の各ドープ領域２の上方にも部分的に延び
る必要があり、従って第２の部分４″は第１の部分４′
と重なっている。更に後に記載するようにこのことは半
導体装置をミニマムラスタ内に形成する際に必要であ
る。

【００２１】上記のパターンを覆う絶縁層７には各接触
面４の上方に接触孔充填物の形で形成することのできる
ここには図示されていない接点を容れるためにそれぞれ
接触孔５が設けられる。接触孔５は接触面４の上方の中
央に配設されており、即ちドープ領域２に対してずらさ
れている。接触孔５の形成時にはエッジ位置誤差は生じ
ていないものと仮定する。

【００２２】図１〜図３にはその製造時にエッジ位置誤
差が起っていない半導体装置が示されている。これは実
際にはめったに達成されない理想的な事例に該当する。
実際には処理上の不精確性から接触孔５と接触面４との
間並びに接触面４とドープ領域２又は絶縁領域３との間
にエッジ位置誤差が生じることが多い。接触面４を形成
するためには、接触面４が第１の横方向内のドープ領域
２の全長の上方に延び（第１の部分４′）、また同じ側
にのみ相応する絶縁領域３の上方に延びる（第２の部分
４″）ことを保証する方法が使用されなければならな
い。

【００２３】以下に図１の半導体装置の製造方法を記載
する。まず基板１内にドープ領域２及び絶縁領域３を形
成する。引続き接触面４を形成する。更に絶縁層７を施
し、この絶縁層７から接触孔５のエッチングを行う。そ
の後の工程で更に接触孔５に接点を形成するために材料
特に金属（例えばアルミニウムが考えられる）を充填す
る。

【００２４】このようなパターンの形成方法並びに材料
は専門家に公知であり、従ってここでは詳述しない。本
発明の説明に重要なパターン及びその製造方法について
のみ詳述する。

【００２５】接触面４は例えばポリシリコンから形成可
能である。これに相当する製造方法は欧州特許出願公開
第０５６７８１５号明細書に記載されている。それによ
ればポリシリコン層を施し、この層を形成すべき接触面
４の範囲で例えばホウ素ドープし、ドープされていない
ポリシリコンを適当なエッチング（例えば水酸化カリウ
ムでの湿式エッチング）によりホウ素ドープされたポリ
シリコンに対して選択的に除去する。ドープ領域２の上
方のポリシリコン（第１の接触面４′）のドーピングは
これがホウ素をドープされている場合には自動的にドー
プ領域２からのホウ素の拡散により行われる。従って第
１の部分４′はエッジ位置誤差を生じることなく形成可
能である。それというのもドーピングは第２の部分４″
の範囲だけに行われなければならないからである。

【００２６】接触面４を形成するもう１つの方法は金属
ケイ化物の形成である。金属ケイ化物を形成するには公
知のようにまず金属層を施し、次いで構造化されたポリ
シリコン層を施す。引続き熱処理を行い、それにより金
属、例えばチタン及びポリシリコンを金属ケイ化物に結
合する。またまずポリシリコン層を施し、次いで構造化
された金属層を施すこともできる。これらの両方法の実
施例は米国特許第４７２９９６９号明細書に記載されて
いる。両方法の場合ポリシリコンは形成すべき接触面４
が絶縁領域３の上方に延び、更に一部は相応して隣接す
るドープ領域２の上方まで（第２の部分４″）延びてい
るところだけを構造化して施す必要がある。即ちシリコ
ン基板の場合ケイ化物は、金属層の被着後熱処理を行う
際ドープ領域２の上方（第１の部分４′）に自己整合さ
れたケイ化物（“サリシド（Ｓａｌｉｚｉｄ）”）の形
成により自動的に生じる。このようにして形成されるケ
イ化物（第１の部分４′）と構造化されたポリシリコン
の被着により形成される部分（第２の部分４″）は重複
する。こうすることによってのみつながっている接触面
４が形成される。

【００２７】同様のことは先に記載したドープされたポ
リシリコンからなる接触面４にも当てはまる。その場合
ポリシリコン層のドープされた部分（第２の部分４″）
とドープ領域２の重複が保証されなければならない。即
ち共通の接触面４を形成するために誤差調整により両方
の部分４′、４″の重複がなくなることにならないよう
に、重複の幅は少なくとも最大エッジ位置誤差に相当し
なければならない。

【００２８】接触孔５を異方性にエッチングする場合エ
ッチングストッパの作用をする接触面４の上方だけをエ
ッチングし、その隣接する部分はエッチングしないこと
が重要である。さもなければ絶縁領域３又は基板１はエ
ッチングにより損傷され、形成すべきパターン間に短絡
を生じかねない。この理由から接触面４は接触孔５より
も大きな寸法を有していなければならず、従って接触面
４及び接触孔５相互の誤差調整は重要ではない。各接触
面４の相応した絶縁領域３の上方にある部分（第２の部
分４″）に必要な長さはとりわけ接触孔５の所望の寸法
に依存する。この長さは接触孔５を形成する際に生じる
エッジ位置誤差が接触面４に対して障害とならないよう
に設定されなければならない。

【００２９】図１及び更にこれから説明する図２に示さ
れているパターンは第１の横方向において同じ寸法を有
していてもよい。これは例えばパターンがミニマムラス
タ内に形成される場合である。第１の横方向においてド
ープ領域２、絶縁領域３（又は図２の導電領域６）、接
触孔５及び接触孔５の間にある絶縁層７内のウェブの寸
法は半導体装置の形成に使用される技術のほぼ最小の設
計基準ａに相当する。この場合接触面４が最大エッジ位
置誤差の２倍の長さで絶縁領域３の上方に延びていると
有利である。その際接触面４は最小設計基準値ａの５／
３の幅、即ちドープ領域２の上方に３／３ａ及び隣接す
る絶縁領域３の上方に２／３ａを有する。

【００３０】その結果接触孔５の形成の際に接触面４に
対して許容エッジ位置誤差が第１の横方向にそれぞれ左
右に最大エッジ位置誤差の大きさに形成される。接触面
４間の間隔が全て少なくとも最大エッジ位置誤差に等し
いことから、その調整も同様に問題がない。このことか
ら上記のような多数の接触化すべきドープ領域２が任意
に並んで配設されていても半導体装置をミニマムラスタ
内に問題なく形成することができることになる。

【００３１】図２には図１と類似する半導体装置が示さ
れている。しかしこの場合第１の横方向に互いに間隔を
おいて隣接している多数のドープ領域２が相応する絶縁
領域３、接触面４並びに接触孔５と共に図示されてい
る。図１とは異なり絶縁領域３は基板１の上方にある。
図示されている２つの絶縁領域３だけがトレンチ絶縁の
形で基板１内にも延びている。基板１の上方では絶縁領
域３がそれぞれ基板１に対して絶縁されている導電領域
６を囲んでいる。中央の２個の導電領域６は例えば２個
のトランジスタＴのゲートであってもよく、その際中央
にあるドープ領域２はそれらのトランジスタＴの共通の
チャネル端子（ドレイン又はソース）を表す。基板１に
対する導電領域６の絶縁はこの場合ゲート酸化物に相当
する。相応する接触孔５を介して２つのトランジスタＴ
の共通のチャネル端子も両方の外側のドープ領域２によ
り形成されるトランジスタＴの別のチャネル端子も接触
化可能である。この両トランジスタＴに隣接する基板１
内に延びているこれらの絶縁領域３はフィールド酸化物
領域を表す。

【００３２】トランジスタＴのこのような配置は例えば
そのメモリセルが積層キャパシタ技術で形成されるＤＲ
ＡＭに見られ、その際それぞれ２つのメモリセルのトラ
ンジスタは共通のビット線接点を使用できる。図２をこ
のような装置と解釈するならば中央のドープ領域２は相
応する接触孔５を充填することにより形成されるビット
線接点を介してビット線と接続可能である。外側の両方
のドープ領域２は各々の接触孔５を介して及びいわゆる
“内部接点”を介してそれぞれ積層キャパシタと接続す
ることができる。

【００３３】本発明は上述のように全ての装置をミニマ
ムラスタ内に形成することを可能にする。即ち導電領域
６、ドープ領域２及び接触孔５並びに接触孔間にある絶
縁領域７の寸法は（製造許容誤差を考慮して）第１の横
方向において使用された技術にのみ関係するほぼ最小設
計基準値ａに相当する。

【００３４】これは、接触面４が最小設計基準値ａの５
／３の寸法を有することにより達成される。これにより
接触面４に対する接触孔５の調整は、絶縁領域３又は基
板１に起こり得る短絡により損傷されることなく、最小
設計基準値ａの１／３の最大エッジ位置誤差の不精確性
で行うことができる。即ち接触孔５はエッジ位置誤差を
生じない場合最小設計基準値ａの１／３だけ第１の横方
向においてドープ領域２に対してずらされて配設され
る。

【００３５】図３には積層キャパシタ技術によるＤＲＡ
Ｍのメモリセルを上述のようにして形成したものが示さ
れている。図面は全く概略的なものであり、共通のビッ
ト線接点を有する２つのメモリセルのトランジスタＴの
みに関して図２の説明に相応して詳細に記載されてい
る。これらのトランジスタＴを形成するドープ領域２は
第２の横方向において互いにずらされて配設されてお
り、その際この実施例では第２の横方向は第１の横方向
に対して垂直に延びている。明確化のために図３内に示
されているパターンの寸法は最小の設計基準値ａに関し
て記載されている。これは既に記載したように半導体装
置の製造に使用される技術のミニマムラスタの半分に相
当する。

【００３６】図３には規則的に配置されているメモリセ
ルが概略的に示されている。図３に強調して示されてい
る選択トランジスタＴに隣接する共通のビット線接点を
有する２個の選択トランジスタＴは例えば下記のように
配設されている。トランジスタＴはミニマムラスタだ
け、即ちほぼ２ａだけ下方に、次いでその分だけ左に位
置をずらされている。このようにして互いに位置をずら
されたメモリセルを有するメモリマトリックスが得られ
る。

【００３７】ここには４つの並列に配設された長く延び
ている絶縁領域３が平面図で暗示されている。これらの
絶縁領域３により囲まれた導電領域６の１つは図３の右
側の絶縁領域３の上方部分に破線で示されている。導電
領域６はこの実施例ではＤＲＡＭのワード線を構成し、
それらは同時にメモリセルトランジスタＴのゲートとな
る。

【００３８】メモリセルトランジスタＴはいわゆる“１
／４ピッチレイアウト（ＱｕａｒｔｅｒＰｉｔｃｈ Ｌ
ａｙｏｕｔ）”に配置されている。即ちそれらが形成す
るドープ領域２は第２の横方向に互いにずらされてい
る。図３のこの実施例の場合このずれは約２／３ａにな
り、トランジスタＴに最適化された配列が生じるように
有利に選択されている。これは以下に記載する許容誤差
間隔を製造すべきパターン間に形成することを可能にす
る。特にこの１／４ピッチレイアウトによりワード線の
延びる方向の接触孔５の調整は問題なく行われる。更に
接触孔５の垂直方向の問題のない調整は本発明によるド
ープ領域２に対して非対称又は中心から外れた接触面４
の形状により達成される。

【００３９】それぞれ２個のワード線の間には長方形の
ドープ領域２がある。それに対して接触面４は正方形を
しており、このドープ領域２のみならず一部をそれぞれ
右側で隣接する絶縁領域３の上方にも延びている。

【００４０】絶縁領域３又は導電領域６の幅及びそれら
の相互間隔は最小設計基準値ａに等しい。ドープ領域２
の寸法はワード線の延びる方向に最小設計基準値ａの５
／３に等しく、それに対して垂直方向には最小設計基準
値ａに等しい。接触面４は最小設計基準値ａの５／３の
エッジ長さを有する正方形をしている。従って接触面は
最小設計基準値ａの３／３だけ相応するドープ領域２の
上方にあり、２／３だけそれぞれ絶縁領域３の上方にあ
る。それらの相互間隔はワード線（又は絶縁領域３及び
導電領域６）の延びる方向に最小設計基準値ａの１／３
の最大エッジ位置誤差となる。

【００４１】接触孔５は同様に正方形をしており、その
エッジ長さは最小設計基準値ａに等しい。接触面上の接
触孔５を全ての方向に対して正確に調整した場合最大エ
ッジ位置誤差の大きさの安全間隔が生じ、接触面４は相
互に少なくとも同じ大きさの間隔を有することになるの
で、ミニマムラスタ内に誤差のない半導体装置の製造が
最大エッジ位置誤差が生じる際にも保証される。

【００４２】接触面４がまず金属層を施すようにして金
属ケイ化物から形成される場合、ポリシリコンを絶縁領
域３上及びドープ領域２のエッジ（接触面４の第２の部
分４″）のみに施すだけで十分である。それというのも
熱処理の際ドープ領域（第１の部分４′）の上方に自動
的に自己整合されたケイ化によりケイ化物が形成される
からである。“サリシド（Ｓａｌｉｚｉｄ）”と絶縁領
域３の上方に形成されるケイ化物が重複することだけは
保証されなければならない。従ってそれにはポリシリコ
ンをそれぞれ絶縁領域３から測定して少なくとも最大エ
ッジ位置誤差だけドープ領域２の上方にも施されなけれ
ばならない。同じことはホウ素ドープされたポリシリコ
ンからなる接触面４の形成にも該当する。

【００４３】図４にはミニマムラスタ内に形成され、そ
の際エッジ位置誤差が生じていない場合の図２及び図３
の実施例の細部断面図が示されており、ドープ領域２及
び相応する絶縁領域３の１つが図示されている。両者は
（図４には示されていない接触孔５と同様に）ミニマム
ラスタ内の第１の横方向に最小の設計基準値ａの寸法を
有する。接触面４は第１の部分４′と第２の部分４″を
有しており、その際第１の部分４′は専らドープ領域２
の上方にほぼ最小の設計基準値ａの長さに延びている。
第２の部分４″も同様に絶縁領域３の上方に２／３ａの
長さ及びドープ領域２の上方に１／３ａの長さの寸法を
有しているため、第１の部分４′と第２の部分４″の間
で１／３ａだけ重複することになる。

【００４４】製造許容誤差により上記の寸法及び間隔と
の偏差が予期されることは注意しなければならない。特
に若干の絶縁領域３は一部ドープ領域２の上方にも延び
る可能性がある。これはドープ領域２内のドーピング原
子の側方の拡散により生じ、又は導電領域６が設けられ
ている場合にはそれらの側方の絶縁領域３の一部である
絶縁（“スペーサ”）により可能となる。

【００４５】本発明がそれぞれ分離されたビット線接点
を有するメモリセルの製造にも適していることは当然で
ある。

【００４６】技術的エッジ条件によっては図３とは異な
りパターンをミニマムラスタ内に設計しないことも必要
である。例えばＤＲＡＭの場合若干長いトランジスタは
阻止能力及びデータ保持時間を高めることは一般的であ
る。しかし本発明による装置はミニマムラスタ内の設計
をも可能にするので、上記の技術的エッジ条件の他に設
計上更に厳しい制限を加えられることはない。従って技
術的手段は全ての点で変換可能である。例えばトランジ
スタの阻止能力は最小の設計基準値ａの寸法のトランジ
スタの長さの場合にも保証され、従ってメモリセルは生
じる面部分だけ縮小可能である。これに対しミニマムラ
スタ内に設計されない半導体装置では本発明による製造
の場合例えばパターン間に比較的大きな安全間隔を設け
ることができ、従ってプロセスの安全性は高められる。

【図面の簡単な説明】

【図１】本発明による半導体装置の一実施例の断面図。

【図２】本発明による半導体装置の別の実施例の断面
図。

【図３】本発明によるＤＲＡＭのメモリセルトランジス
タの平面図。

【図４】図２及び図３の半導体装置をミニマムラスタ内
に形成した場合の部分断面図。

【符号の説明】

１ 基板 ２ ドープ領域 ３ 絶縁領域 ４ 接触面 ４′ 接触面の第１の部分 ４″ 接触面の第２の部分 ５ 接触孔 ６ 導電領域 ７ 絶縁層 ａ 最小設計基準値

Claims (16)

【特許請求の範囲】
1. 【請求項１】 基板（１）がその表面の第１の横方向に
   おいて互いに間隔をおいて少なくとも２つのドープ領域
   （２）とこの第１の横方向のドープ領域のある側にそれ
   ぞれ絶縁領域（３）を有し、第１の横方向に各々のドー
   プ領域（２）の上方に延びかつこのドープ領域（２）に
   付随して少なくとも部分的に絶縁領域（３）の上方に延
   びている接触面（４）が設けられており、各々の接触面
   （４）の上方に自己整合された接点の１つを容れるため
   に絶縁層（７）内に接触孔（５）が配設されていること
   を特徴とする自己整合された接点を有する半導体装置。
2. 【請求項２】 各々の接触孔（５）が少なくとも部分的
   に相応するドープ領域（２）の上方にあることを特徴と
   する請求項１記載の半導体装置。
3. 【請求項３】 ドープ領域（２）及び絶縁領域（３）が
   第１の横方向においてほぼ同じ大きさを有していること
   を特徴とする請求項１又は２記載の半導体装置。
4. 【請求項４】 ドープ領域（２）、絶縁領域（３）及び
   接触孔（５）の寸法が半導体装置の製造に使用される技
   術の最小設計基準値（ａ）にほぼ相当することを特徴と
   する請求項３記載の半導体装置。
5. 【請求項５】 各ドープ領域（２）に向いている各絶縁
   領域（３）の側から始まる接触面（４）が各絶縁領域の
   上方に使用される技術で生じる少なくとも最大エッジ位
   置誤差の長さ及びこのエッジ位置誤差の３倍までの長さ
   に延びていることを特徴とする請求項１ないし４の１つ
   に記載の半導体装置。
6. 【請求項６】 絶縁領域（３）の１つが基板（１）とは
   絶縁された導電領域（６）を囲んでいることを特徴とす
   る請求項１ないし５の１つに記載の半導体装置。
7. 【請求項７】 導電領域（６）がトランジスタ（Ｔ）の
   ゲートであり、導電領域（６）に隣接する両側のドープ
   領域（２）がトランジスタ（Ｔ）のドレイン及びソース
   であることを特徴とする請求項６記載の半導体装置。
8. 【請求項８】 トランジスタ（Ｔ）がメモリセルの１個
   の選択トランジスタであり、メモリセルコンデンサがト
   ランジスタ（Ｔ）の上方に配設されている積層コンデン
   サメモリセルを有するＤＲＡＭであることを特徴とする
   請求項７記載の半導体装置。
9. 【請求項９】 ドープ領域（２）の１つが第１の横方向
   においてそれに隣接するドープ領域（２）に対して第２
   の横方向においてずらされて配設されていることを特徴
   とする請求項１ないし８の１つに記載の半導体装置。
10. 【請求項１０】 ずれが最大エッジ位置誤差のほぼ２倍
    であることを特徴とする請求項９記載の半導体装置。
11. 【請求項１１】 接触面（４）が金属ケイ化物を含んで
    いることを特徴とする請求項１ないし１０の１つに記載
    の半導体装置。
12. 【請求項１２】 接触面（４）がポリシリコンを含んで
    いることを特徴とする請求項１ないし１１の１つに記載
    の半導体装置。
13. 【請求項１３】 ２つの部分（４′、４″）からなる接
    触面（４）を形成し、その際第１の部分（４′）はドー
    プ領域（２）の上方に延びている接触面（４）の部分で
    あり、また第２の部分（４″）は絶縁領域（３）の上方
    に延びている接触面（４）の部分であり、第１の部分
    （４′）は公知方法でエッジ位置誤差を回避する非フォ
    トリソグラフィプロセスを選択して形成され、また第２
    の部分（４″）はエッジ位置誤差が生じない範囲内で更
    にこれが第１の部分（４′）の上方及びドープ領域
    （２）の上方に少なくとも最大エッジ位置誤差の長さだ
    け延びるようにして形成されることを特徴とする請求項
    １ないし１２の１つに記載の自己整合された接点を有す
    る半導体装置の製造方法。
14. 【請求項１４】 ドープ領域（２）を形成するために基
    板（１）の相当する箇所にホウ素をドープし、接触面
    （４）を形成するためポリシリコン層を施し、このポリ
    シリコン層の絶縁領域（３）に相当する上方に延びてい
    る各接触面（４）もそれぞれドープ領域（２）に向いた
    側から始まって、最大エッジ位置誤差の長さに各ドープ
    領域（２）の上方の接触面（４）にもホウ素をドープ
    し、ドープされていないポリシリコンをホウ素をドープ
    されたポリシリコンに対して選択的にエッチングにより
    除去し、その際ホウ素ドープされたポリシリコンが絶縁
    層（７）内に接触孔（５）を形成するためのエッチング
    ストッパの作用をすることを特徴とする請求項１３記載
    の方法。
15. 【請求項１５】 接触面（４）を形成するために金属層
    を施し、各接触面（４）が絶縁領域（３）の上方に延び
    るところにも、また各ドープ領域（２）に向いた側から
    始まり、各ドープ領域（２）の上方に最大エッジ位置誤
    差の長さに延びるところにもポリシリコン層を相応に構
    造化するようにしてポリシリコンを施し、金属ケイ化物
    を形成するために熱処理することを特徴とする請求項１
    ３記載の方法。
16. 【請求項１６】 エッジ位置誤差が生じない場合、各ド
    ープ領域（２）に向いている各絶縁領域（３）の側から
    始まる最大エッジ位置誤差の２倍の長さに接触面（４）
    を各絶縁領域（３）の上方に形成し、エッジ位置誤差が
    生じない場合、各ドープ領域（２）に向いている各絶縁
    領域（３）の側から始まる最大エッジ位置誤差の長さに
    接触孔（５）を各絶縁領域（３）の上方に形成するよう
    にして必要な処理工程を実施することを特徴とする請求
    項１ないし１５の１つに記載の方法。