TW294828B - - Google Patents

Download PDF

Info

Publication number
TW294828B
TW294828B TW085105973A TW85105973A TW294828B TW 294828 B TW294828 B TW 294828B TW 085105973 A TW085105973 A TW 085105973A TW 85105973 A TW85105973 A TW 85105973A TW 294828 B TW294828 B TW 294828B
Authority
TW
Taiwan
Prior art keywords
doped
area
item
configuration
region
Prior art date
Application number
TW085105973A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW294828B publication Critical patent/TW294828B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (, ) 1 1 本 發 明 係 有 Μ 一 種 根 據 串 請 専 利 範 園 第 一 項 前 部 份 1 1 所 述 具 白 動 調 整 接 Η 位 置 的 半 導 體 配 置 及 其 製 造 方 法 〇 1 I 專 利 US -A4 , 729 , 969 曾 提 出 具 白 動 調 整 接 觸 位 置 的 半 請 1 1 導 體 配 置 〇 該 處 所 述 之 半 導 9S 配 置 特 激 為 具 有 一 個 電 極 先 閱 1 I 讀 1 或 接 觴 面 t 其 不 只 在 一 個 欲 接 觸 的 摻 雑 區 上 方 延 伸 » 更 背 1 孔 對 之 1 伸 展 到 一 個 與 此 摻 雜 區 相 鄹 的 絕 緣 區 上 方 0 接 觸 相 注 I 意 I 於 摻 雜 而 設 置 並 在 絕 緣 區 上 方 〇 此 處 所 達 到 的 是 : 兩 事 項 1 I 再 1 1 m 在 第 * 個 横 向 上 相 鄰 之 欲 接 m 摻 m 區 中 9 其 中 個 具 填 寫 本 有 上 述 之 接 觸 面 * —~- 個 具 有 只 在 摻 雑 區 上 方 的 般 接 觸 頁 1 面 • 摻 雜 區 可 儘 量 彼 此 儘 量 彼 此 靠 近 参 而 不 會 使 相 對 應 1 1 之 接 觸 之 閭 的 最 小 距 離 未 被 達 到 〇 兩 接 觸 中 之 一 接 觸 相 1 | 對 於 相 對 應 之 摻 雜 區 而 設 定 在 背 向 另 一 接 觸 的 方 向 中 並 1 1 位 在 相 對 應 之 m 緣 區 上 方 〇 η 1 上 述 方 法 的 缺 點 為 9 在 第 一 個 横 向 上 相 鄰 之 欲 接 摻 1 I 雑 區 有 兩 個 Μ 上 時 » 不 能 達 到 預 期 的 结 果 即 1 多 個 相 1 1 郾 之 摻 雑 區 彼 此 具 有 一 儘 量 小 的 距 離 0 若 兩 相 對 應 之 接 1 I 觸 間 一 定 要 達 到 最 小 距 離 時 » 則 依 據 上 述 方 法 只 能 減 少 | 兩 相 對 應 之 摻 雜 區 間 的 距 離 〇 但 若 第 一 個 横 向 上 的 摻 雜 1 1 區 的 尺 寸 不 能 被 放 大 » 且 所 有 接 觸 間 要 保 持 一 涸 相 同 的 1 | 最 小 距 離 時 則 甚 至 必 須 放 大 摻 雜 區 至 與 其 相 郾 之 摻 雜 1 1 區 間 的 距 離 〇 所 提 出 接 觸 面 的 结 構 因 此 不 容 許 在 規 則 的 1 1 结 構 中 K 最 小 容 許 摻 雑 區 之 間 的 距 離 來 配 置 摻 雜 區 及 絕 1 I 緣 區 0 1 1 若 如 US Α4 ,729 ,969 所 建 議 3- $ 兩 相 鄰 摻 雜 區 的 接 觸 在 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210x29*7公犛) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( ) 1 1 各 相 反 方 向 上 相 對 於 摻 雜 區 而 設 置 時 * 則 問 题 更 為 嚴 重 1 1 〇 雖 然 9 (接觸間保持相同的最小距緘) 可 使 該 兩 摻 雑 區 1 I 彼 此 更 接 近 « 但 卻 由 於 至 其 他 與 此 相 郾 之 摻 雜 區 的 距 離 /·—N. 請 1 1 而 造 成 成 本 增 加 0 龙 閱 1 I 讀 1 1 本 發 明 的 檷 的 在 提 供 一 種 半 導 體 9 該 半 導 體 配 置 可 在 背 面 1 個 欲 接 之 1 第 —* 個 檐 向 上 Μ —- 個 儘 量 小 的 距 離 規 則 地 排 列 多 注 I 意 I m 之 摻 雑 區 〇 事 項 1 I 再 1 1 本 發 明 之 巨 的 藉 申 請 專 利 範 園 第 1 項 的 半 導 體 配 置 及 填 申 請 專 利 範 園 第 13項 的 製 造 方 法 而 得 >λ 達 成 〇 本 發 明 的 % 本 頁 衣 1 其 它 形 式 猜 參 見 申 請 專 利 範 醒 各 附 颶 項 〇 1 1 本 發 明 排 除 了 上 述 先 前 技 術 的 缺 點 〇 藉 使 接 觭 孔 各 設 1 I 定 在 摻 雜 區 的 相 同 側 » 而 得 Μ 設 多 個 具 有 接 觸 位 置 之 相 1 1 郾 摻 雑 區 « 其 中 所 有 相 郯 摻 雜 區 間 的 距 離 Μ 及 所 有 相 鄰 1T 1 接 m 間 的 距 鐮 皆 可 被 最 小 化 〇 本 發 明 之 方 法 可 實 現 具 極 1 I 有 規 則 结 構 的 半 導 體 配 置 Ο 尤 其 可 使 摻 雜 區 間 的 距 離 及 1 1 接 m 之 間 的 距 離 皆 一 樣 大 〇 若 摻 雑 區 與 接 m 孔 具 相 同 的 1 | 尺 寸 9 則 摻 雜 區 間 的 距 離 可 與 接 觸 孔 間 的 距 離 一 致 〇 I 本 發 明 亦 可 Μ 有 利 的 方 式 製 造 半 導 體 配 置 » 其 中 摻 雜 1 1 區 間 之 基 體 表 面 有 導 電 區 , 此 導 霣 區 被 絕 緣 區 包 園 〇 此 1 1 種 導 霣 區 可 為 霉 晶 體 的 閘 極 〇 包 園 導 霣 區 的 絕 緣 區 在 與 1 I 摻 雑 區 相 鄰 之 兩 fil 上 構 成 電 晶 體 的 源 極 及 汲 極 〇 1 1 本 發 明 特 別 適 合 用 來 實 現 結 構 具 強 烈 規 則 性 且 可 接 觸 1 I 多 個 緊 密 相 鄘 之 摻 雜 區 的 半 導 體 配 置 〇 例 如 儲 存 器 配 置 1 1 » 尤 其 是 動 態 儲 存 器 (DRAM) 〇 4- 單 電 晶 體 之 DR AM儲 存 單 1 1 1 1 1 1 本紙張尺度適用中國阈家標準(CNS ) Λ4規格(210 X 297公釐) A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明 ) 1 1 元 一 般 具 有 一 届 m 擇 電 晶 體 及 一 個 賭 存 單 元 電 容 器 〇 若 1 1 DRAM 儲 存 單 元 以 叠 团 屬 霣 容 器 技 術 設 計 時 9 則 儲 存 單 元 電 1 I 容 器 配 置 在 電 晶 體 上 方 〇 依 據 本 發 明 可 Μ 有 利 的 方 式 9 請 1 1 利 用 相 同 的 程 序 藉 助 白 動 m 整 之 接 觭 位 置 而 在 位 元 線 與 先 閱 1 I 讀 1 霄 晶 體 通 埴 終 端 (源極及汲極) 之 一 之 間 製 造 位 元 線 接 觸 背 \i} 1 I 1 並 在 電 晶 體 的 另 — m 通 道 終 端 與 電 晶 體 上 方 的 儲 存 單 1 | 意 I 元 霄 容 器 之 間 製 造 所 謂 的 厂 内 部 接 觸 J 〇 在 白 動 調 整 之 事 項 1 I 再 I 1 接 觴 位 置 中 * 接 m 面 不 是 以 石 版 照 相 術 (又稱光學技術) 填 寫 確 立 参 而 是 Μ 巳 具 有 的 结 構 而 確 立 〇 本 頁 1 本 發 明 尤 其 使 半 導 體 的 製 造 可 使 用 所 m 的 厂 最 小 光 檷」 1 I 0 最 小 光 柵 是 所 謂 厂 最 小 設 計 規 則 J 的 兩 倍 〇 最 小 設 計 1 I 規 則 相 當 於 一 欲 製 造 之 结 構 的 最 小 尺 寸 9 且 相 當 於 當 小 1 1 設 計 規 則 〇 若 有 镉 差 係 由 於 製 造 容 許 度 或 專 業 人 貝 所 知 訂 1 之 和 技 術 有 關 之 影 響 〇 1 I 若 接 觸 面 在 絕 緣 上 方 延 伸 的 長 度 為 兩 结 構 間 所 使 用 1 1 技 術 所 容 許 的 所 m 厂 最 大 邊 緣 位 置 誤 差 J 的 兩 倍 時 » 對 1 | 利 用 最 小 光 柵 來 製 造 的 半 導 體 配 置 特 別 有 利 〇 該 最 大 邊 緣 位 置 誤 差 從 每 一 絕 緣 區 朝 向 各 白 摻 雜 區 的 疽 一 側 開 始 1 1 〇 邊 緣 位 置 誤 差 是 兩 個 欲 製 造 之 结 構 之 邊 緣 的 相 互 間 之 1 I 鴒 差 (0 f f s e t ) • 因 尺 寸 之 誤 差 及 調 整 誤 差 而 造 成 〇 依 據 1 約 略 之 規 則 • 此 最 大 邊 緣 位 置 誤 差 等 於 Μ 上 所 定 義 之 最 1 1 小 設 計 規 則 1 | 的 三 分 之 一 〇 1 1 若 接 觸 面 具 上 述 之 構 造 1 則 半 導 體 配 置 可 利 用 最 小 光 1 ! 檷 實 現 參 因 為 製 造 接 觸 孔 時 (其如上述在第-5- -個横向上 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 294828 a7 B7五、發明説明(4 ) 經濟部中央標準局員工消費合作社印製 緣短觸明的。位右 摻方情緣出 下摻於部面面 實發 邊之接發孔,一 緣左 在上之邊若 於此現一觸觸 能本 ^口 大期之本觸if1* 上 面區差大故 明於出第接接。可若 最預應。接 W 大向 觸緣誤最,。說對能與個證路不。 到可對用於 _ 最横 接絕置少方面將相只明 一保短皆面 達不相之等 一 是在位至上觸δ(,差發下可現今觸 易現護止寸Eg每第 份面緣上區接一方誤本由這出至接 輕出保终尺B1由在 部觴邊之雜之 上置據且,間準之 可間可刻的 Η 生 · 一接無份摻連-1區位根,度面水整 整構況蝕上 Μ 產離 第是在部到相*-雑緣份度長觸術調 調结情為向 Μ 置距 中份若一伸生 摻邊部長的接技動 差之一作横 Μ 配的 其部造第延產 於故二的差在他自 誤造每是一i;*之緣 ,二製於而保 9 成。第差誤會其種 a)製在面第δρ±中» 成第的伸此確96形差於誤置不及此 則欲中觸在)a正面 構 ·份延因可9,只誤由置位亦以個 規在其接面則方觸 份份部份且亦72份置。位緣時準多 計會,該觸規上接 部部二部,時4,部位中緣邊造水的 設不免,接計面至 兩的第二度差US一 緣造邊大製術柵 小而遴刻的設觸度 由伸。第長誤利第邊製大最柵技光 最,被蝕例小接長 可延份使的置專使現的最此光述小 於差路行胞最在的 面方部,差位之法出份於為小上最 等誤短進實(=孔差 。《上的成誤緣述方未部β亦最據用 寸置。上此寸觸誤是接區伸完置邊上該區二重除用根利 尺位路面之尺接置皆 雜延況位規),雜第份去利 現 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(21〇Χ297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( ) 1 1 明 之 接 觸 面 像 平 常 一 樣 配 置 在 摻 雜 |||^ 上 方 之 中 央 • 只 要 1 1 沒 有 邊 緣 位 置 誤 差 • 則 接 觸 面 於 最 大 邊 緣 位 置 誤 差 之 長 1 1 度 有 意 義 地 延 伸 於 每 一 接 觸 孔 兩 側 之 絕 緣 匾 上 方 9 使 得 請 1 1 接 觸 面 具 有 最 小 設 計 規 則 的 之 尺 寸 5/ 3 • 接 觸 孔 可 無 問 先 閱 1 I 讀 1 題 地 設 在 其 上 〇 若 將 此 结 m 以 最 小 光 柵 實 琨 9 則 像 本 發 背 τέ 1 I 明 之 物 件 般 若 無 邊 緣 位 置 誤 差 時 9 接 觸 面 間 的 矩 離 將 等 冬 1 | 意 I 於 最 大 邊 緣 位 置 誤 差 〇 琨 今 若 製 造 半 導 體 配 置 時 • 調 整 事 項 1 I 再 1 1 兩 相 鄰 之 接 觸 面 使 每 一 接 觸 面 在 另 一 接 觸 面 的 方 向 上 填 有 邊 緣 位 置 誤 差 * 於 是 加 上 這 些 邊 緣 位 置 誤 差 9 故 導 寫 本 頁 衣 1 致 兩 接 鵑 面 之 重 叠 〇 1 1 在 現 今 之 技 術 水 m 中 若 Μ 相 同 的 石 版 照 相 術 製 造 m 相 1 I 鄺 之 接 觸 面 則 其 彼 此 間 之 距 離 需 等 於 最 小 設 計 規 則 0 1 1 其 同 樣 不 能 Μ 最 小 光 urn flte 實 現 〇 訂 I 專 利 US -A4 , 7 2 9 , 969亦不可能以最小光柵實現, 這 由 該 1 I 處 的 假 設 便 已 知 0 其 假 設 接 觴 間 的 距 離 不 同 於 摻 雜 區 間 1 1 的 距 離 * 接 觸 面 及 摻 雜 區 之 規 則 配 置 9 如 上 述 9 是 不 可 1 I 能 的 〇 I 本 發 明 之 物 件 中 9 則 不 可 能 導 致 兩 接 觴 面 間 之 短 路 » 1 1 因 為 只 有 接 觸 面 的 第 二 部 份 (其在每- -摻雑區同側的絕 1 I 緣 上 方 )是以石版照相術製造, 因此只有第- -部份可 1 1 1 能 有 邊 蝝 位 置 誤 差 » 若 無 邊 緣 位 置 誤 差 時 9 第 二 部 份 與 1 1 下 一 個 相 鄹 接 觸 面 間 的 距 離 等 於 最 大 邊 緣 位 置 誤 差 〇 兩 1 I 相 郾 接 觸 面 的 第 二 都 份 在 使 用 最 小 光 ΤΠΙΙ 時 彼 此 之 間 亦 有 1 1 等 於 最 小 設 計 規 刖 的 距 離 〇 7- 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 2^7公釐) A7 B7 經濟部中央標隼局員工消費合作社印繁 五、發明説明( y ) 1 1 下 將 根 據 附 Η 進 一 步 說 明 本 發 明 : 1 1 圔 1 至 圖 3 顧 示 本 發 明 之 實 施 例 t 即 圃 1 及 圓 2 為 横 1 I 截 面 匾 t 圖 3 為 俯 視 圖 〇 /-S 請 I 1 圖 4 是 匾 2 及 圖 3 之 實 胞 例 的 詳 细 圖 f 該 實 胞 例 Μ 最 先 閱 1 | ύ 1 小 光 檷 實 現 〇 背 ιέ 1 I 圖 1 m 示 —- 個 基 體 1 I 其 表 面 上 有 兩 個 在 第 個 横 向 冬 1 | 意 I 上 相 鄺 的 摻 雑 區 2 Ο 每 一 個 摻 雜 區 2 的 左 邊 各 有 一 涸 m 事 項 1 I 再 1 | 緣 區 3 該 絕 緣 區 3 在 基 體 1 中 作 為 溝 渠 絕 緣 〇 兩 絕 緣 填 區 3 中 之 絕 緣 區 因 此 位 在 兩 摻 雜 區 2 之 間 Ο 基 «3 1 之 寫 本 頁 衣 1 摻 雑 區 2 上 方 有 與 摻 雑 區 連 接 的 霣 極 或 接 觸 面 4 〇 接 觸 1 1 面 4 不 僅 只 在 各 摻 雜 區 上 方 延 伸 • 更 部 份 延 伸 到 摻 雜 區 1 I 左 方 的 絕 緣 區 3 之 上 方 0 接 觸 面 4 位 在 摻 雜 2 上 方 的 1 1 部 份 Μ 下 稱 作 第 一 部 份 4 } 9 接 觸 面 4 位 在 絕 緣 區 3 上 訂 1 方 的 部 份 被 稱 作 第 二 部 份 4 >若要分開製造兩部份4 t 1 I f 4 '則第二部份4 It 除 了 在 絕 緣 區 3 上 方 延 伸 外 » 亦 要 1 1 部 份 延 伸 到 摻 雜 區 2 上 方 使 與 第 一 部 份 4 t 重 叠 Ο 如 1 | 下 面 進 步 所 述 * 若 欲 在 最 小 光 柵 中 製 造 半 導 體 配 置 • | 便 需 如 此 〇 1 1 在 一 個 覆 蓋 上 述 结 構 的 絕 緣 層 7 中 » 在 每 一 個 接 觴 面 1 I 4 上 各 有 一 個 接 觸 孔 5 9 以 承 接 未 出 之 接 觸 此 接 觴 可 1 1 I 由 接 觸 孔 充 填 構 成 0 接 觴 孔 5 在 接 Η 面 4 上 方 的 正 中 • 1 1 其 亦 相 對 於 摻 雜 區 2 而 設 置 〇 此 處 假 設 接 觸 孔 5 製 造 時 1 I 邊 緣 立 置 未 出 現 誤 差 Ο 1 1 圈 1 至 圖 3 顧 示 半 導 « 配 置 8- , 其 在 製 造 時 未 出 現 邊 緣 1 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) A7 B7 五、發明説明(7 ) 位置誤差。這是實際上極難達到的理想情形。事實上由 於製程之不精確性在接觸孔5與接«面4之間及接觸面 4與摻雑區2或絕緣區3之間會出琨邊緣位置誤差。製 造接觸面4時使用的方法需皤保接《面4在第一個横向 上延伸在摻雜區2的整俚長度上方(第一部份4'),同時 其只延伸於相對應之絕緣區3上方之同俩(第二部份4" )0 Μ下將敘述如何製造圖1之半導體配置。首先在基體 1中製造摻雜區2及絕緣區3 。接著製造接觭面4 。然 後鍍上絕緣層7 ,並進行接觸孔5的蝕刻。再Μ —材料 ,尤其是金鼷,例如鋁,充填接觸孔5 Μ構成接觸。 製造上述结構的方法及材料為專業人員所熟知,故不 在此進一步說明。在此欲說明及顯示的只是本發明之重 要結構及其製造。 接觸面4可由複晶矽製成。ΕΡ-Α0567815曾提出一種逋 當之製造方法。根據該方法鍍上一曆複晶矽層,該複晶 矽層,該複晶矽層在構成接觸面的區域被摻雜(例如以硼 y衣 訂 (請兄閱讀背面之注意事項再填寫本頁) 用 利 如 例 /1. 法 刻 胜 的 當 遘 Μ 被 矽 晶 複 的 雜 摻 未 VI/ 雜 接 來 經濟部中央標準局員工消費合作社印$i 刻 蝕 濕 之 時 雜 摻 硼 Μ 後摻 最的 若矽 〇 晶 除複 去之 矽方 晶上*7 的 4 雜分 摻部 硼 一 對第 地2( 性區 擇雜 選摻 4 部 份二 部第 一 在 第需 。 只 行為 進因 動 自差 而誤 βη置 之位 出緣 散邊 擴現 2 出 區會 雑不 摻此 由因 用造 利製 雜的 雑 摻 行 雄 域 區 之 製 0 物 化 矽 鼷 金1 造 製 是 法 方 個1 另 的 4 面 觸 接 造 製 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨0X 297公釐) 294828 A7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明 ) 1 1 造 金 靨 矽 化 物 通 常 先 嫌 上 一 層 金 臞 層 • 接 著 再 鍍 上一 曆 1 I 结 構 化 的 複 晶 矽 曆 〇 然 後 進 行 退 火 t 金 颺 (例如钛)與 複 1 I 晶 矽 因 此 结 合 成 矽 化 物 〇 亦 可 Μ 首 先 鍍 上 —. 曆 複 晶矽 曆 1 I 請 1 I 接 著 再 鍍 上 一 層 结 構 化 的 金 靨 層 〇 US - A4 ,729 ,969 曾 无 閱 1 I 讀 1 敘 述 這 兩 種 方 法 〇 在 這 兩 種 情 況 中 只 需 對 複 晶 矽 進行 结 背 ιέ 1 I 構 化 之 噴 鍍 * 使 欲 製 造 之 接 觸 面 4 延 伸 在 絕 緣 區 3之 上 冬 1 I 意 I 方 > 且 延 伸 於 相 鄰 之 相 對 應 之 摻 雜 區 2 的 一 部 份 (第二 事 項 1 I 再 1 部 份 4 ) 之 上 方 〇 基 體 為 矽 時 « 若 鍍 上 層 金 靨 曆後 進 填 行 退 火 9 在 摻 雜 區 2 上 方 (第— -部份4 )因生成自動對 寫 本 頁 装 1 齊 之 矽 化 物 (S el f A 1 i g n e d Si 1 i C 1 d e ) 而 白 動 產 生一 矽 V«_>· 1 | 化 物 〇 當 然 須 確 保 由 白 動 對 齊 之 矽 化 物 所 生 成 的 矽化 物 1 I (第— -部份4 / )與經由鍍上结構化之複晶矽所產生的矽 1 1 化 物 (第二部份4 " )應互相重叠, 如此才可產生連續的 訂 | 接 m 面 4 0 1 I 上 述 由 摻 雜 之 複 晶 矽 構 成 的 接 觸 面 4 亦 同 樣 遘 用; 亦 1 1 需 確 保 複 晶 矽 層 (第二部份4 ,· )的摻雜部份與摻雜區2 重 1 1 叠 〇 重 叠 區 的 寬 度 需 至 少 等 於 最 大 邊 緣 位 置 誤 差 .因 此 誤 差 的 調 整 才 不 會 導 致 兩 部 份 4 f 1 4 " 不 相 重 叠 以構 成 1 1 —- 共 同 的 接 觸 面 4 〇 1 I 接 觸 孔 5 之 向 異 性 蝕 刻 時 只 蝕 刻 接 觸 面 4 之 上 方(接 1 1 m 面 4 作 為 蝕 刻 终 止 之 用 )而- -要触刻到接《面的旁邊 1 1 是 很 重 要 的 〇 否 則 絕 緣 區 3 或 基 Η 會 因 蝕 刻 而 損 壊, 而 1 | 可 能 使 所 製 造 的 结 構 間 產 生 短 路 0 因 此 » 接 觸 面 4應 大 1 1 於 接 觸 孔 5 * 使 接 面 4 與 接 觸 孔 5 的 誤 差 調 整 彼此 之 1 1 10 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印狀 五、發明説明 9 ) 1 1 間 差 異 不 大 〇 在 相 對 應 之 絕 緣 區 3 (第二部份4 ·· )上方 1 1 之 每 一 接 m 面 4 所 須 之 長 度 視 所 希 望 的 接 觸 孔 5 之 大 小 1 I 而 定 其 決 定 方 式 需 使 接 觸 孔 5 製 造 時 出 現 的 邊 緣 位 置 請 1 1 誤 差 對 接 m 面 4 無 窖 〇 先 閱 1 I 讀 1 圓 1 及 尚 待 說 明 的 國 2 所 顧 示 的 结 構 可 在 第 一 個 横 向 背 1 I 上 具 有 相 同 的 尺 寸 〇 Μ 最 小 光 4WI 價 製 造 時 t 其 情 況 為 : 在 1 I 意 I 第 一 横 向 上 9 摻 雜 區 2 絕緣區3 (或 圖 2 中 的 導 霣 區 6) 事 項 1 I 再 1 I 、 接 m 孔 5 及 接 觸 孔 5 間 的 絕 緣 層 7 中 之 小 徑 的 尺 寸 於 填 貧 I 是 基 本 上 部 對 應 於 半 導 體 霣 置 之 製 造 時 所 使 用 技 術 的 最 本 頁 今、 1 小 設 計 規 則 a 〇 在 此 情 形 下 < 若 接 觸 面 4 在 絕 緣 區 3 上 1 1 方 延 伸 的 長 度 等 於 最 大 邊 緣 位 置 誤 差 的 兩 倍 時 是 有 利 的 1 I 〇 故 其 整 個 寬 度 為 最 小 設 計 規 則 a 的 5/ 3 : 3/ 3在摻雑區2 1 1 之 上 方 9 2/ 3在相郾的絕緣區3 之上方c > 訂 1 如 此 在 製 造 接 觸 孔 5 時 第 一 横 向 之 左 方 及 右 方 各 出 現 1 I 對 接 觸 面 4 的 可 容 許 之 最 大 邊 緣 位 置 誤 差 〇 由 於 接 觸 面 1 1 4 間 的 距 離 至 少 等 於 最 大 邊 緣 位 置 誤 差 9 故 其 調 整 同 樣 1 | 並 非 很 重 要 〇 因 此 • 即 使 有 任 意 多 的 上 述 可 接 觸 之 摻 雜 區 2 互 相 排 列 • 亦 可 利 用 最 小 光 柵 而 沒 有 問 題 地 製 造 半 1 1 導 體 配 置 〇 1 I 圖 2 顧 示 一 個 近 圓 1 的 半 導 體 配 置 〇 但 具 有 多 個 在 1 1 I 第 一 梢 向 上 相 鄰 且 相 互 間 有 距 離 的 摻 雜 區 2 與 相 對 應 的 1 1 絕 緣 區 3 、 接 m 面 4 及 接 m 孔 5 〇 不 同 於 匾 1 • 絕 緣 區 1 I 3 在 基 體 1 的 上 方 〇 匾 中 只 有 兩 届 絕 緣 區 Μ 溝 渠 絕 緣 之 1 1 方 式 而 延 伸 在 基 « 1 之 中 〇 在 基 1 的 上 方 各 有 — 個 對 1 1 11 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX 297公漦) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 卜) 1 1 基 體 1 絕 緣 的 導 fS 區 6 被 絕 緣 區 3 包 圍 著 〇 在 中 間 的 兩 1 1 個 導 電 區 6 可 為 兩 霣 晶 體 T 的 閘 極 • 中 間 的 摻 雑 區 2 是 1 I 霣 晶 體 T 的 一 個 共 同 的 通 道 终 端 (源極或汲極) 〇 在 此 種 請 1 1 情 形 下 導 電 區 6 對 於 基 體 1 的 絕 緣 相 當 於 一 氧 化 閘 〇 經 先 閱 1 I 讀 1 由 相 對 應 之 接 觴 孔 5 不 僅 可 接 觸 到 兩 電 晶 Η Τ 共 同 的 通 背 1 1 之 1 道 终 端 * 亦 可 接 觴 到 由 兩 個 外 側 的 摻 雜 區 2 所 構 成 之 電 注 I 意 I 晶 體 T 的 其 他 通 道 终 端 〇 與 兩 電 晶 體 Τ 相 鄰 之 延 伸 基 體 事 項 1 I 再 1 I 1 中 的 絕 緣 區 3 是 埸 氧 化 區 〇 填 此 種 電 晶 體 T 的 配 置 例 如 存 在 DRAM 中 • 其 儲 存 單 元 Μ 寫 本 頁 木 1 叠 層 霄 容 設 計 « 且 每 兩 m 赭 存 單 元 的 各 電 晶 體 使 用 一 個 1 1 共 同 的 位 元 線 接 觸 〇 若 圖 2 為 此 種 配 置 9 則 中 間 的 摻 雜 1 I 區 2 可 經 一 個 位 元 線 接 觸 而 與 一 位 元 線 連 接 > 該 位 元 線 1 1 接 觸 由 充 填 相 對 應 之 接 觸 孔 5 所 構 成 〇 兩 個 外 側 的 摻 雜 訂 1 區 2 可 經 各 接 觸 孔 5 及 所 謂 的 厂 内 部 接 m J 而 各 與 一 個 1 I 叠 層 電 容 器 m 接 〇 1 1 如 上 所 述 9 本 發 明 使 整 個 配 置 可 利 用 最 小 光 檷 來 製 造 1 | 〇 即 » 導 霣 區 6 Λ 摻 雜 區 2 接 觸 孔 5 及 絕 緣 之 介 於 接 I 觸 孔 5 之 間 的 部 份 在 第 一 個 横 向 上 之 尺 寸 (考慮製造容 1 1 許 度 )基本上都對應於最小設計規則a > 其 只 和 使 用 之 技 1 I 術 有 闞 〇 1 1 I 其 逹 成 方 法 為 • 使 接 觸 面 4 寬 度 為 最 小 設 計 規 則 a 的 1 1 5/3 =接《孔5 對接觸面4 的調整之最大邊緣位置誤差 1 | 不 精 確 性 為 最 小 設 計 規 則 a 的 1/3 , 故不會損埭絕緣區3 1 1 或 基 體 1 而 導 致 可 能 之 短 路 〇 若 無 Λ 緣 位 置 誤 差 • 按 觸 1 1 孔 5 於 是 相 對 於 摻 雑 匾 2 在 第 一 横 向 上 設 置 於 最 小 設 計 1 I - 12 - 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) Μ Β7 經濟部中央標準局員工消費合作社印象 五、發明説明Ο ) 1 1 規 則 a 的 1/3 處。 1 1 圖 3 顯 示 上 述 叠 層 電 容 器 技 術 實 琨 之 DRAM之儲存單 1 I 元 〇 其 純 為 圖 示 » 且 只 詳 示 根 據 圖 2 所 說 明 之 兩 儲 存 單 請 1 1 I 元 的 電 晶 體 T 與 共 同 的 位 元 線 接 Η 〇 構 成 電 晶 體 Τ 的 摻 % 1 1 讀 1 I 雜 區 2 在 第 二 個 横 向 上 相 對 地 設 置 • 在 本 實 施 例 中 第 二 背 1¾ 1 1 之 1 横 向 垂 直 於 第 個 横 向 0 為 清 楚 說 明 • 所 顯 示 结 構 的 尺 意 1 寸 被 標 示 在 圈 3 中 9 和 最 小 之 設 計 規 則 a 相 Μ 聯 〇 事 項 1 I 再 1 I 如 上 所 述 » 其 相 當 於 製 造 半 導 體 配 置 所 使 用 技 術 之 最 填 寫 I --- 小 光 ΜΑ mn 的 半 〇 頁 1 圖 3 顯 示 出 儲 存 單 元 規 則 地 排 列 〇 兩 涸 與 園 3 中 淸 楚 1 1 顯 示 之 選 擇 電 晶 體 T 相 郾 之 選 擇 電 晶 體 與 共 同 的 位 元 線 1 I 接 觸 之 配 置 如 下 : 移 動 此 清 楚 顯 示 的 電 晶 體 Τ 一 個 最 小 1 1 光 4im fllfl 距 離 • 即 2a • 先 向 下 然 後 再 向 左 一 同 樣 寬 度 〇 如 此 11 1 可 得 到 一 種 具 相 對 設 置 之 儲 存 單 元 的 儲 存 矩 陣 0 1 I 俯 視 圓 中 顯 示 4 個 平 行 配 置 的 縱 向 延 伸 之 絕 緣 區 3 1 1 被 絕 緣 區 3 包 園 的 導 電 區 6 之 一 在 QSI Mb 3 中 K 虚 線 標 示 於 1 1 右 方 絕 緣 區 3 的 上 部 〇 在 本 寘 施 例 中 導 電 區 6 構 成 DRAM 的 字 元 線 * 其 同 時 也 是 儲 存 單 元 電 晶 體 T 的 閘 極 〇 1 1 儲 存 單 元 電 晶 體 T 以 所 諝 的 厂 四 分 之 一 間 距 之 佈 局 J 1 | 來 配 置 0 即 構 成 儲 存 單 元 電 晶 體 的 摻 雜 區 2 在 第 二 横 1 I 向 上 相 對 地 設 置 〇 在 圖 3 的 實 施 例 中 選 取 此 種 僱 差 (等 1 1 於 2/ 3 a )之有利方式為需能產生電晶«ΙΤ 之最佳配置 D 1 I 該 餳 差 可 實 現 欲 製 造 结 構 間 之 如 下 所 述 之 誤 差 容 許 距 離 1 1 〇 經 由 此 四 分 之 一 間 距 之 佈 局 尤 其 使 得 接 觸 孔 5 在 字 元 1 1 13 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(21 ΟΧ 297公楚) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ^ ) 1 1 線 延 伸 之 方 向 誤 差 容 許 距 離 〇 經 由 此 四 分 之 一 間 距 之 佈 1 1 局 尤 其 使 得 接 觸 孔 5 在 字 元 媒 延 伸 之 方 向 上 的 調 整 變 得 1 I 不 重 要 〇 接 m 孔 55在 垂 直 上 之 調 整 可 利 用 本 發 明 之 接 觸 請 1 1 面 4 相 對 於 摻 雜 區 2 的 不 對 稱 或 饒 心 構 造 而 毫 無 問 題 地 先 閱 1 I 讀 1 達 成 〇 背 面 1 I 之 1 每 兩 個 字 元 線 間 有 —' 涸 摻 雜 區 2 9 其 為 矩 形 〇 接 觸 面 意 1 4 則 為 正 方 形 其 不 只 在 摻 雜 區 2 上 方 延 伸 * 更 延 伸 到 事 項 1 I 再 1 I 各 白 之 右 方 相 鄰 的 絕 緣 區 3 上 方 之 —- 部 份 〇 填 寫 絕 緣 區 3 或 導 電 區 6 的 寬 度 及 彼 此 的 距 離 等 於 最 小 設 頁 1 計 規 則 a 〇 摻 雜 區 2 的 尺 寸 在 字 元 線 延 伸 的 方 向 上 等 於 1 1 最 小 設 計 規 則 a 的 5/ 3, 在 垂 直 於 該 方 向 的 方 向 上 等 於 最 I 1 小 設 計 規 則 a 〇 接 觸 面 4 為 正 方 形 $ 邊 長 為 最 小 設 計 規 1 1 則 a 的 5/3 >接觸面4 Μ最小設計規則a 的3 /3在 相 對 應 1 丁 1 之 摻 雜 區 2 之 上 方 延 伸 » 且 Μ 最 小 設 計 規 則 a 的 2/ 3在 1 I 各 別 之 絕 緣 區 3 之 上 方 延 伸 〇 其 彼 此 的 距 離 在 字 元 線 延 1 1 伸 之 方 向 上 (或絕緣區3 及導電區6 的方向上) 等 於 最 小 1 1 設 計 規 則 a , 在 垂 直 於 該 方 向 的 方 向 上 為 等 於 最 小 設 計 規 | 刖 a 的 1/3之最大邊緣位置誤差 1 1 接 觸 孔 5 亦 是 正 方 形 9 其 邊 長 等 於 最 小 設 計 規 則 a 〇 1 | 由 於 接 觸 孔 5 對 接 觸 面 4 精 確 調 整 時 在 每 一 個 方 向 上 安 1 I 全 距 離 決 定 於 最 大 邊 緣 位 置 親 差 • 且 接 觸 面 4 彼 此 間 至 1 1 少 亦 有 一 m 這 樣 的 距 離 故 製 造 時 即 使 出 現 最 大 邊 緣 位 1 | 置 誤 差 » 亦 可 確 保 利 用 最 小 光 櫬 可 製 造 無 誤 差 之 半 導 體 1 配 置 〇 1 1 1 4 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX 297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ^ ) 1 i 若 接 觸 面 4 由 一 金 靨 矽 化 物 構 成 9 其 中 首 先 m 上 一 層 1 1 金 臞 層 • 則 只 要 將 複 晶 矽 鍍 到 絕 緣 區 3 及 摻 雜 區 2 (接 觸 1 1 面 4 的 第 二 部 份 4 ) 的 邊 緣 即 已 足 夠 » 因 為 退 火 時 在 摻 '«V 請 1 I 雑 面 (第一 Ϊ 4 t )上方由於自動對齊之矽化物而可自 先 閱 1 I 讀 1 | 動 形 成 矽 化 物 〇 只 需 確 保 絕 緣 區 3 上 方 生 成 的 白 動 對 齊 背 1 I 之 1 之 矽 化 物 與 矽 化 物 互 相 重 叠 〇 因 此 9 由 各 別 絕 緣 1品 3 來 意 1 測 量 » 複 晶 矽 需 至 少 K 最 大 邊 緣 位 置 誤 差 噴 鍍 在 摻 雑 區 事 項 1 I 再 1 I 2 上 方 〇 由 硼 摻 雑 之 複 晶 矽 所 構 成 之 接 觸 面 4 的 製 造 亦 填 寫 本 同 0 頁 1 I 圖 4 顧 示 圖 2 及 鬮 3 之 實 施 例 的 詳 细 横 截 面 匾 9 其 Η 1 1 最 小 光 *mt fBH 製 造 且 無 邊 緣 位 置 誤 差 〇 其 顯 示 出 一 個 摻 雜 區 1 I 2 及 相 對 應 之 絕 緣 區 3 0 兩 者 (K及圖4 未示出之接觸 1 1 訂 1 孔 5) 均 Μ 最 小 光 AW 製 造 9 在 第 一 個 横 向 上 的 尺 寸 等 於 最 小 設 計 規 則 a c >接觸面4 具有第- -部份4 f 及 第 二 部 份 1 I t 其 中 第 一 部 份 4 獨自在摻雜區2 上方延伸之長度約 1 1 為 最 小 設 計 規 則 a ( >第二部份4 " 長 度 亦 為 a , 且 在 絕 緣 區 1 1 3 上 方 延 伸 2/ 3之長度在摻雜區2 上方延伸1 /3之 長 度 , I 使 第 一 部 份 4 與第二部份4 U 之 間 重 叠 1 / 3 a 〇 1 1 要 注 意 的 是 9 由 於 製 造 之 容 許 度 而 可 預 料 到 上 述 尺 寸 1 | 及 距 離 之 偏 差 〇 尤 其 可 能 的 是 9 一 些 絕 緣 3 之 一 部 份 1 | 亦 延 伸 於 摻 雜 區 2 之 上 〇 其 可 能 是 因 摻 雜 原 子 側 向 擴 1 1 至 摻 雜 區 2 中 而 造 成 或 設 有 導 電 區 6 時 9 由 於 其 側 向 1 I 之 絕 緣 (S p a c e r) • 則 這 些 絕 緣 (S p a c e r )即 為 絕 緣 區 3 之 1 成 份 〇 1 1 15 • 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨OX 297公犛) 五、發明説明( A7 B7 各 設長因術地可面置距 元 來略然技全,的配全 單柵個。的完時生體安 存 光一間述可 .0 產導的 儲 小用時已此則所半大 該 最使持 了因規在的較 ,Mii保除。計元計置 造 不普料故制設單設設 製 要中資,限小存柵間 的需AH高計它最儲光構 元 能DR提設其為對小结。 單可在而柵無度可最在性 存。 ,如進光上長則 K 法全 儲觸件例度小計體,是方安 於接條。強最設晶度不造之 用線界構止M在電強。製程 適元》 結截許,若止少之製 亦位之的高容外。截減明高 然的上 3 提置件善的 Μ 發提 當離術圖以配條改體予本可 明分技於體之界術晶上用此 發個於同晶明邊技電成利因 本一由不電發之行保組可 , 具 計的本上進確積並離 裝 (請.无聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) Λ4現格(2丨0Χ 297公漦)

Claims (1)

  1. ABCD
    204828 中請專禾j範圍第85105973號專利案可自行調整接觸位置之半導體配置及ϊϋ方法 ( 85年7月搞正)… 1 . 一種可自行調整接«位置之半専Η配置,其特激為〆/ (請先閱讀背面之注意事項再填寫本頁) -具有一届基體(1),在該基體表面第一届横向上至i ~ 有兩個彼此隔開的接雑區(2),摻雜區在第一個横向 上的同側各有一個絕緣區(3), -設有接觸面(4),其在^_一個横向上不僅在各接雜區 (2)上方延伸,且至W %份延伸於與該接雑區(2)相 ί 鄺的絕緣區(3 )上方、 i -每一個接觸面(4)上方皆設有一個接觸孔(5),以在 絕緣層(7)上承接可自動調整接觸。 : ^ 2. 如申請專利範圍第1項之半導《配置,其中每一 β接 «孔(5)至少一部份位在相對應接雑區(2)的上方。 3. 如申請專利範圍第1或第2項之半専體配置,其中摻 雑區(2)與絕緣區(3)在第一個横向上基本上是一樣大 的。 4. 如申請專利範園第3項之半導體配置,其中摻雑區(2) 、絕緣區(3)及接《孔(5)的尺寸基本上對應於製造半 導體配置時所使用技術的最小設計規則U)。 經濟部中央標準局負工消费合作社印製 5. 如申請專利範匾第1項之半導體配置,其中每一 ®接 «面(4)在各絕緣區(3)上方延伸的長度,由面向各接 雜區(2)的各絕緣區(3)之埴一側閬始,至少等於由使 用技術所產生的最大邊緣位置誤差,最多等於最大邊 緣位置誤差,最多等於最大邊緣位置誤差的三倍。 6. 如申請專利範圍第1項之半導B配置.其中一個絕緣 區(3)包圍一涸與基K (1)絕緣的辱電區(6)。 -17- 本紙張尺度適用中困國家橾準(CNS ) A4規格(2丨ox297公釐) 七、申請專利範圍 7. 如申請専利範圍第6項之半専傾配置.其中導電區(6) 是電晶體(T)的閜極,與導霣區(6)相鄰的兩届接雜區 (2)是電晶β(Τ)的源掻及汲極。 8. 如申請專利範圍第7項之半専體配置,其中該半専體 配置是一俚具叠暦®容器髂存單元的D A R Μ ,在此D R A Μ 中電晶體(Τ)是儲存單元中的選擇電晶超,且一俚睇存 單元電容器設置在電晶體(Τ)上方。 9. 如申請專利範圍第1 項之半専體配置,其中一 個摻雑區(2)係相對於和其在第一届横向上相郞的摻 雜區(2)而偏置在第二個横向上。 10. 如申請專利範圍第9項之半導體配置,其中偏差(off set)基本上等於最大进緣位置誤差的兩倍。 11. 如申謓專利範圍第1或第5項之半導體配置,其中 接觸面(4)含有金靥矽化物。 12. 如申請專利範圍第1或第5項之半導體配置,其中 接钿面(4 )含有複晶矽。 經濟部中央揉準局貝工消费合作社印装 (請先閱績背面之注意事項再填寫/ ,) 13. —種可自行調整接《位置之半導體配置之製造方法, 其係用於製造前述各項中任一項之半導體配置,其特 激為:接觸面(4)由兩部份(4 / ,4")製成,第一部份 (4')是接«面(4)在摻雑區(2)上方延伸部份,第二 部份(4")是接觸面(4)在絕緣區(3)上方延伸的部份. 磨擇一個不是Μ石版照相程序製造之第一部份(4'), 由此可以習知方法避免»緣位置誤差,第二部份(4") 的製造使第二部份在沒有邊緣位置誤差時Μ最大邊緣 -1 8 - 本紙张尺度逋用中國國家橾準(CNS ) Α4現格(210Χ297公釐) Α8 ο Β8 4828__ 申請專利範圍 位置誤差的長度延伸於第一部份(4< )之上方,於是亦 延伸於摻雜區(2)之上方。 (請先閱績背面之注意事項再填寫本頁) 14. 如申請專利範圍第13項之方法,其中製造接雑區(2) 時將基體(1)在相對應之位置以ffl摻雑,製造接觸面 (4)時鍍上一層複晶矽層,複晶矽層在每一接觸面(4) 延伸於相對應之絕緣區(3)上方的部份,K及面向各 摻雜區(2)的一側開始延伸之處,在各摻雜區(2)上方 在最大»緣位置誤差長度上以硼摻雑,並Μ胜刻法S 擇性地對除去未摻雜之複晶矽,硼摻雜之複晶矽是在 絕緣層(7)中製造接《孔(5)時作為蝕刻终止之用。 15. 如申請專利範圍第13項之方法,其中製造接《面(4) 時鍍上一層金靨層,在每一接觸面(4)延伸於絕緣區( 3)上方的部位,以及面向各摻雜區(2)的一側開始延 伸之處,在各摻雜區(2)上方在最#邊緣位置誤差長 度上鍍上複晶矽,由此可形成_ g K之结構化複晶矽 t f 層,且進行退火κ產生金靨矽物, _ ijn - ^ 經濟部中央標準局負工消費合作社印製 16. 如申請專利範園第13至15項1方法,其中所需之程 序步驟以下述方式進行:若無邊置誤差產生時, 接觸面(4)以最大邊緣位置誤差的兩倍之長度,從每 一個絕緣區(3)面向各摻雜區(2)的這一側開始,形成 在各絕緣區(3)之上方,且若無邊緣位置誤差產生時, 接《孔(5) Κ最大邊緣位置誤差之長度從每一絕緣區( 3)面向各接雜區(2)的這一側開始,形成在各絕緣區( 3 )之上方。 19- 本紙張尺度適用中國國家標準(CNS ) Α4洗格(2丨0Χ297公釐)
TW085105973A 1995-05-23 1996-05-21 TW294828B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP95107911A EP0749156B1 (de) 1995-05-23 1995-05-23 Halbleiteranordnung mit selbstjustierten Kontakten und Verfahren zu ihrer Herstellung

Publications (1)

Publication Number Publication Date
TW294828B true TW294828B (zh) 1997-01-01

Family

ID=8219283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085105973A TW294828B (zh) 1995-05-23 1996-05-21

Country Status (8)

Country Link
US (1) US5864155A (zh)
EP (1) EP0749156B1 (zh)
JP (1) JP3863219B2 (zh)
KR (1) KR100520693B1 (zh)
AT (1) ATE183335T1 (zh)
DE (1) DE59506590D1 (zh)
HK (1) HK1005005A1 (zh)
TW (1) TW294828B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9605858B2 (en) 2010-09-14 2017-03-28 Google Inc. Thermostat circuitry for connection to HVAC systems

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811350A (en) * 1996-08-22 1998-09-22 Micron Technology, Inc. Method of forming contact openings and an electronic component formed from the same and other methods
JP3405508B2 (ja) * 1997-05-30 2003-05-12 富士通株式会社 半導体集積回路
US6261948B1 (en) 1998-07-31 2001-07-17 Micron Technology, Inc. Method of forming contact openings
US6380023B2 (en) * 1998-09-02 2002-04-30 Micron Technology, Inc. Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits
JP3394914B2 (ja) * 1998-09-09 2003-04-07 株式会社東芝 半導体装置およびその製造方法
KR100560632B1 (ko) * 1998-10-01 2006-05-25 삼성전자주식회사 금속 샐러사이드를 이용한 반도체 장치의 제조방법
US6261924B1 (en) 2000-01-21 2001-07-17 Infineon Technologies Ag Maskless process for self-aligned contacts
US7326611B2 (en) * 2005-02-03 2008-02-05 Micron Technology, Inc. DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004962B1 (ko) * 1985-02-08 1989-12-02 가부시끼가이샤 도오시바 반도체장치 및 그 제조방법
JPH0799738B2 (ja) 1985-09-05 1995-10-25 三菱電機株式会社 半導体装置の製造方法
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
US4877755A (en) * 1988-05-31 1989-10-31 Texas Instruments Incorporated Method of forming silicides having different thicknesses
NL8903158A (nl) * 1989-12-27 1991-07-16 Philips Nv Werkwijze voor het contacteren van silicidesporen.
JP2524862B2 (ja) * 1990-05-01 1996-08-14 三菱電機株式会社 半導体記憶装置およびその製造方法
KR920008294B1 (ko) * 1990-05-08 1992-09-26 금성일렉트론 주식회사 반도체 장치의 제조방법
ATE168500T1 (de) 1992-04-29 1998-08-15 Siemens Ag Verfahren zur herstellung eines kontaktlochs zu einem dotierten bereich
US5530276A (en) * 1993-01-21 1996-06-25 Nippon Steel Corporation Nonvolatile semiconductor memory device
KR0137229B1 (ko) * 1993-02-01 1998-04-29 모리시다 요이찌 반도체 기억장치 및 그 제조방법
JP2570100B2 (ja) * 1993-05-16 1997-01-08 日本電気株式会社 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9605858B2 (en) 2010-09-14 2017-03-28 Google Inc. Thermostat circuitry for connection to HVAC systems

Also Published As

Publication number Publication date
DE59506590D1 (de) 1999-09-16
EP0749156A1 (de) 1996-12-18
EP0749156B1 (de) 1999-08-11
JP3863219B2 (ja) 2006-12-27
ATE183335T1 (de) 1999-08-15
US5864155A (en) 1999-01-26
HK1005005A1 (en) 1998-12-18
KR100520693B1 (ko) 2006-06-08
JPH08330548A (ja) 1996-12-13
KR960043230A (ko) 1996-12-23

Similar Documents

Publication Publication Date Title
TW312050B (zh)
TW459367B (en) A method and structure for improved alighment tolerance in multiple, singularized plugs
TW442922B (en) Semiconductor device and method for manufacturing thereof
TW437011B (en) A memory cell with a stacked capacitor
TW461083B (en) Memory-cells arrangement and its production method
US10978482B2 (en) Ferroelectric memory device with select gate transistor and method of forming the same
TW495964B (en) Semiconductor integrated circuit device and its manufacturing method
TW544872B (en) Semiconductor integrated circuit device including nonvolatile semiconductor memory
TW209913B (zh)
TW266322B (zh)
TW441038B (en) Manufacturing method of ETOX flash memory
TW294828B (zh)
JP2007329489A (ja) 集積回路装置およびその製造方法
JPH08236729A (ja) 半導体素子の製造方法
TW318269B (zh)
TW379417B (en) Buried bitline structure and the manufacture method
TW312041B (zh)
TW461084B (en) Production method for a stack-capacitor
TW421888B (en) Method for the production of a capacitor for a semiconductor arrangement
TW424326B (en) SRAM-cells arrangement and its production method
TW508799B (en) Methods of forming wiring layers on integrated circuits including regions of high and low topography, and integrated circuits formed thereby
TW457694B (en) Static random access memory (SRAM)
TW419793B (en) Secmiconductor integrated circuit
JP2553995B2 (ja) Dramセルの製造方法
TW399317B (en) Semiconductor memory arrangement and its production method

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent