JPH0810248B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0810248B2 JPH0810248B2 JP63201225A JP20122588A JPH0810248B2 JP H0810248 B2 JPH0810248 B2 JP H0810248B2 JP 63201225 A JP63201225 A JP 63201225A JP 20122588 A JP20122588 A JP 20122588A JP H0810248 B2 JPH0810248 B2 JP H0810248B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- flip
- function
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 本発明は半導体装置の機能を入力信号の一部を使って
選択する方法に関する。
選択する方法に関する。
従来、この種の機能選択方法は入力信号の一部が高レ
ベルか低レベルかの違いによって機能を選択する方法で
あった。したがって、機能選択のための入力信号数をｎ
個とすると2n通りの機能選択をすることができる。
ベルか低レベルかの違いによって機能を選択する方法で
あった。したがって、機能選択のための入力信号数をｎ
個とすると2n通りの機能選択をすることができる。
上述した従来の機能選択方法は、所望の機能選択枝の
数を2nとすると、機能選択のための入力信号数はｎ個以
上必要となってくる。また、半導体装置のテストをする
ときなどのように、なんらかの機能選択をする必要があ
るときには機能選択専用の入力信号が必要となった。
数を2nとすると、機能選択のための入力信号数はｎ個以
上必要となってくる。また、半導体装置のテストをする
ときなどのように、なんらかの機能選択をする必要があ
るときには機能選択専用の入力信号が必要となった。
本発明の機能選択方法を持つ半導体装置は、機能選択
入力信号をセット入力としリセット入力信号をリセット
入力とするフリップフロップと、前記機能選択入力信号
を反転した信号をセット入力とし前記リセット入力信号
をリセット入力とするフリップフロップとを有し、これ
ら両フリップフロップの出力を機能選択ないしは指定信
号として用いている。
入力信号をセット入力としリセット入力信号をリセット
入力とするフリップフロップと、前記機能選択入力信号
を反転した信号をセット入力とし前記リセット入力信号
をリセット入力とするフリップフロップとを有し、これ
ら両フリップフロップの出力を機能選択ないしは指定信
号として用いている。
したがって、機能選択のための入力信号数をｎとする
と3n通りまたは4n通りの機能選択をすることが可能とな
り、また、機能選択専用の入力信号がなくても半導体装
置のテストモードを設定することも一般的に可能とな
る。
と3n通りまたは4n通りの機能選択をすることが可能とな
り、また、機能選択専用の入力信号がなくても半導体装
置のテストモードを設定することも一般的に可能とな
る。
次に、本発明について図面を参照して説明する。
第１図は本発明の第一の実施例の論理回路図である。
機能選択入力信号Ｓは反転回路１とNAND回路４とに入力
され、リセット入力信号はNAND回路５とNAND回路７と
に入力される。NAND回路４とNAND回路５とはそれぞれ互
いの出力を入力としてフリップフロップ２を構成する。
前記反転回路１の出力はNAND回路６に入力され、このNA
ND回路６と前記NAND回路７とはそれぞれ互いの出力を入
力としてフリップフロップ３を構成する。そして、NAND
回路４の出力すなわちフリップフロップ２の出力を機能
指定信号F1とし、NAND回路６の出力すなわちフリップフ
ロップ３の出力を機能指定信号F2とする。
機能選択入力信号Ｓは反転回路１とNAND回路４とに入力
され、リセット入力信号はNAND回路５とNAND回路７と
に入力される。NAND回路４とNAND回路５とはそれぞれ互
いの出力を入力としてフリップフロップ２を構成する。
前記反転回路１の出力はNAND回路６に入力され、このNA
ND回路６と前記NAND回路７とはそれぞれ互いの出力を入
力としてフリップフロップ３を構成する。そして、NAND
回路４の出力すなわちフリップフロップ２の出力を機能
指定信号F1とし、NAND回路６の出力すなわちフリップフ
ロップ３の出力を機能指定信号F2とする。
第２図はこの実施例の真理値表である。設定（イ），
（ロ）のようにリセット信号が低レベルであるとNAND
回路5,7の出力が高レベルとなり機能指定信号F1は機能
選択入力信号Ｓを反転させたレベルの信号となって機能
指定信号F2は信号Ｓと同じレベルの信号となる。また設
定（ハ），（ニ）のようにリセット入力信号が高レベ
ルのときは機能選択入力信号Ｓのレベルが低レベルが高
レベルかによってそれぞれフリップフロップ２またはフ
リップフロップ３がセットされ、信号F1または信号F2が
高レベルとなる。設定（ホ）のようにリセット入力信号
が高レベルで機能選択入力信号Ｓがパルス入力である
とするとフリップフロップ2,3ともにセットされ、機能
指定信号F1,F2ともに高レベルとなる。すなわち、機能
選択入力信号Ｓが高レベルか低レベルかあるいはパルス
入力かによってそれぞれ信号F1,F2の組合せが異なり、
一つの選択入力信号で３通りの機能選択ができる。
（ロ）のようにリセット信号が低レベルであるとNAND
回路5,7の出力が高レベルとなり機能指定信号F1は機能
選択入力信号Ｓを反転させたレベルの信号となって機能
指定信号F2は信号Ｓと同じレベルの信号となる。また設
定（ハ），（ニ）のようにリセット入力信号が高レベ
ルのときは機能選択入力信号Ｓのレベルが低レベルが高
レベルかによってそれぞれフリップフロップ２またはフ
リップフロップ３がセットされ、信号F1または信号F2が
高レベルとなる。設定（ホ）のようにリセット入力信号
が高レベルで機能選択入力信号Ｓがパルス入力である
とするとフリップフロップ2,3ともにセットされ、機能
指定信号F1,F2ともに高レベルとなる。すなわち、機能
選択入力信号Ｓが高レベルか低レベルかあるいはパルス
入力かによってそれぞれ信号F1,F2の組合せが異なり、
一つの選択入力信号で３通りの機能選択ができる。
第３図はこれを説明する図で、信号Ｓによって信号F
1,F2に対して３通りの選択枝があることを示す。即ち、
本実施例においては、入力された機能選択入力信号Ｓ及
びリセット入力信号Ｒとの２つの外部信号に応じて、半
導体装置の機能を指定する機能指定信号を22よりも多く
発生して半導体装置各部へ供給している。即ち、機能選
択のための入力信号数をｎとすると3n通りの機能選択が
できることになる。
1,F2に対して３通りの選択枝があることを示す。即ち、
本実施例においては、入力された機能選択入力信号Ｓ及
びリセット入力信号Ｒとの２つの外部信号に応じて、半
導体装置の機能を指定する機能指定信号を22よりも多く
発生して半導体装置各部へ供給している。即ち、機能選
択のための入力信号数をｎとすると3n通りの機能選択が
できることになる。
第４図は本発明の第二の実施例の論理回路図である。
機能選択入力信号Ｓは反転回路11とＤ型フリップフロッ
プ12のクロック端子に入力され、その反転回路11の出力
はＤ型フリップフロップ13のクロック端子に入力され
る。これらのＤ型フリップフロップ12,13のデータ入力
端子には高レベルが入力され、低レベルで動作するリセ
ット端子にはリセット入力信号が入力される。そし
て、フリップフロップ12の出力を機能指定信号F1とし、
フリップフロップ13の出力を機能指定信号F2とする。
機能選択入力信号Ｓは反転回路11とＤ型フリップフロッ
プ12のクロック端子に入力され、その反転回路11の出力
はＤ型フリップフロップ13のクロック端子に入力され
る。これらのＤ型フリップフロップ12,13のデータ入力
端子には高レベルが入力され、低レベルで動作するリセ
ット端子にはリセット入力信号が入力される。そし
て、フリップフロップ12の出力を機能指定信号F1とし、
フリップフロップ13の出力を機能指定信号F2とする。
第５図はこの実施例の真理値表である。設定（ｉ）の
ようにリセット入力信号が低レベルであればフリップ
フロップ12,13はリセットされて機能指定信号F1,F2はと
もに低レベルとなり、設定（ii）のように信号が高レ
ベルで機能選択入力信号Ｓに変化がなければ信号F1,F2
にも変化はない。また、設定（iii）のように信号Ｓが
立上ればＤ型フリップフロップ12がセットされて機能指
定信号F1が高レベルとなり、設定（iv）のように信号Ｓ
が立下がれば、Ｄ型フリップフロップ13がセットされて
機能指定信号F2が高レベルとなる。そして、設定（ｖ）
のように信号Ｓをパルス入力とすると２つのフリップフ
ロップはともにセットされて信号F1,F2はともに高レベ
ルとなる。すなわち、機能選択入力信号Ｓが変化のない
信号であるか、リセット解除されてから一回だけ立上り
をするか立下りをするか、あるいはパルス入力信号であ
るかによってそれぞれ信号F1,F2の組合せが異なり、一
つの選択入力信号で４通りの機能選択ができる。
ようにリセット入力信号が低レベルであればフリップ
フロップ12,13はリセットされて機能指定信号F1,F2はと
もに低レベルとなり、設定（ii）のように信号が高レ
ベルで機能選択入力信号Ｓに変化がなければ信号F1,F2
にも変化はない。また、設定（iii）のように信号Ｓが
立上ればＤ型フリップフロップ12がセットされて機能指
定信号F1が高レベルとなり、設定（iv）のように信号Ｓ
が立下がれば、Ｄ型フリップフロップ13がセットされて
機能指定信号F2が高レベルとなる。そして、設定（ｖ）
のように信号Ｓをパルス入力とすると２つのフリップフ
ロップはともにセットされて信号F1,F2はともに高レベ
ルとなる。すなわち、機能選択入力信号Ｓが変化のない
信号であるか、リセット解除されてから一回だけ立上り
をするか立下りをするか、あるいはパルス入力信号であ
るかによってそれぞれ信号F1,F2の組合せが異なり、一
つの選択入力信号で４通りの機能選択ができる。
第６図はこれを説明する表で、信号Ｓによって信号F
1,F2に対して４通りの選択枝があることを示す。また、
機能選択のための入力信号数をｎとすると4n通りの機能
選択ができることになる。
1,F2に対して４通りの選択枝があることを示す。また、
機能選択のための入力信号数をｎとすると4n通りの機能
選択ができることになる。
以上説明したように本発明は機能選択のための入力信
号それぞれに対して３通り、あるいは４通りの機能選択
を可能とさせることにより、機能選択専用の信号数を少
くすることができる。また、本来クロック入力である端
子に本発明を適用し、高レベルまたは低レベルで変化の
ない信号のときは半導体装置のテストモードとなるよう
に設定すると、専用の入力信号なくてもテストモードの
設定が可能である。
号それぞれに対して３通り、あるいは４通りの機能選択
を可能とさせることにより、機能選択専用の信号数を少
くすることができる。また、本来クロック入力である端
子に本発明を適用し、高レベルまたは低レベルで変化の
ない信号のときは半導体装置のテストモードとなるよう
に設定すると、専用の入力信号なくてもテストモードの
設定が可能である。
第１図は本発明の第一の実施例の論理回路図、第２図は
第１図の実施例の真理値表図、第３図は第１図の実施例
による機能選択枝表図、第４図は第二の実施例の論理回
路図、第５図は第４図の実施例の真理値表図、第６図は
第４図の実施例による機能選択枝表図である。 Ｓ……機能選択入力信号、……リセット入力信号、F
1,F2……機能指定信号、1,11……反転回路、2,3……フ
リップフロップ、12,13……Ｄ型フリップフロップ。
第１図の実施例の真理値表図、第３図は第１図の実施例
による機能選択枝表図、第４図は第二の実施例の論理回
路図、第５図は第４図の実施例の真理値表図、第６図は
第４図の実施例による機能選択枝表図である。 Ｓ……機能選択入力信号、……リセット入力信号、F
1,F2……機能指定信号、1,11……反転回路、2,3……フ
リップフロップ、12,13……Ｄ型フリップフロップ。
Claims (2)
- 【請求項１】機能選択用外部入力信号をセット入力とし
リセット入力信号をリセット入力とする第１のフリップ
フロップと、前記機能選択用外部入力信号を反転した信
号をセット入力とし前記リセット入力信号をリセット入
力とする第２のフリップフロップとを有し、前記第１及
び第２のフリップフロップは、それぞれ前記機能選択用
外部入力信号と前記リセット入力信号との論理レベルの
所定の組み合わせと前記リセット入力信号が所定の論理
レベルにあるときの前記機能選択用外部入力信号の論理
レベルの変化とに応じた所定の個数の機能指定内部信号
を発生することを特徴とする半導体集積回路。 - 【請求項２】機能選択用外部入力信号をクロック入力と
しデータ端子に定レベル信号を受けリセット信号をリセ
ット入力とする第１のフリップフロップと、前記機能選
択用外部入力信号の反転信号をクロック入力としデータ
端子に前記定レベル信号を受け前記リセット信号をリセ
ット入力とする第２のフリップフロップとを有し、前記
第１及び第２のフリップフロップの出力を機能指定内部
信号とすることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201225A JPH0810248B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63201225A JPH0810248B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0251081A JPH0251081A (ja) | 1990-02-21 |
| JPH0810248B2 true JPH0810248B2 (ja) | 1996-01-31 |
Family
ID=16437410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63201225A Expired - Lifetime JPH0810248B2 (ja) | 1988-08-12 | 1988-08-12 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810248B2 (ja) |
-
1988
- 1988-08-12 JP JP63201225A patent/JPH0810248B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0251081A (ja) | 1990-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684830A (en) | Output circuit for a programmable logic array | |
| JPS63158475A (ja) | スキヤンパス方式の論理集積回路 | |
| JPH0810248B2 (ja) | 半導体集積回路 | |
| JP2618669B2 (ja) | 半導体集積回路装置のテストモード設定回路 | |
| JPH083514B2 (ja) | カウンタ・テスト装置 | |
| JPS60142282A (ja) | 半導体集積回路 | |
| JP2702147B2 (ja) | 集積回路のテストモード設定回路 | |
| JPH0728735Y2 (ja) | 遅延発生回路 | |
| JPS59161131A (ja) | 分周方式 | |
| JP2924030B2 (ja) | クロック信号選択回路 | |
| JP2655435B2 (ja) | テストモード設定回路 | |
| JPH0719016Y2 (ja) | Ａｓｉｃのテスト・モード設定回路 | |
| JPS6222432B2 (ja) | ||
| JPH05308259A (ja) | ディレー調整用集積回路 | |
| JPH07104037A (ja) | 半導体集積回路 | |
| JPH03105269A (ja) | テスト回路 | |
| JPH0422220A (ja) | タイマー回路 | |
| JPH0342813B2 (ja) | ||
| JPS59128464A (ja) | 半導体集積回路のテスト入力回路 | |
| JPS59211317A (ja) | フリツプフロツプ | |
| JPH0210913A (ja) | 半導体集積論理回路 | |
| JPS62135781A (ja) | テスト回路 | |
| JPH0614105B2 (ja) | テスト回路 | |
| JPH0831785B2 (ja) | ディジタル位相比較器 | |
| JPH04255110A (ja) | 半導体集積回路 |