JPH079604B2 - 数値制御装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は数値制御装置、特に機械側に取付けられたセ
ンサからの信号が入力したときのサーボ・モータ等の位
置検出に関する。

［従来の技術］ 第３図は従来の数値制御装置のハード構成を示すブロッ
ク図である。図において、（１）は数値制御装置本体の
メインCPU、（２）はメインメモリ、（３）は２次メモ
リとして使用される3.5インチマイクロ・フロッピーデ
ィスクインターフエース（以下インターフエースはI/F
と略称する。）で、（4a）は機械のタッチセンサ等のセ
ンサ入力I/Fである。

（５）はサーボ・モータを制御するサーボ・モータ・コ
ントロールI/F、（6a）はサーボ・モータの回転位置を
知るためにサーボ・モータに取付けられたエンコーダ
（10a）からの位置信号を入力するためのエンコーダI/
F、（７）は操作者が数値制御装置付き工作機械を操作
するためのオペレーション・ボードI/F、（８）は3.5イ
ンチマイクロ・フロッピーディスクI/F（３）に装着さ
れる3.5インチ・マイクロ・フロッピーディスク、
（９）は操作者が実際に操作するオペレーション・ボー
ドで、（10）はサーボ・モータである。

（101）はセンサ入力I/F（４）からメインCPU（１）へ
の割込信号、（102）はサーボ・モータ（10）を駆動す
るための電力を供給する電力線、（103）はサーボ・モ
ータ（10）の軸に取付けられたエンコーダ（10a）から
のフィードバック信号である。

次に動作について説明する。まず、操作者が、オペレー
ション・ボード（９）上で操作する。その入力キーデー
タをオペレーション・ボードI/F（７）が受信し、それ
をメインCPU（１）が解読し、メイン・メモリ（２）上
のプログラムに従って、サーボ・モータ・コントロール
I/F（５）を通して、サーボ・モータ（10）を駆動す
る。そして、サーボ・モータ（10）に取付けられたエン
コーダ（10a）からの信号（103）がエンコーダI/F（6
a）により受信されて、メインCPU（１）がサーボ・モー
タ（10）の位置制御をおこなう。

ここで、エンコーダI/F（6a）には、エンコーダ（10a）
からの信号パルスをカウントするパルス・カウンタが含
まれており、この部分については第４図にて説明する。

第４図はエンコーダI/F（6a）の詳細を示した回路図で
ある。図において、（11）はエンコーダからの入力信号
を微分する微分回路、（14）は４ビットのアップ／ダウ
ンカウンタ、（12）はアップ／ダウンカウンタ（14）に
入力するカウントパルス発生回路、（13）はアップ／ダ
ウンカウンタ（14）に入力するアップ／ダウンの切替信
号発生回路、（15）はアップ／ダウンカウンタ（14）の
出力データをラッチするカウンタ・ラッチ回路で、（1
8）はカウンタ・ラッチ回路（15）にラッチ動作させる
ための信号を発生するカウンタラッチ信号発生回路であ
る。（16）はカウンタ・ラッチ回路（15）でラッチした
データを一時保存し、第３図のメインCPU（１）読み出
すバッファー回路、（17）は第３図のメインCPU（１）
が出力するアドレスをデコードするアドレス・デコーダ
回路である。

例えば工具長計測等の場合について考えると、機械側に
取付けられたセンサ部に工具の先端が接触し、センサ部
がセンサ信号を数値制御装置に送ると、その信号は第３
図のセンサ入力I/F（4a）に入力され、センサ入力I/F
（4a）はメインCPU（１）に対して割込信号（101）を送
出する。メインCPU（１）は割込処理にて第４図のカウ
ンタ・ラッチ信号発生回路（18）にカウンタ・ラッチ回
路（15）にアップ／ダウンカウンタ（14）の計数値をラ
ッチするように指示した後、アドレス・デコーダ部（1
7）を通してバッファー回路（16）よりラッチしたデー
タを読み出す。

［発明が解決しようとする課題］ 従来の数値制御装置は以上のように構成されており、機
械側のタッチセンサ等のセンサ入力がセンサ入力I/F（4
a）に取込まれた後、メインCPU（１）に割込みを発生
し、その後メインCPUが割込処理をしてエンコーダI/F
（6a）内のアップ／ダウンカウンタ（14）の計数値をラ
ッチしてモータ（10）の回転位置を取り込むという動作
をしている。

従って、実際のセンサ入力のタイミングとアップ／ダウ
ンカウンタ（14）計数値のラッチのタイミングとの間に
時間差を生じ、正確なサーボ・モータ（10）の回転位置
を検出できないという問題点があった。

この発明は、上記の問題点を解消するためになされたも
ので、所定のセンサ入力があった時点のモータの回転位
置を高精度に知ることができる数値制御装置を得る事を
目的とする。

［課題を解決するための手段］ この発明に係る数値制御装置は、モータの回転位置を検
出する位置検出器からのパルス信号を計数するカウン
タ、このカウンタの計数値を所定の周期でラッチしてCP
Uに送出する第１のカウンタ・ラッチ手段、及び割り込
み信号の入力により第１のカウンタ・ラッチ手段に代わ
ってカウンタの計数値をラッチし、CPUに送出する第２
のカウンタ・ラッチ手段を備えた位置入力インターフェ
ースと、外部センサからの信号を入力し、所定のセンサ
入力に対してCPUに割り込み信号を送出すると共に位置
入力インターフェースに割り込み信号を送出するセンサ
入力インターフェースとを備えたものである。

［作用］ 一般にCPUの割り込み処理というのは、CPUを動作させる
為の複数のCPU命令のフェッチサイクル、命令デコード
サイクル、命令実行サイクル、割り込み処理前のCPU状
態の保存、及び割り込み処理後のCPU状態の復帰の処理
が必要であり、CPUに割り込み信号が入力されてからカ
ウンタ・ラッチ手段にカウンタの計数値をラッチするよ
うに指示するまでに時間がかかかり、ラッチされた計数
値が割り込み信号の発生のタイミングのものとは異なっ
たものとなる。この点を、この発明においては、カウン
タの計数値を、CPUを介さずに、次のようにしてハード
ウエアにより自動的にラッチすることにより解決してい
る。

この発明においては、センサ入力インターフェースは外
部センサからの信号の内、所定のセンサ入力が入力され
ると、CPU及び位置入力インターフェースにそれぞれ割
り込み信号を送出する。位置入力インターフェースに割
り込み信号が入力されると、第２のカウンタ・ラッチ手
段は、第１のカウンタ・ラッチ手段に代わってカウンタ
の計数値をラッチする。従って、位置入力インターフェ
ースにカウンタの計数値をラッチするための駆動信号を
供給する際に、CPUを経由せずに、センサ入力インター
フェースから直接供給するようにしたので、所定のセン
サ入力があった後に遅滞なくカウンタの計数値をラッチ
することができる。このため、そのセンサ入力があった
時のカウンタの計数値がラッチされ、その計数値がCPU
の割り込み処理により取り込まれることで、センサ入力
があった時のモータの回転位置を高精度に知ることがで
きる。

［実施例］ 以下この発明の実施例を図について説明する。

第１図はこの発明の一実施例に係る数値制御装置のハー
ド構成を示すブロック図である。図において、（１）〜
（３）、（５）、（７）〜（10）は第３図のものと同一
のものを示す。（４）はこの発明の位置入力I/Fに相当
するセンサ入力I/Fで、機械側に取付けられたセンサか
らの信号を受けた後、メインCPU（１）に対して割込み
信号（101）を送出すると共に、エンコーダI/Fにカウン
タ・ラッチ信号（104）を送出する。（６）はエンコー
ダI/F（６）で、サーボ・モータ（10）の軸に取付けら
れたエンコーダ（10a）からのフィードバック信号（10
3）を入力し、後述するようにその計数及びラッチ動作
をする。

第２図はエンコーダI/F部（６）のハードウェア構成を
示すブロック図で、図において、（11）は微分回路、
（12）はカウント・パルス発生部、（13）はアップ／ダ
ウン切替信号発生回路、（14）は４ビットアップ／ダウ
ンカウンタ（以下カウンタという）、（15）はカウンタ
・ラッチ回路、（16）はバッファー回路、（17）はアド
レス・デコーダ回路で、（18）はカウンタ・ラッチ信号
発生回路である。このカウンタ・ラッチ信号発生部（1
8）は一定の周期でラッチ信号を発生している。

（19）はこの実施例により追加されたセンサI/F入力
部、（20）もこの実施例により追加したカウンタ・ラッ
チ回路である。（21）は選択信号発生回路であり、セン
サI/F入力部（19）からの出力により一時的にカウンタ
・ラッチ回路（15）を禁止状態にし、カウンタ・ラッチ
回路（20）を有効な状態にする。このため、センサI/F
入力部（19）からの出力があると、カウンタ・ラッチ回
路（20）がカウンタ（14）の計数値をラッチし、その計
数値がバッファー部（16）に一時保存された後データバ
スを介してメインCPU（１）に取り込まれる。

次に動作について説明する。

基本的動作は従来例と同じなので省略し、工具長計測等
の場合で考えると、従来例と同様に第１図のセンサ入力
I/F（４）に所定のセンサ信号が入力されると、、メイ
ンCPU（１）に対し割込信号（101）を発生すると同時
に、エンコーダI/F（６）に対しカウンタ・ラッチ信号
（104）を送出する。

カウンタ・ラッチ信号（104）がエンコーダI/F（６）に
入力されると、それは第２図のセンサI/F入力部（19）
に入る。センサI/F入力部（19）は選択信号発生回路（2
1）に制御信号を送出する。選択信号発生回路（21）は
その制御信号が入力されると、カウンタ・ラッチ回路
（15）に禁止信号を送出し、カウンタ・ラッチ回路（2
0）に選択信号を送出する。これによりカウンタ・ラッ
チ回路（20）のみがここでは有効に機能することにな
る。それと同時にセンサI/F入力部（19）からラッチ信
号がカウンタ・ラッチ回路（20）に送られ、その時のカ
ウンタ（14）の計数値がカウンタ・ラッチ回路（20）に
ラッチされる。

このようにして、所定のセンサ信号が入力したときのカ
ウンタ（14）の計数値が第１図のメインCPU（１）の介
在無しにラッチされる。

そして、カウンタ・ラッチ回路（20）にラッチされた計
数値はバッファー回路（16）に一時記憶され、その後所
定のタイミングでメインCPU（１）に取り込まれて、前
記センサ入力時の計数値が把握される。

このように、センサ入力I/F（４）からエンコーダI/F
（６）にカウンタ・ラッチ信号（104）を送出してその
時の計数値をラッチするようにしたので、メインCPU
（１）がカウンタ・ラッチ回路（20）にラッチ処理を指
示するまでの時間が不要となり、それによる時間遅れが
なくなって、精度の高い位置情報を得ることができるよ
うになった。

なお、上記実施例では所定のセンサ入力によりカウンタ
をラッチするカウンタ・ラッチ回路を１つだけ付加した
例を示したが、複数のカウンタ・ラッチ回路を設けるよ
うにしても良い。

［発明の効果］ 以上のようにこの発明によれば、センサ入力I/Fからの
割り込み信号を位置入力インターフエースが受け取る
と、第２のカウンタ・ラッチ回路がカウンタの計数値を
直ちにラッチするようにしたので、割り込み処理の際の
カウンタの計数値の把握に時間遅れがなく、位置検出精
度の高いものが得られている。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る数値制御装置のハー
ド構成を示すブロック図、第２図は第１図のエンコーダ
I/F部のハード構成を示すブロック図、第３図は従来の
数値制御装置のハード構成を示すブロック図、第４図は
第３図のエンコーダI/Fのブロック図である。 図において、（１）はメインCPU、（２）はメインメモ
リ、（３）はマイクロ・デイスクI/F、（４）はセンサ
入力I/F、（５）はサーボ・モータ・コントロールI/F、
（６）はエンコーダI/F、（10）はサーボ・モータ、（1
4）はカウンタ、（15）はカウンタ・ラッチ回路、（1
6）はバッファー回路、（20）はカウンタ・ラッチ回
路、（21）は選択信号発生回路である。 なお、図中同一符号は同一又は相当部を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】モータの回転位置を検出する位置検出器か
   らのパルス信号を計数するカウンタ、このカウンタの計
   数値を所定の周期でラッチしてCPUに送出する第１のカ
   ウンタ・ラッチ手段、及び割り込み信号の入力により前
   記第１のカウンタ・ラッチ手段に代わって前記カウンタ
   の計数値をラッチし、CPUに送出する第２のカウンタ・
   ラッチ手段を備えた位置入力インターフェースと、 外部センサからの信号を入力し、所定のセンサ入力に対
   してCPUに割り込み信号を送出すると共に、前記位置入
   力インターフェースに割り込み信号を送出するセンサ入
   力インターフェースと を備えたことを特徴とする数値制御装置。