JPH0222709A - 数値制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は数値制御装置、特に機械側に取付けられたセ
ンサからの信号が入力したときのサーボ・モータ等の位
置検出に関する。

［従来の技術］ 第３図は従来の数値制御装置のハード構成を示すブロッ
ク図である。図において、（１）は数値制御装置本体の
メインＣＰＵ、（２）はメインメモリ、（３）は２次メ
モリとして使用される３、５インチマイクロ管フロッピ
ーディスクインターフェース（以下インターフェースは
ｌ／Ｆと略称する。）で、（４ａ）は機械のタッチセン
サ等のセンサ入力１７Ｐである。

（５）はサーボ・モータを制御するサーボ・モータ書コ
ントロールｌ／Ｐ　、　（６ａ）はサーボ中モータの回
転位置を知るためにサーボ・モータに取付けられたエン
コーダ（１０ａ）からの位置信号を入力するためのエン
コーダｌ／Ｐ　、　（７）は操作者が数値制御装置付き
工作機械を操作するためのオペレーション・ボードＩ／
Ｐ　、　（８）は３．５インチマイクロ・フロッピーデ
ィスクｌ／Ｐ　（３）に装着される３、５インチ・マイ
クロ・フロッピーディスク、（９）は操作者が実際に操
作するオペレーション・ボードで、（１０）はサーボ・
モータである。

（１０１）はセンサ入力１／Ｐ　（４）からメインＣＰ
Ｕ（１）への割込信号、（１０２）はサーボ・モータ（
１０）を駆動するための電力を供給する電力線、（１０
３）はサーボ・モータ（１０）の軸に取付けられたエン
コーダ（１０ａ）からのフィードバック信号である。

次に動作について説明する。まず、操作者が、オペレー
ション・ボード（９）上で操作する。その入力キーデー
タをオペレーション・ボードｌ／Ｐ（７）が受信し、そ
れをメインＣＰ　Ｕ　（１）が解読し、メイン・メモリ
（２）上のプログラムに従って、サーボ・モータ・コン
トロールＩ／Ｆ　（５）を通して、サーボ・モータ（ｌ
Ｏ）を駆動する。そして、サーボ・モータ（１０）に取
付けられたエンコーダ（１０ａ）からの信号（１０３）
がエンコーダＩ／Ｐ　（Ｂａ）により受信されて、メイ
ンＣＰ　Ｕ　（１）がサーボ・モータ（１０）の位置制
御をおこなう。

ここで、エンコーダＩ／Ｐ　（６ａ）には、エンコーダ
（１０ａ）からの信号パルスをカウントするパルス書カ
ウンタが含まれており、この部分については第４図にて
説明する。

第４図はエンコーダｌ／Ｆ（８ａ）の詳細を示した回路
図である。図において、（１１）はエンコーダからの入
力信号を微分する微分回路、（１４）は４ビツトのアッ
プ／ダウンカウンタ、（１２）はアップ／ダウンカウン
タ（１４）に入力するカウントパルス発生回路、（１３
）はアップ／ダウンカウンタ（１４）に入力するアップ
／ダウンの切替信号発生回路、（１５）はアップ／ダウ
ンカウンタ（１４）の出力データをラッチするカウンタ
・ラッチ回路で、（１８）はカウンタ・ラッチ回路（１
５）にラッチ動作させるための信号を発生するカウンタ
ラッチ信号発生回路である。

（１６）はカウンタ・ラッチ回路（１５）でラッチした
データを一時保存し、第３図のメインＣＰ　Ｕ　（１）
読み出すバッファー回路、（１７）は第３図のメインＣ
Ｐ　Ｕ　（１）が出力するアドレスをデコードするアド
レス・デコーダ回路である。

例えば工具長計測等の場合について考えると、機械側に
取付けられたセンサ部に工具の先端が接触し、センサ部
がセンサ信号を数値制御装置に送ると、その信号は第３
図のセンサ入力１／Ｐ　（４ａ）に入力され・センサ入
力！／Ｐ　（４ａＨよメインＣＰＵ（１）に対して割込
信号（ｌｏｔ）を送出する。メインＣＰ　Ｕ　（１）は
割込処理にて第４図のカウンタ・ラッチ信号発生回路（
１８）にカウンタ・う・ソチ回路（１５）にアップ／ダ
ウンカウンタ（１４）の計数値をラッチするように指示
した後、アドレス・デコーダ部（７）を通してバッファ
ー回路（１６）よりラッチしたデータを読み出す。

［発明が解決しようとする課題］ 従来の数値制御装置は以上のように構成されており、機
械側のタッチセンサ等のセンサ入力がセンサ入力Ｉ／Ｆ
　（４ａ）に取込まれた後、メインＣＰＵ（１）に割込
みを発生し、その後メインＣＰＵが割込処理をしてエン
コーダｌ／Ｆ　（１３ａ）内のアップ／ダウンカウンタ
（１４）の計数値をラッチしてモータ（ｌＯ）の回転位
置を取り込むという動作をしている。

従って、実際のセンサ入力のタイミングとアップ／ダウ
ンカウンタ（１４）計数値のラッチのタイミングとの間
に時間差を生じ、正確なサーボ・モータ（ｌＯ）の回転
位置を検出できないという問題点があった。

この発明は、上記の問題点を解消するためになされたも
ので、所定のセンサ入力があった時点のモータの回転位
置を高精度に知ることができる数値制御装置を得る事を
目的とする。

［課題を解決するための手段］ この発明に係る数値制御装置は、外部センサからの信号
を入力し、所定のセンサ入力に対してＣＰＵに割り込み
信号を送出するセンサインターフェースを有する。更に
、五エンコーダ等の位置検出器からのパルス信号を計数
するカウンタ、カウンタの計数値を所定の周期でラッチ
してＣＰＵに送出する第１のカウンタ・ラッチ回路、及
び前記の割り込み信号の発生によりカウンタの計数値を
ラッチし、ＣＰＵに送り出する第２のカウンタ・ラッチ
回路を備えた位置入力インターフェースを有する。

［作　用］ この発明においては、セン字サインターフエースから割
り込み信号が位置入力インターフェースに人力されると
、第２のカウンタ・ラッチ回路がその時点のカウンタの
計数値をラッチする。このようにして、カウンタの計数
値を、ＣＰＵを介さずに、バードウェアにより自動的に
ラッチする。

［実施例］ 以下この発明の実施例を図について説明する。

第１図はこの発明の一実施例に係る数値制御装置のハー
ド構成を示すブロック図である。図において、（１）〜
（３）　　（５）　　（７）〜（１０）は第３図のもの
と同一のものを示す。（４）はこの発明の位置人力１／
Ｆに相当するセンサ入力！／Ｆで、機械側に取付けられ
たセンサからの信号を受けた後、メインＣＰ　Ｕ　（１
）に対して割込み信号（１０１）を送出すると共に、エ
ンコーダｌ／Ｐにカウンタ・ラッチ信号（１０４）を送
出する。（６）はエンコーダＩ／Ｆ（６）で、サーボ・
モータ（１０）の軸に取付けられたエンコーダ（１０ａ
）からのフィードバック信号（１０３）を入力し、後述
するようにその計数及びラッチ動作をする。

第２図はエンコーダｌ／Ｆ部（６）のハードウェア構成
を示すブロック図で、図において、（１１）は微分回路
、（１２）はカウント・パルス発生部、（１３）はアッ
プ／ダウン切替信号発生回路、（１４）は４ビツトアツ
プ／ダウンカウンタ（以下カウンタという）（１５）は
カウンタ・ラッチ回路、（１Ｂ）はバッファー回路、（
１７）はアドレス・デコーダ回路で、（１８）はカウン
タ・ラッチ信号発生回路である。このカウンタ・ラッチ
信号発生部（１８）は一定の周期でラッチ信号を発生し
ている。

（１９）はこの実施例により追加されたセンサＩ／Ｆ入
力部、（２０）もこの実施例により追加したカウンタ・
ラッチ回路である。（２１）は選択信号発生回路であり
、センサｌ／Ｆ入力部（１９）からの出力により一時的
にカウンタ・ラッチ回路（１５）を禁止状態にし、カウ
ンタ・ラッチ回路（２０）を有効な状態にする。このた
め、センサＩ／Ｐ入力部（１９〉からの出力があると、
カウンタ・ラッチ回路（２０）がカウンタ（１４）の計
数値をラッチし、その計数値がバッファ一部（１６）に
−時保存された後データバスを介してメインＣＰ　Ｕ　
（１）に取り込まれる。

次に動作について説明する。

基本的動作は従来例と同じなので省略し、工具長計測等
の場合で考えると、従来例と同様に第１図のセンサ入力
１／Ｐ　（４）に所定のセンサ信号が入力されると、メ
インＣＰ　Ｕ　（１）に対し割込信号（ｌｏｔ）を発生
すると同時に、エンコーダＩ／ｒ’　（８）に対しカウ
ンタ・ラッチ信号（１０４）を送出する。

カウンタ・ラッチ信号（１０４）がエンコーダ１／Ｆ（
６）に人力されると、それは第２図のセンサＩ／Ｆ入力
部（Ｌ９）に入る。センサｌ／Ｐ入力部（１９）は選択
信号発生回路（２１）に制御信号を送出する。選択信号
発生回路（２１）はその制御信号が入力されると、カウ
ンタ・ラッチ回路（１５）に禁止信号を送出し、カウン
タ・ラッチ回路（２０）に選択信号を送出する。

これによりカウンタ・ラッチ回路（２０）のみがここで
は釘効に機能することになる。それと同時にセンサＩ／
Ｆ入力部（１９）からラッチ信号がカウンタ・ラッチ回
路（２０）に送られ、その時のカウンタ（１４）の計数
値がカウンタ・ラッチ回路（２０）にラッチされる。

このようにして、所定のセンサ信号が人力したときのカ
ウンタ（１４）の計数値が第１図のメインＣｐ　Ｕ　（
Ｌ）の介在無しにラッチされる。

そして、カウンタ・ラッチ回路（２ｏ）にラッチさン れた計数値はハファー回路（１６）に−時記憶され、そ
の後所定のタイミングでメインヤＣＰ　Ｕ　（１）に取
り込まれて、前記センサ入力時の計数値が把握される。

このように、センサ入力１／Ｐ　（４）からエンコ一ダ
ｌ／Ｐ　（８）にカウンタ・ラッチ信号（７，０４）を
送出してその時の計数値をラッチするようにしたので、
メインＣＰ　Ｕ　（Ｌ）がカウンタ・ラッチ回路（２ｏ
）にラッチ処理を指示するまでの時間が不要となり、そ
れによる時間遅れがなくなって、精度の高い位置情報を
得ることができるようになった。

なお、上記実施例では所定のセンサ入力によりカウンタ
をラッチするカウンタ・ラッチ回路を１つだけ付加した
例を示したが、複数のカウンタ・ラッチ回路を設けるよ
うにしても良い。

［発明の効果］ 以上のようにこの発明によれば、センサ入力Ｉ／Ｆから
の割り込み信号を位置入力インターフェースが受は取る
と、第２のカウンタ・ラッチ回路がカウンタの計数値を
直ちにラッチするようにしたので、割り込み処理の際の
カウンタの計数値の把握に時間遅れがなく、位置検出精
度の高いものが得られている。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る数値制御装置のハー
ド構成を示すブロック図、第２図は第１図のエンコーダ
Ｉ／Ｉ’部のハード構成を示すブロック図、第３図は従
来の数値制御装置のハード構成を示すブロック図、第４
図は第３図のエンコーダ１７Ｐのブロック図である。 図において、（１）はメインＣＰＵ、（２）はメインメ
モリ、（３）はマイクロ・ディスクｌ／Ｆ　、　（４）
はセンサ入力１／Ｐ　、　（５）はサーボ・モータ・コ
ントロールＩ／Ｐ　、　（［ｉ）はエンコーダＩ／Ｐ　
、　（１０）はサーボ・モータ、（１４）はカウンタ、
（１５）はカウンタ・ラッチ回路、（１Ｂ）はバッファ
ー回路、（２０）はカウンタ・ラッチ回路、 （２１）は選択信号発生回路で ある。 なお、 図中同一符号は同−又は相当部を示す。

Claims (1)

1. 【特許請求の範囲】 外部センサからの信号を入力し、所定のセンサ入力に対
   してＣＰＵに割り込み信号を送出するセンサインターフ
   ェースと、 エンコーダ等の位置検出器からのパルス信号を計数する
   カウンタ、カウンタの計数値を所定の周期でラッチして
   ＣＰＵに送出する第１のカウンタ・ラッチ回路、及び前
   記の割り込み信号の発生によりカウンタの計数値をラッ
   チし、ＣＰＵに送り出す第２のカウンタ・ラッチ回路を
   備えた位置入力インターフェースと を有すことを特徴とする数値制御装置。