JPH0515184A - 速度検出装置 - Google Patents
速度検出装置Info
- Publication number
- JPH0515184A JPH0515184A JP3162763A JP16276391A JPH0515184A JP H0515184 A JPH0515184 A JP H0515184A JP 3162763 A JP3162763 A JP 3162763A JP 16276391 A JP16276391 A JP 16276391A JP H0515184 A JPH0515184 A JP H0515184A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- pulse
- signal
- pulses
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 サンプリング遅れの小さい速度検出装置を提
供する。 【構成】 電流演算周期Ｔiにおいて、その周期Ｔiの最
初に発生するフィードバックパルスでパルス数とパルス
間隔のカウントを開始する手段と、それまでカウントし
てきたパルス数とパルス間隔をラッチする手段と、速度
ループ演算が行われてから次の速度ループ演算が行われ
るまでのＴiのＮ周期の間、前記周期Ｔiごとにそれらの
ラッチされたパルス数とパルス間隔を読み込み、それぞ
れについて加算する手段と、速度ループにおいて加算さ
れたパルス数とパルス間隔から速度フィードバック信号
を演算する手段とで構成される。
供する。 【構成】 電流演算周期Ｔiにおいて、その周期Ｔiの最
初に発生するフィードバックパルスでパルス数とパルス
間隔のカウントを開始する手段と、それまでカウントし
てきたパルス数とパルス間隔をラッチする手段と、速度
ループ演算が行われてから次の速度ループ演算が行われ
るまでのＴiのＮ周期の間、前記周期Ｔiごとにそれらの
ラッチされたパルス数とパルス間隔を読み込み、それぞ
れについて加算する手段と、速度ループにおいて加算さ
れたパルス数とパルス間隔から速度フィードバック信号
を演算する手段とで構成される。
Description
【０００１】
【産業上の利用分野】本発明は、工作機械やロボット等
に使用されるサーボ制御装置に使用される速度検出装置
に関するものである。
に使用されるサーボ制御装置に使用される速度検出装置
に関するものである。
【０００２】
【従来の技術】従来の速度検出装置の構成について図
１，図４および図５を用いて説明する。図１はモータに
接続したエンコーダからの出力パルスと時間をカウント
する計測手段を示すものである。モータ８に接続したエ
ンコーダ９からの出力パルス（Ａ相信号，Ｂ相信号）
は、エンコーダ信号処理回路３０で４逓倍処理され、モ
ータの回転方向に応じてＣＷ信号あるいはＣＣＷ信号が
出力され、カウンタ４でカウントされる。またクロック
発生部１０からの発生パルスは、カウンタ５でカウント
される（時間計測を行う）。カウントされたデータは、
後述されるタイミングでそれぞれレジスタ２，レジスタ
３にラッチされる。一方、ＣＰＵ１は速度周期Ｔsごと
に、信号処理回路７からのパルス入力有無信号を判定
し、パルス入力有りと判定した時は、レジスタ２および
レジスタ３からデータを読み出す。またその後、ラッチ
許可信号を信号処理回路６に入力する。信号処理回路６
は、ラッチ許可信号が入力されてから最初のフィードバ
ックパルスが入力された時、ラッチ信号，リセット信号
をそれぞれ前記レジスタ（２，３），前記カウンタ
（４，５）に出力する。この時、前記カウンタ（４，
５）でそれまでカウントされてきたデータは前記レジス
タ（２，３）にラッチされ、前記カウンタ（４，５）は
リセットされる。前記レジスタ（２，３）にラッチされ
たパルス数データ，時間データは、次の速度周期の始め
で読み出され、速度フィードバック信号が演算される。
以上に述べたことをフロー図に表したのが図４、タイミ
ング図に表したのが図５である。
１，図４および図５を用いて説明する。図１はモータに
接続したエンコーダからの出力パルスと時間をカウント
する計測手段を示すものである。モータ８に接続したエ
ンコーダ９からの出力パルス（Ａ相信号，Ｂ相信号）
は、エンコーダ信号処理回路３０で４逓倍処理され、モ
ータの回転方向に応じてＣＷ信号あるいはＣＣＷ信号が
出力され、カウンタ４でカウントされる。またクロック
発生部１０からの発生パルスは、カウンタ５でカウント
される（時間計測を行う）。カウントされたデータは、
後述されるタイミングでそれぞれレジスタ２，レジスタ
３にラッチされる。一方、ＣＰＵ１は速度周期Ｔsごと
に、信号処理回路７からのパルス入力有無信号を判定
し、パルス入力有りと判定した時は、レジスタ２および
レジスタ３からデータを読み出す。またその後、ラッチ
許可信号を信号処理回路６に入力する。信号処理回路６
は、ラッチ許可信号が入力されてから最初のフィードバ
ックパルスが入力された時、ラッチ信号，リセット信号
をそれぞれ前記レジスタ（２，３），前記カウンタ
（４，５）に出力する。この時、前記カウンタ（４，
５）でそれまでカウントされてきたデータは前記レジス
タ（２，３）にラッチされ、前記カウンタ（４，５）は
リセットされる。前記レジスタ（２，３）にラッチされ
たパルス数データ，時間データは、次の速度周期の始め
で読み出され、速度フィードバック信号が演算される。
以上に述べたことをフロー図に表したのが図４、タイミ
ング図に表したのが図５である。
【０００３】
【発明が解決しようとする課題】以上従来の技術におい
て述べたことを図５を用いて述べれば、図５中の区間１
内のパルス数を表すパルス数データｐ1，時間間隔を表
す時間データｔ1が、速度周期スタート点Ｓ1において読
み込まれ速度フィードバック信号が演算されているとい
うことになる。これは、速度周期スタート点Ｓ-1直後の
最初のフィードバックパルスが入力した時点にて確定し
たデータを、速度周期スタート点Ｓ1で用いるというこ
とであり、それは、最大ＴS分の、速度フィードバック
信号のサンプリング遅れがあるということである。その
ため、速度ループの応答性が悪化し、速度ループゲイン
が上げられない等、速度制御上の問題がある。
て述べたことを図５を用いて述べれば、図５中の区間１
内のパルス数を表すパルス数データｐ1，時間間隔を表
す時間データｔ1が、速度周期スタート点Ｓ1において読
み込まれ速度フィードバック信号が演算されているとい
うことになる。これは、速度周期スタート点Ｓ-1直後の
最初のフィードバックパルスが入力した時点にて確定し
たデータを、速度周期スタート点Ｓ1で用いるというこ
とであり、それは、最大ＴS分の、速度フィードバック
信号のサンプリング遅れがあるということである。その
ため、速度ループの応答性が悪化し、速度ループゲイン
が上げられない等、速度制御上の問題がある。
【０００４】本発明は上記従来の課題を解決するもの
で、サンプリング時間を短縮した速度制御方法を提供す
るものである。
で、サンプリング時間を短縮した速度制御方法を提供す
るものである。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は速度ループと電流ループを１：Ｎの割合で
処理するサーボ制御装置において、電流演算周期Ｔiに
おいて、その周期Ｔiの最初に発生するフィードバック
パルスでパルス数とパルス間隔のカウントを開始する手
段と、同時にそれまでカウントしてきたパルス数とパル
ス間隔をラッチする手段と、速度ループ演算が行われて
から次の速度ループ演算が行われるまでのＴ iのＮ周期
の間、前記周期Ｔiごとにそれらのラッチされたパルス
数パルス間隔を読み込み、それぞれについて加算する手
段と、速度ループにおいて加算されたパルス数とパルス
間隔から速度フィードバック信号を演算する手段とを備
えた構成により、速度フィードバック信号のサンプリン
グ遅れの小さい速度検出を行おうとするものである。
め、本発明は速度ループと電流ループを１：Ｎの割合で
処理するサーボ制御装置において、電流演算周期Ｔiに
おいて、その周期Ｔiの最初に発生するフィードバック
パルスでパルス数とパルス間隔のカウントを開始する手
段と、同時にそれまでカウントしてきたパルス数とパル
ス間隔をラッチする手段と、速度ループ演算が行われて
から次の速度ループ演算が行われるまでのＴ iのＮ周期
の間、前記周期Ｔiごとにそれらのラッチされたパルス
数パルス間隔を読み込み、それぞれについて加算する手
段と、速度ループにおいて加算されたパルス数とパルス
間隔から速度フィードバック信号を演算する手段とを備
えた構成により、速度フィードバック信号のサンプリン
グ遅れの小さい速度検出を行おうとするものである。
【０００６】
【作用】上記した構成によれば、電流演算周期Ｔiごと
にパルス数データと時間間隔データをサンプリングする
ことができ、そのことより速度フィードバック信号の遅
れをＴsの１／Ｎというように小さくすることができ、
速度ループの応答性を向上させることができる。また、
そのことにより、速度ループゲインを大きくとることが
できる等、速度制御性能を向上させることができる。
にパルス数データと時間間隔データをサンプリングする
ことができ、そのことより速度フィードバック信号の遅
れをＴsの１／Ｎというように小さくすることができ、
速度ループの応答性を向上させることができる。また、
そのことにより、速度ループゲインを大きくとることが
できる等、速度制御性能を向上させることができる。
【０００７】
【実施例】本発明の実施例を図１，図２および図３を用
いて詳細に説明する。図１の構成要素の働きについては
前記従来の技術で述べた通りであるが、異なる点はＣＰ
Ｕ１からのラッチ許可信号は電流演算周期Ｔiごとに出
力されることである。信号処理回路７においては、ラッ
チ許可信号がリセット信号として入力された時その出力
（パルス入力有無信号）はクリアされる。そしてその
後、最初のフィードバックパルスが入力された時その出
力（パルス入力有無信号）はセットされ、それは、次の
リセット信号が入力されるまで保持される。図２は本発
明実施例のフロー図であるが、図中４０は電流ループ処
理を示し、４１は速度ループ処理を示す。以下これと図
１を用いて説明する。図２パルス入力有無判定部１２に
おいて、図１の信号処理回路７の出力（パルス入力有無
信号）の判定を行う。パルス入力有りと判定された時
は、図１のレジスタ２，レジスタ３にそれぞれパルス数
データｐ1，時間データｔ1がラッチされているから、そ
れらを読み込む（図２（１３））。次に、これらのデー
タｐ1，ｔ1はそれぞれＣＰＵ内のレジスタＰ，Ｔに足し
込まれる（図２（１４））。次に、ラッチ許可信号が図
１の信号処理回路６に出力される（図２（１５））。な
お、図２パルス入力有無判定部１２においてパルス入力
無しと判定された時は、前記１３〜１５の処理は行われ
ない。
いて詳細に説明する。図１の構成要素の働きについては
前記従来の技術で述べた通りであるが、異なる点はＣＰ
Ｕ１からのラッチ許可信号は電流演算周期Ｔiごとに出
力されることである。信号処理回路７においては、ラッ
チ許可信号がリセット信号として入力された時その出力
（パルス入力有無信号）はクリアされる。そしてその
後、最初のフィードバックパルスが入力された時その出
力（パルス入力有無信号）はセットされ、それは、次の
リセット信号が入力されるまで保持される。図２は本発
明実施例のフロー図であるが、図中４０は電流ループ処
理を示し、４１は速度ループ処理を示す。以下これと図
１を用いて説明する。図２パルス入力有無判定部１２に
おいて、図１の信号処理回路７の出力（パルス入力有無
信号）の判定を行う。パルス入力有りと判定された時
は、図１のレジスタ２，レジスタ３にそれぞれパルス数
データｐ1，時間データｔ1がラッチされているから、そ
れらを読み込む（図２（１３））。次に、これらのデー
タｐ1，ｔ1はそれぞれＣＰＵ内のレジスタＰ，Ｔに足し
込まれる（図２（１４））。次に、ラッチ許可信号が図
１の信号処理回路６に出力される（図２（１５））。な
お、図２パルス入力有無判定部１２においてパルス入力
無しと判定された時は、前記１３〜１５の処理は行われ
ない。
【０００８】その後電流制御１６を経て、これらはＮ回
繰り返される。さらにその後速度演算に移り、そこで電
流ループ（１１〜１７）内で足し込まれたデータＰ，Ｔ
より速度フィードバック信号が演算され（１８）、速度
制御が行われる（２０）。以上述べたことをタイミング
図で表したのが図３である。ここでは例としてＮ＝４の
場合で示してある。ここに示されるように、区間１〜４
のパルス数データｐ1〜ｐ4の和Ｐ及び時間データｔ1〜
ｔ4の和Ｔが、速度周期スタート点Ｓ1で用いられ、速度
フィードバック信号の演算が行われている。この時の速
度フィードバック信号のサンプリング遅れは高々Ｔsの
１／４（＝Ｔi）と小さくなっている。
繰り返される。さらにその後速度演算に移り、そこで電
流ループ（１１〜１７）内で足し込まれたデータＰ，Ｔ
より速度フィードバック信号が演算され（１８）、速度
制御が行われる（２０）。以上述べたことをタイミング
図で表したのが図３である。ここでは例としてＮ＝４の
場合で示してある。ここに示されるように、区間１〜４
のパルス数データｐ1〜ｐ4の和Ｐ及び時間データｔ1〜
ｔ4の和Ｔが、速度周期スタート点Ｓ1で用いられ、速度
フィードバック信号の演算が行われている。この時の速
度フィードバック信号のサンプリング遅れは高々Ｔsの
１／４（＝Ｔi）と小さくなっている。
【０００９】
【発明の効果】以上の説明から明らかなように本発明に
よれば、速度フィードバック信号のサンプリング遅れを
Ｔsの１／Ｎに短縮することができ、速度ループの応答
性が向上できる。またそれにより、速度ループゲインを
大きくとることができる等、速度制御性能を向上させる
ことができ、高精度なサーボ制御装置が実現できる。
よれば、速度フィードバック信号のサンプリング遅れを
Ｔsの１／Ｎに短縮することができ、速度ループの応答
性が向上できる。またそれにより、速度ループゲインを
大きくとることができる等、速度制御性能を向上させる
ことができ、高精度なサーボ制御装置が実現できる。
【図１】本発明の速度検出装置の構成を示すブロック図
【図２】本発明の速度検出装置の動作を示すフロー図
【図３】本発明の速度検出装置の動作のタイミング図
【図４】従来の速度検出装置の動作を示すフロー図
【図５】従来の速度検出装置の動作のタイミング図
Claims (1)
- 【特許請求の範囲】 【請求項１】 速度指令と速度フィードバック信号から
トルク指令を演算する速度ループと、トルク指令からＰ
ＷＭ信号を出力する電流ループとを、１：Ｎの割合で処
理するサーボ制御装置において、電流演算周期Ｔiにお
いて、その周期Ｔiの最初に発生するフィールドバック
パルスでパルス数とパルス間隔のカウントを開始する手
段と、同時にそれまでカウントしてきたパルス数とパル
ス間隔をラッチする手段と、速度ループ演算が行われて
から次の速度ループ演算が行われるまでのＴiのＮ周期
の間、前記周期Ｔiごとにそれらのラッチされたパルス
数とパルス間隔を読み込み、それぞれについて加算する
手段と、速度ループにおいて加算されたパルス数とパル
ス間隔から速度フィードバック信号を演算する手段とを
備えた速度検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162763A JP2949914B2 (ja) | 1991-07-03 | 1991-07-03 | 速度検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3162763A JP2949914B2 (ja) | 1991-07-03 | 1991-07-03 | 速度検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0515184A true JPH0515184A (ja) | 1993-01-22 |
| JP2949914B2 JP2949914B2 (ja) | 1999-09-20 |
Family
ID=15760766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3162763A Expired - Fee Related JP2949914B2 (ja) | 1991-07-03 | 1991-07-03 | 速度検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2949914B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112019007177T5 (de) | 2019-04-11 | 2021-12-30 | Mitsubishi Electric Corporation | Elektromotor-Steuervorrichtung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848868A (ja) * | 1981-09-18 | 1983-03-22 | Fuji Electric Co Ltd | パルス周波数測定方法 |
| JPS63148881A (ja) * | 1986-12-12 | 1988-06-21 | Fanuc Ltd | サ−ボモ−タの速度制御装置 |
| JPH02119591A (ja) * | 1988-10-28 | 1990-05-07 | Juki Corp | モータ速度制御装置 |
-
1991
- 1991-07-03 JP JP3162763A patent/JP2949914B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848868A (ja) * | 1981-09-18 | 1983-03-22 | Fuji Electric Co Ltd | パルス周波数測定方法 |
| JPS63148881A (ja) * | 1986-12-12 | 1988-06-21 | Fanuc Ltd | サ−ボモ−タの速度制御装置 |
| JPH02119591A (ja) * | 1988-10-28 | 1990-05-07 | Juki Corp | モータ速度制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112019007177T5 (de) | 2019-04-11 | 2021-12-30 | Mitsubishi Electric Corporation | Elektromotor-Steuervorrichtung |
| US11929700B2 (en) | 2019-04-11 | 2024-03-12 | Mitsubishi Electric Corporation | Electric motor control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2949914B2 (ja) | 1999-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4253372B2 (ja) | エレベータにおける速度制御装置およびエレベータの速度検出プログラムを記録した記録媒体 | |
| JP2690210B2 (ja) | エレベータの速度検出装置 | |
| JPS5913957A (ja) | 速度検出回路 | |
| JPH02165055A (ja) | 速度検出装置 | |
| JPH0515184A (ja) | 速度検出装置 | |
| JPH061279B2 (ja) | デイジタル式速度検出装置 | |
| JPH04346069A (ja) | 速度信号生成回路 | |
| US5168220A (en) | Method and apparatus for measuring motor speed using a constant sampling time | |
| JPS59214921A (ja) | パルス周波数検出方式 | |
| JP3499845B2 (ja) | モータ制御装置 | |
| JPS6319831B2 (ja) | ||
| JP2725463B2 (ja) | サーボモータの速度検出装置 | |
| JP2827446B2 (ja) | 電動機の速度検出方法 | |
| JP2840406B2 (ja) | エラー信号作成装置 | |
| JPH0340847B2 (ja) | ||
| JPH05322909A (ja) | 回転速度検出装置 | |
| KR940004394B1 (ko) | 모터의 속도측정 방법 및 그 장치 | |
| JPH01174982A (ja) | 加速度検出方法 | |
| JPH07209316A (ja) | デジタルａｃサーボ装置 | |
| JPH0351764A (ja) | 速度・加速度検出装置 | |
| JPS59169376A (ja) | 速度サ−ボ制御装置 | |
| JPH05196454A (ja) | 絶対位置検出装置 | |
| JPH01321372A (ja) | 加速度検出方法 | |
| JPS5995467A (ja) | 速度検出回路 | |
| JPS5873872A (ja) | デイジタル速度検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |