JPS63190582A

JPS63190582A - エンコ−ダ欠相検出装置

Info

Publication number: JPS63190582A
Application number: JP62022892A
Authority: JP
Inventors: Masao Kume; 正夫久米
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 1987-02-02
Filing date: 1987-02-02
Publication date: 1988-08-08
Anticipated expiration: 2011-10-09
Also published as: JP2541809B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、工作機械等の回転駆動状態をパルスエンコー
ダを介して常時監視し、回転制御を行う装置において、
パルスエンコーダからの出力パルスの欠相を検出し、装
置の暴走等を防止するエンコーダ欠相検出装置に関する
。

［従来の技術］従来、例えば、ホブ盤等の工作機械において、ある１つ
の回転駆動軸と、該回転駆動軸に応動する他の１つの回
転動作軸が存在する。この場合、前記回転駆動軸の動作
端点には砥石等の工具を取り付け、一方、前記回転動作
軸の動作端点にワークを取り付けて加工する際には、前
記回転駆動軸と回転動作軸は同期運転をする必要がある
。このため、第１図に例示するように、変速機１２を介
して砥石１４を回転駆動する主軸モータ１０にはパルス
エンコーダ１６を設けて回転方向、回転角を検出し、そ
の出力を同期割出回路１７を介してサーボ制御部２０に
与え、該サーボ制御部２０の出力はワーク１８を回転す
るワーク回転モータ１９を制御すると共に、送り用サー
ボモータ駆動装置２２を介して切込駆動用モータ２４を
制御している。

前記パルスエンコーダ１６からの出力は互いに９０６位
相差をもつ２相のパルス信号Ａ相とＢ相に変換されて出
力され、Ａ相とＢ相との関係は、正転時にはＡ相がハイ
レベルの時はＢ相がローレベルからハイレベルに変化し
、Ａ相がローレベルの時はＢ相はハイレベルからローレ
ベルに変化する。また、逆転時にはＡ相がハイレベルの
時はＢ相はハイレベルからローレベルに変化し、Ａ相が
ローレベルの時、Ｂ相はローレベルからハイレベルに変
化するようになっている。

然しなから、パルスエンコーダ１６とサーボ制御部２０
との間の配線断線、パルスエンコーダ本体のフォトトラ
ンジスタの異常、光発光素子の異常および機械的振動等
によってパルスエンコーダ１６からの出力パルスが欠相
する場合があり、その結果、従来の同期方式ではワーク
１８と砥石１４の回転に同期ずれが発生し、ワーク１８
の加工精度に影響を及ばず不都合があった。

［発明が解決しようとする問題点］本発明は上記の不都合を克服するためになされたもので
あって、一対のリトリガラブル単安定マルチバイブレー
タと、プリセット減算カウンタを使用し、欠相時にのみ
該プリセット減算カウンタの減算をスタートさせて欠相
を検出し、エラー信号を発生することによりサーボ制御
部２０、送り用サーボモータ駆動装置２２を介して切込
駆動用モータ２４を制御し、切込方向の移動の停止、あ
るいは後退を行わせてワーク１８と砥石１４の同期ずれ
による加工不良を未然に防止するエンコーダ欠相検出装
置を提供することを目的とする。

［問題点を解決するための手段］前記の目的を達成するために、本発明はエンコーダのＡ
相またはＢ相パルスの欠相を検出する装置であって、一
対の遅延論理手段、一対の一致論理手段、減算計数手段
および二値記憶手段からなり、パルスの欠相の判定は、
前記遅延論理手段の遅延時間以上の欠相時間が存在して
且つ当該遅延時間経過後、欠相していない相のパルスの
数が前記減算計数手段で設定される所定の減算値以上の
値である時にのみ、前記二値記憶手段が付勢されて欠相
を検出するよう構成することを特徴とする。

［実施Ｂ様］次に、本発明に係るエンコーダ欠相検出手段について好
適な実施態様を挙げ、添付の図面を参照しながら以下詳
細に説明する。

第２図は本発明の工作機械のエンコーダ欠相検出装置を
備えた実施態様（従来例と同一部分については同一符号
を付す）を示すブロック図で、変速機１２を介して砥石
１４を回転駆動する主軸モータｌＯにはパルスエンコー
ダ１６を設けて回転方向、回転角を検出し、その出力を
エンコーダ欠相検出装置５０の一方の出力を介して同期
割出回路Ｉ７に入力し、該同期割出回路１７の出力はサ
ーボ制御部２０に与えられ、ワーク回転モータ１９を制
御する。一方、エンコーダ欠相検出装置５０の他方の出
力側は警報発生回路６０に接続されると共に、切込位置
決め制御回路７０に接続され、送り用サーボモータ駆動
装置２２を介して切込駆動用モータ２４を制御する構成
となっている。

一方、前記エンコーダ欠相検出装置５０は、第３図のブ
ロック図に示すように、一対のリトリガラブル単安定マ
ルチバイブレータ（以下Ｍ／Ｍと表す）　、Ｍ／Ｍ、　
、Ｍ／Ｍ２の一方のクロック入力部にＡ相のパルス信号
、他方のクロック入力部にパルスエンコーダ１６からの
Ｂ４１１１のパルス借料を夫々立ち上がりエツジで入力
し、該Ｍ　／　Ｍ　Ｉ、Ｍ　／　Ｍ　ｚの出力を一対の
エクスクル−シブノアゲート　（以下、ＸＮＯＲと表す
）ＸＮ　ＯＲｔ　、Ｘ　Ｎ　ＯＲｔの中、一方のＸ　Ｎ
　ＯＲｔを介してプリセット減算カウンタ３０のプリセ
ット入力部に入力し、同時に、他方のＸＮ０ＲＩを介し
て前記プリセット減算カウンタ３０のクロック入力部に
入力させる。該プリセ・ノド減算カウンタ３０は、プリ
セット入力がローレベルの時に欠相しない側のパルスに
よって該プリセット減算カウンタ３０のプリセット値Ｎ
から減算を行い、その値が０になった時に信号を出力し
、該信号は出力部に接続され、ＲＳフリ・ノブフロップ
３２によりラッチされ、エラー信号Ｅ　ｒｒが出力され
る構成となっている。

次に、本発明の動作を、Ａ相、Ｂ相共に、正常時の場合
、およびいずれか一方が欠相している場合について説明
する。

第４図は第３図に示すエンコーダ欠相検出装置５０の動
作タイミングチャートで、図中、一点鎖線の左側はＡ相
、Ｂ相共に正常時、一点鎖線より右側はＢ相欠相持の動
作を示す。

正常時においては：（１）　Ａ相パルスは、Ｍ／Ｍｌのクロック入力端子と
、ＸＮ０ＲＩの一方の入力端子に入力される。この時、
入力はハイレベルであるとする。

一方、Ａ相と９０″の位相差の関係にあるＢ相パルスは
、Ｍ　／　Ｍ　ｚのクロック入力端子と、ＸＮＯＲ，の
他方の入力端子に入力される。

（２）　（１）の入力の結果：Ｍ　／　Ｍ　ｌの出力端子Ｑにはハイレベルの信号が出
力されてＸＮ０Ｒ１の一方の端子に入力される。Ｍ　／
　Ｍ　！の出力端子にはハイレベルの信号が出力され、
Ｘ　Ｎ　ＯＲｚの他方の端子に入力される。

（３）ＸＮＯＲ，の一方の一端子にはＡ相のパルス、他
方の端子にはＢ相のパルスが入力されるが、この時、入
力状態が一致しておれば、ハイレベルの信号が出力され
る。

（２）の結果：Ｘ　Ｎ　ＯＲｔの一方の端子にはＭ／Ｍ、のハイレベル
出力、他方の端子はＭ　／　Ｍ　ｚのハイレベル出力が
入力され、入力状態が常に一致しているため、出力は常
にハイレベルである。

（４）　（３１の結果：プリセット減算カウンタ３ｏのクロック入力端子にはＸ
ＮＯＲ，の出力パルスが入力される・また、プリセット
入力端子はハイレベルの信号が入力される。プリセット
入力端子はローレベル状態の入力でプリセットが解除さ
れるが、Ａ相、Ｂ相のパルスが共に正常な状態の時は、
前述のように、ハイレベルに保持されるため、ブリセン
ト減算カウンタ３ｏは動作しない。従って、減算カウン
タ３０の出力はローレベルを維持し、ＲＳフリップフロ
ップ３２は作動せず、ＲＳフリップフロップ３２からの
エラー信号Ｅ　ｒｒは出力されない。

次に、いずれか一方が欠相時、例えば、Ａ相が正常でＢ
相が欠相時の動作を示す。

Ｂ相欠相持においては：（１）Ａ相のパルスはＭ／Ｍ、のクロック入力端子と、
ＸＮＯＲ，の一方の端子に入力される。

この場合にも、入力はハイレベルであるとする。

Ａ相パルスト９０°の位相差のあるＢ相のパルスはＭ　
／　Ｍ　ｚのクロック入力端子と、Ｘ　Ｎ　ＯＲ＋の他
方の端子に入力される。

（２）　（１）の入力の結果：Ｍ／Ｍ、の出力端子にはハイレベルが出力され、ＸＮＯ
Ｒ，の一方の端子に入力される。

Ｍ／Ｍ２の出力端子にはＢ相パルスが欠相しているため
Ｔ　（ｍｓ）時間後、ローレベルが出力される。なお、
時間Ｔ　（ｍｓ）は後述のＭ／Ｍ２の時定数である。Ｍ
／Ｍ２の出力はＸＮ０ＲＺの他の入力端子に入力される
。

（３）ＸＮＯＲＩの一方の端子には人相のパルス、他方
の端子にＢ相のパルスが入力されるが、入力状態がロー
レベルで一致した時にハイレベルの出力パルスが出力さ
れる。

Ｘ　Ｎ　ＯＲ２Φ一方の端子にはＭ／Ｍ、からのハイレ
ベル、他方の端子にはＭ／Ｍ２からのローレベルが入力
され、入力状態が常に不一致であるため、出力は常にロ
ーレベルとなる。

（４）　（３１の結果ニプリセット減算カウンタ３０のクロック入力端子にはＸ
ＮＯＲ，の出力パルスが入力される。

また、プリセット入力端子にはローレベルが入力される
。プリセット入力端子はローレベルの状態が解除されて
、プリセット値Ｎからクロック入力端子の入力パルスの
立ち上がりエツジで減算されて零状態になった時に出力
（ガロ）端子よりハイレベルのパルスが出力される。

（５）　（４１の結果：ブリセント減算カウンタ３０から出力されるハイレベル
のパルスは、ＲＳフリップフロップ３２のセット入力端
子に立ち上がりエツジで入力されてラッチされ、出力端
子Ｑよりハイレベルのエラー信号Ｅ、を出力する。ＲＳ
フリップフロップ３２は所定の外部信号でリセットされ
るまでその状態を保持する。

（６）以上、Ｂ相パルスが欠相である時について説明し
たが、Ａ相パルスが欠相の場合も全く同様にＲＳフリッ
プフロップ３２の出力端子Ｑよりハイレベルのエラー信
号Ｅ　ｒｒが出力される。

前記Ｒ３フリツプフロツプ３２のハイレベル出力はエン
コーダ欠相検出装置５０の出力信号として警報発生回路
６０に入力されて警報を発生すると共に、切込位置決め
制御装置７０に入力され、送り用サーボモータ駆動装置
２２を介して切込駆動用モータ２４を制御し、切込テー
ブルの停止あるいは後退等の処理を行わせて加工不良を
防止する。前記リトリガラブル単安定マルチバイブレー
タはクロック入力のエツジでトリガされて時間幅一定Ｔ
のパルスを出力する。パルス出力中にクロック入力によ
り再トリガされた場合には、その時点から時間幅Ｔのパ
ルスを出力する。

この特性を利用して時間幅Ｔより短い周期のパルスを入
力すると、出力はハイレベルを維持することが出来る。

この時の時間幅Ｔは次式により求められる。

ＧＲ但し、Ｔ：リトリガラブル単安定マルチバイブレータの出力パ
ルスの時間幅（時定数）に：検出回数に反比例し、検出回転角Ｎに比例する装置
系の定定性に関係する定数ＧＤ”　　：回転体のホイール径りと重力Ｇによって求
められる機械系の慣性Ｐ　ＧＲ：パルスエンコーダの分解能ここで、ＧＤ２が大きい程、装置系が安定してハンチン
グが生じにくい。また、ＰＧＩＩが大きい程、Ｇｓｖ（
サーボゲイン）が大きい程、装置系が不安定でハツチン
グし易い。ハンチングが高い周波数領域で発生すると、
誤検出し易くなる。一方、Ｔを小さくすると、誤検出の
虞は少なくなるが、欠相した時の検出が困難になる。

すなわち、□パルスエンコーダを高回転しないと、欠相
を検出しな（なるので、使用回転数領域と安定性が両立
する値にｋを設定すればよい。

また、プリセット減算カウンタ３０の設定値Ｎは、欠相
が生じてから異常信号を出力するまでのパルスエンコー
ダの回転角を設定するためのもので、すなわち、欠相を
検出してから欠相していない方のパルスをＮカウントし
て、異常信号が出力するまでの回路の遅延時間でＮの値
が小さ過ぎると誤検出する虞がある。従って、装置の条
件に合わせて遅延時間を選択し、誤時間より換算してＮ
の値を設定することにより誤動作を防止することが出来
る。

［発明の効果］上記のように、本発明のエンコーダ欠相検出装置は一対
のリトリガラブル単安定マルチバイブレータ、一対のエ
クスクル−シブノアゲート、プリセット減算カウンタお
よびＲＳフリップフロップを具備している。そして、リ
トリガラブル単安定マルチバイブレータの出力パルス時
間Ｔを適宜選択し、プリセット減算カウンタに適宜な数
値Ｎを設定することにより、エンコーダの欠相を検出す
ると共に、適当な時間遅れをもって異常信号を出力して
工作機械のテーブル駆動装置等を制御させることにより
、同期不良や暴走によるワークの加工不良を未然に防止
することを可能にする効果が得られる。

なお、上記の本発明の説明においては、特定の論理素子
を例示したが、本発明に使用される論理素子は例示され
た素子に限定されるものではなく、本発明は上記の論理
結果を得る他の論理手段の組み合わせを含むものである
ことは謂うまでもない。

【図面の簡単な説明】

第１図は、従来のエンコーダを使用した工作機械のブロ
ック図、第２図は本発明のエンコーダ欠相検出装置を具備した工
作機械の実施態様のブロック回路図−１第３図は本発明
のエンコーダ欠相検出装置のブロック回路図、第４図は第３図のブロック回路を構成する要素の信号の
タイムチャートである。ｌＯ・・・主軸モータ　　　１２・・・変速機１４・・
・砥石１６・・・パルスエンコーダ１８・・・ワーク　
　　　　１９・・・ワーク回転モータ２０・・・サーボ
制御部２２・・・送り用サーボモータ駆動装置２４・・・切込
駆動用モータ３０・・・プリセット減算カウンタ３２・・・ＲＳフリップフロップ５０・・・エンコーダ欠相検出装置６０・・・警報発生回路７０・・・切込位置決め制御回路Ｍ／？ｌ−・・リトリガラブル単安定マルチバイブレー
タＸＮＯＲ・・・エクスクルーシブノアゲートレーパ

Claims

【特許請求の範囲】

（１）エンコーダのＡ相またはＢ相パルスの欠相を検出
する装置であって、一対の遅延論理手段、一対の一致論
理手段、減算計数手段および二値記憶手段からなり、パ
ルスの欠相の判定は、前記遅延論理手段の遅延時間以上
の欠相時間が存在して且つ当該遅延時間経過後、欠相し
ていない相のパルスの数が前記減算計数手段で設定され
る所定の減算値以上の値である時にのみ、前記二値記憶
手段が付勢されて欠相を検出するよう構成することを特
徴とするエンコーダ欠相検出装置。
（２）特許請求の範囲第１項記載の装置において、遅延
論理手段はリトリガラブル単安定マルチバイブレータか
らなり、一致論理手段はエクスクルーシブノアゲートか
らなり、減算計数手段は減算カウンタからなり、二値記
憶手段はセットリセットフリップフロップからなるエン
コーダ欠相検出装置。
（３）特許請求の範囲第１項または第２項記載の装置に
おいて、エンコーダのＡ相、Ｂ相出力を一対のリトリガ
ラブル単安定マルチバイブレータの夫々に入力すると共
に、一対のエクスクルーシブノアゲートの一方に入力し
、前記一対のリトリガラブル単安定マルチバイブレータ
の夫々の出力を前記一対のエクスクルーシブノアゲート
の他方に入力し、前記一方のエクスクルーシブノアゲー
トの出力をプリセット減算カウンタのクロック入力端子
に入力し、前記他方のエクスクルーシブノアゲートの出
力を前記プリセット減算カウンタのプリセット入力端子
に入力し、前記プリセット入力端子がローレベルの時、
一方のエクスクルーシブノアゲートを介して入力される
欠相していないエンコーダ出力によりプリセット値Ｎを
減算して零となった時、該プリセット減算カウンタより
出力信号を出力し、当該信号をフリップフロップにてラ
ッチして保持し、エンコーダ出力の欠相状態を示す信号
を出力するよう構成してなるエンコーダ欠相検出装置。
（４）特許請求の範囲第２項または第３項記載の装置に
おいて、リトリガラブル単安定マルチバイブレータの出
力時定数Ｔを次式、Ｔ＝ＫＧＤ＾２／Ｐ＿Ｇ＿Ｙ但し、Ｔ：リトリガラブル単安定マルチバイブレータの出力パ
ルスの時間幅、（時定数）Ｋ：検出回数に反比例し、検出回転角に比例する装置系
の安定性に関する定数ＧＤ＾２：回転体のホィール径Ｄと重力Ｇに関する慣性Ｐ＿Ｇ＿Ｙ：エンコーダの分解能により求めてなるエンコーダ欠相検出装置。
（５）特許請求の範囲第２項乃至第４項記載の装置にお
いて、減算カウンタに設定する数値Ｎを、欠相してから
該検出の虞のない時間間隔より換算して選択してなるエ
ンコーダ欠相検出装置。