JP2507141B2 - 接点式エンコ―ダの信号処理装置 - Google Patents

接点式エンコ―ダの信号処理装置

Info

Publication number
JP2507141B2
JP2507141B2 JP15477090A JP15477090A JP2507141B2 JP 2507141 B2 JP2507141 B2 JP 2507141B2 JP 15477090 A JP15477090 A JP 15477090A JP 15477090 A JP15477090 A JP 15477090A JP 2507141 B2 JP2507141 B2 JP 2507141B2
Authority
JP
Japan
Prior art keywords
output
rotation
signal
encoder
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15477090A
Other languages
English (en)
Other versions
JPH0447219A (ja
Inventor
高典 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15477090A priority Critical patent/JP2507141B2/ja
Publication of JPH0447219A publication Critical patent/JPH0447219A/ja
Application granted granted Critical
Publication of JP2507141B2 publication Critical patent/JP2507141B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、接点式エンコーダの信号処理装置に係り、
特に、オシロスコープの時間軸カーソルを移動させるた
めの信号を生成するに好適な接点式エンコーダの信号処
理装置に関する。
従来の技術 従来、この種の接点式エンコーダはエンコーダの回転
に応じて位相差の相異なる2つの信号が出力されるよう
になっており、エンコーダを回転させると回転クリック
数が出力信号のパルス信号として、また右回転または左
回転の回転方向が2つの出力信号の位相差として出力さ
れるように構成されている。そして上記パルス数と位相
差をハードウエアもしくはソフトウエアで検出すること
により、接点式エンコーダの回転クリック数と回転方向
をマイクロプロセッサが認識し、それに対応した処理を
実行することができる。
第3図は従来の接点式エンコーダのブロック構成を示
している。第3図において、接点式エンコーダ51の出力
53,54はそれぞれ位相差検出部52に接続されており、接
点式エンコーダ51を回転させると位相差検出部52の出力
55,56からは第4図に示されるような信号が出力され
る。例えば、接点式エンコーダ51を右方向へ2クリック
回転し、その後左方向へ2クリック数回転するとエンコ
ーダ51の回転に応じて位相差検出部52の出力55,56から
は第4図に示されるような波形の信号が出力される。そ
して位相差検出部52の出力55,56をアップダウンカウン
タのクロック入力に接続したり或いは出力55,56をキー
スキャンマトリクスに接続することにより、接点式エン
コーダ51の回転方向と回転クリック数を検出することが
できる。
このように、上記従来の接点式エンコーダ51との位相
差検出部52の組み合わせ構成でも、接点式エンコーダ51
の回転クリック数と回転方向に対応した処理をマイクロ
プロセッサまたは関連ハードウエアが実行することによ
り、表示画面上のカーソル移動、設定項目の変更等の操
作を行うことができる。
例えば、接点式エンコーダ51を用いてオシロスコープ
の時間軸カーソルを移動する場合、エンコーダ51の右方
向へ回転させると、回転クリック数に対応した移動量分
だけ時間軸カーソルが右方向へ移動し、エンコーダ51を
左方向へ回転させると、同様に左方向へ時間軸カーソル
が移動するという操作と処理に使用することができる。
発明が解決しようとする課題 しかしながら、上記従来の方式では、位相差検出部52
の出力は回転方向に対応する側の入力信号に対して透過
型であるため、通常、接点式エンコーダ51が停止してい
る状態において接点は開いているが、何等かの原因で接
点が閉じた状態のままでエンコーダが停止していた場
合、位相差検出部52の出力はエンコーダ51の回転方向に
対応した側の出力信号がアクティブ状態となったままと
なる。この結果、位相差検出部52の出力信号がキースキ
ャンマトリクスに供給されている場合には、キー入力が
継続している状態となり、以降の処理へ進むことができ
ないという問題がある。
さらに、接点式エンコーダ51の接点が閉じたままの状
態で停止していることを操作者が気づかないことが通常
であり、このような状態によって引き起こされる動作異
常の原因がわからないという問題がある。
本発明の目的は、エンコーダの接点が閉じたままの状
態で回転が停止している場合には接点が閉じた状態を論
理的に解除して以降の動作を継続することができる接点
式エンコーダの信号処理装置を提供することにある。
課題を解決するための手段 本発明は上記目的を達成するために、接点式エンコー
ダの回転に応じて位相差の相異なる回転信号を出力する
回転信号発生手段と、各回転信号の位相差に応じたパル
ス信号を発生するパルス信号発生手段と、前記回転信号
とパルス信号とから正回転指令信号または逆回転指令信
号を生成する回転指令信号生成手段と、回転指令信号生
成手段の出力と回転指令信号生成手段の出力信号を処理
するための処理手段とを指令に応じて分離または結合す
るバッファ手段と、前記パルス信号の状態を監視して、
エンコーダの接点が閉状態にあることを示すパルス信号
が一定時間以上継続されたときに分離指令を、それ以外
のときには結合指令をそれぞれバッファ手段へ出力する
バッファ制御手段とを有する接点式エンコーダの信号処
理装置を構成したものである。
作用 従って、本発明によれば、パルス信号の状態を常時監
視し、エンコーダの接点が閉状態にあることを示すパル
ス信号が一定時間以上継続して出力されているときには
分離信号をバッファ手段へ出力し、回転指令信号生成手
段の出力と処理手段とを分離する。これにより処理手段
が回転指令信号生成手段から論理的に分離され各種の処
理動作を継続することが可能となる。そしてエンコーダ
の回転によってエンコーダの接点が開状態にあることを
示すパルス信号が出力されたときには結合指令がバッフ
ァ手段へ出力され、回転指令信号生成手段と処理手段が
論理的に接続され正常な接点式エンコーダの動作を実行
することが可能となる。
実施例 第1図は本発明の一実施例に係わる接点式エンコーダ
の信号処理装置の構成を示すものであり、第2図に、第
1図に示す実施例の各部のタイミングチャートを示す。
第1図において、接点式エンコーダ7は接点1,2を備
えており、各接点1,2の一端が電源に接続され、他端が
それぞれ抵抗3,4を介して接地されている。接点1,2と抵
抗3,4の結合点5,6はそれぞれORゲート8に接続されてい
る。接点1,2はエンコーダ7の回転に応じて一定の間隔
をもって接点を開閉するようになっており、エンコーダ
7が停止状態にあるときには、接点1,2が通常開の状態
に維持されている。そして各結合点5,6からはエンコー
ダ7の回転に応じて位相差の相異なる回転信号が出力さ
れるようになっている。すなわち、接点1,2、抵抗3,4は
回転信号発生手段として構成されている。
ORゲート8には、エンコーダ7から位相差の相異なる
回転信号が入力され、エンコーダ7のいずれかの接点が
閉じたときにはORゲート8の出力19がハイレベルとな
り、この信号が抵抗20、コンデンサ21を介してNOTゲー
ト9に供給される。抵抗20、コンデンサ21は積分回路を
構成しており、ORゲート8の出力19の信号が積分回路を
介してNOTゲート9に入力されると、NOTゲート9の出力
23からは回転信号の位相差に応じたパルス信号が発生す
る。すなわちORゲート8、抵抗20、コンデンサ21、NOT
ゲート9がパルス信号発生手段を構成している。
NOTゲート9の出力23はJ−Kフリップフロップ10の
クロック入力とJ−Kフリップフロップ15のクロック入
力及び入力ポート33に入力されている。J−Kフリップ
フロップ10のJ入力にはエンコーダ7の出力17が入力さ
れ、K入力にはエンコーダ7の出力18が入力されてい
る。そしてNOTゲート9の出力23の下降エッジでJ,Kの入
力レベルをサンプリングし、その結果をQ出力24、Q出
力25に出力するようになっている。サンプル点でのJ,K
の状態は、エンコーダ7を右回転(正回転)したときは
Jがハイレベル、Kがローレベルとなり、Q出力24がハ
イレベル、Q出力25がローレベルとなる。一方、左回転
(逆回転)したときには、Jがローレベル、Kがハイレ
ベルトとなり、Q出力24が出力がローレベル、Q出力25
がハイレベルとなる。
さらに、エンコーダ7の出力17とJ−Kフリップフロ
ップ10の出力24はANDゲート11に入力されており、右回
転した場合にのみANDゲート11の出力26に正パルス(正
回転指令信号)が出力される。一方、エンコーダ7の出
力18とJ−Kフリップフロップ10の出力25はANDゲート1
2に入力されており、エンコーダ7が左回転した場合に
のみANDゲート12の出力27に正パルス(逆回転指令信
号)が出力される。すなわち、J−Kフリップフロップ
10、ANDゲート11,12は回転指令信号生成手段として構成
されている。
J−Kフリップフロップ15のリセット入力には、出力
ポート34の出力31が入力されており、出力31は通常ハイ
レベルに維持されている。J−Kフリップフロップ15の
J入力はハイレレベルに、K入力はローレベルに固定さ
れているため、J−Kフリップフロップ15のQ出力36は
ローレベルとなっており、スキャン信号発生器35の出力
32と共にORゲート16に入力されている。ORゲート16の出
力30は、バッファ手段を構成する3ステートバッファ1
3,14のゲートに接続されている。バッファ13,14は入力
側がそれぞれANDゲート11,12に接続され、出力側がキー
スキャンマトリスク回路に接続されていると共に、抵抗
39,40を介して電源に接続されている。ORゲート16の出
力30はスキャン信号発生器35の出力32が透過された信号
であり、出力30がローレベルのときにのみ3ステートバ
ッファ13,14がイネーブル状態となる。そしてANDゲート
11の出力26が3ステートバッファ13の出力18に出力26の
反転信号として出力され、ANDゲート12の出力27が3ス
テートバッファ14の出力29に出力27の反転信号と出力さ
れ、ANDゲート11,12がそれぞれ後続のキースキャンマト
リクス回路に論理的に接続される。
一方、NOTゲート9の出力23は常時入力ポート33によ
ってその状態が監視されており、出力23のレベルがハイ
レベルからローレベルへ変化すると、すなわちエンコー
ダ7の接点1または2が開状態から閉状態に変化したこ
とが検出されると、継続時間計測のためのタイマー38が
起動される。そして一定時間T経過後、出力23に変化が
なく出力23のレベルがローレベルのままに維持されてい
ると、マイクロプロセッサ37は出力ポート34よりJ−K
フリップフロップ15に対して負パルスのリセット出力31
を出力する。これによりJ−Kフリップフロップ15のQ
出力36はリセット出力31によりハイレベルに変化し、そ
の結果、ORゲート16の出力30もハイレベルの固定状態と
なる。ORゲート16の出力30がローレベル(結合指令)か
らハイレベル(分離指令)に変化すると3ステートバッ
ファ13,14がディスイネーブル状態となり、ANDゲート1
1,12とキースキャンマトリクス回路とが論理的に切り離
され、以降のキースキャンマトリクス回路上におけるキ
ー操作が有効となる。次に、エンコーダ7を再度回転さ
せると、NOTゲート9の出力23に発生するパルスの下降
エッジによりJ−Kフリップフロップ15のQ出力36がロ
ーレベルに反転すると、3ステートバッファ13,14が再
びイネーブル状態となり、正常な動作状態に復帰する。
すなわち、J−Kフリップフロップ15、ORゲート16、入
力ポート33、出力ポート34、スキャン信号発生器35、マ
イクロプロセッサ37、タイマ38はそれぞれバッファ制御
手段として構成されている。
このように、上記実施例によれば、接点式エンコーダ
7の接点1,2の開閉状態を常時監視し、一定時間以上接
点1,2が閉じた状態が継続したときには、3ステートバ
ッファ13,14をディスイネーブル状態としてエンコーダ
部と後続のキースキャンマトリクス回路とを論理的に切
り離し、以降の正常動作を可能としている。また上記実
施例によれば、接点1,2が閉じてエンコーダ7が停止し
ている状態からエンコーダ7の回転を再開すると、エン
コーダ7の回転に伴って発生するパルスによって3ステ
ートバッファ13,14をイネーブル状態に復帰させ、通常
の正常動作を継続して実行することができる。
なお、上記実施例では、接点1,2の開閉状態を監視し
たり、タイマ38の制御及びリセット信号の出力をマイク
ロプロセッサ37を介してソフトウエアで処理していた
が、マイクロプロセッサ37を用いずにハードウエアのみ
で実施することも可能である。
発明の効果 本発明は上記実施例より明らかなように、以下に示す
効果を有する。
(1)接点式エンコーダの接点の開閉状態を常時監視す
る手段を備えているので、接点が閉じた状態のままで停
止している異常状態を検出することができる。
(2)上記(1)の状態のとき、物理的には接点式エン
コーダの接点は閉じているが、論理的には接点が開いて
いる状態へ切り換える手段を備えているので、上記
(1)の状態が不測に発生しても他のハードウエアまた
はソフトウエアの動作に悪影響を与えることはない。
(3)上記(2)の状態において、接点式エンコーダの
回転を再開すると、接点式エンコーダ自身の出力パルス
によって、上記(2)の状態から通常の状態へ復帰する
手段を備えているので、ハードウエアまたはソフトウエ
アを新たに追加する必要がなく、上記(1),(2),
(3)の動作によって接点式エンコーダの操作者は接点
が閉じた状態のまま停止するという不測の異常状態の影
響を受けることなく、接点式エンコーダ及び関連するキ
ーの操作を行うことができる。
【図面の簡単な説明】
第1図は本発明の一実施例における接点式エンコーダの
信号処理装置を示す回路図、第2図は第1図の作用を説
明するための波形図、第3図は従来例の構成図、第4図
は従来例の作用を示す波形図である。 1,2……接点、7……エンコーダ、8……ORゲート、9
……NOTゲート、10……J−Kフリップフロップ、11,12
……ANDゲート、13,14……3ステートバッファ、15……
J−Kフリップフロップ、16……ORゲート、33……入力
ポート、34……出力ポート、35……スキャン信号発生
器、37……マイクロプロセッサ、38……タイマ、39……
マイクロプロセッサバス。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】接点式エンコーダの回転に応じて位相差の
    相異なる回転信号を出力する回転信号発生手段と、各回
    転信号の位相差に応じたパルス信号を発生するパルス信
    号発生手段と、前記回転信号とパルス信号とから正回転
    指令信号または逆回転指令信号を生成する回転指令信号
    生成手段と、回転指令信号生成手段の出力と回転指令信
    号生成手段の出力信号を処理するための処理手段とを指
    令に応じて分離または結合するバッファ手段と、前記パ
    ルス信号の状態を監視して、エンコーダの接点が閉状態
    にあることを示すパルス信号が一定時間以上継続された
    ときに分離指令を、それ以外のときには結合指令をそれ
    ぞれバッファ手段へ出力するバッファ制御手段とを有す
    る接点式エンコーダの信号処理装置。
JP15477090A 1990-06-13 1990-06-13 接点式エンコ―ダの信号処理装置 Expired - Fee Related JP2507141B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15477090A JP2507141B2 (ja) 1990-06-13 1990-06-13 接点式エンコ―ダの信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15477090A JP2507141B2 (ja) 1990-06-13 1990-06-13 接点式エンコ―ダの信号処理装置

Publications (2)

Publication Number Publication Date
JPH0447219A JPH0447219A (ja) 1992-02-17
JP2507141B2 true JP2507141B2 (ja) 1996-06-12

Family

ID=15591515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15477090A Expired - Fee Related JP2507141B2 (ja) 1990-06-13 1990-06-13 接点式エンコ―ダの信号処理装置

Country Status (1)

Country Link
JP (1) JP2507141B2 (ja)

Also Published As

Publication number Publication date
JPH0447219A (ja) 1992-02-17

Similar Documents

Publication Publication Date Title
US4322580A (en) Clock selection circuit
KR950005940B1 (ko) 클럭 감시 회로
JP2507141B2 (ja) 接点式エンコ―ダの信号処理装置
JPH06255207A (ja) ファンモータ故障検出手段を有する画像形成装置
JPH0442606B2 (ja)
JP2677016B2 (ja) 数値制御装置
JPS6084602A (ja) 誤操作防止回路
SU743205A1 (ru) Кольцевой счетчик
SU656215A1 (ru) Устройство контрол двоичного счетчика с ускоренным переносом
SU962913A1 (ru) Устройство дл фиксации сбоев электронно-вычислительной машины
JP3055249B2 (ja) プロセッサのデバッグ方式
JPS6335465Y2 (ja)
JPH0776934B2 (ja) マイクロコンピュータ系の異常検出装置
JPH06137895A (ja) 接点式エンコーダ信号処理装置
JPH05248893A (ja) バックアップ式絶対位置エンコーダ
JPH01239417A (ja) パルスエンコーダのパルス読み込み回路
SU572850A2 (ru) Устройство дл сохранени информации в блоке оперативной пам ти
SU1352420A1 (ru) Логический пробник
SU1513456A1 (ru) Устройство дл контрол меток времени
SU1711209A1 (ru) Устройство дл определени параметров технического обслуживани издели
JPH087701Y2 (ja) カウンタ計数用のクロック信号入力回路
JP2818192B2 (ja) 雑音除去装置
JPH08258694A (ja) インプットキャプチャ回路の故障検出方法
JPH0637741A (ja) 同期伝送装置
JPS5827559B2 (ja) コウツウシンゴウセイギヨソウチノ イジヨウカンシカイロ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees