JPH08258694A - インプットキャプチャ回路の故障検出方法 - Google Patents

Abstract

(57)【要約】 【目的】 回路規模を大きくすることなく、低コストで
故障検出を行なうことのできるインプットキャプチャ回
路の故障検出方法を提供する。 【構成】 タイマＴのタイマ値をトリガ入力によってラ
ッチする第１から第４のインプットキャプチャレジスタ
（以下キャプチャレジスタ）Ｒ１、Ｒ２、Ｒ３、Ｒ４を
備えたインプットキャプチャ回路の前記第４のキャプチ
ャレジスタＲ４のトリガ入力に、他のキャプチャレジス
タＲ１、Ｒ２、Ｒ３に入力されるトリガ入力をＯＲ回路
１を介して入力し、第１から第３のキャプチャレジスタ
Ｒ１、Ｒ２、Ｒ３がトリガされるごとに第４のキャプチ
ャレジスタＲ４に同じタイマ値がラッチされるようにす
る。そして、故障検出の際には第４のキャプチャレジス
タＲ４のレジスタの内容と他のキャプチャレジスタＲ
１、Ｒ２、Ｒ３のレジスタの内容とが一致するかを検出
し、故障検出を行なうことにより、回路規模を大きくす
ることなく低コストで故障検出を行なえるようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばＡＢＳ（アンチ
ロックブレーキシステム）の電子制御ユニットの車輪速
度入力回路などに使用されるインプットキャプチャ回路
の故障検出方法に関するものである。

【０００２】

【従来の技術】回転速度や移動速度を測定する際によく
用いられる回路としてインプットキャプチャ回路（以
下、キャプチャ回路）がある。

【０００３】キャプチャ回路は、例えば、図５に示すよ
うに、タイマＴとそのタイマＴの出力するタイマＴの値
をトリガ信号によりラッチして読込む複数のインプット
キャプチャレジスタ（以下、キャプチャレジスタ）Ｒ
１、Ｒ２とを備え、その速度検出の仕組みは、例えば回
転軸の回転速度を計測する場合、回転軸に回転軸がある
角度になった時にトリガ信号を発生させるような機構を
設け、そのトリガ機構からの最初のトリガ信号で、第１
のキャプチャレジスタＲ１にその時のタイマＴの値をラ
ッチし、次に、回転軸が１回転し、再び発生したトリガ
信号で、第２のキャプチャレジスタＲ２にタイマＴの値
をラッチして第２のキャプチャレジスタＲ２から第１の
キャプチャレジスタＲ１の値を引けば回転軸が１回転す
るのにかかった時間がわかり、この時間から回転軸の回
転速度を知ることができるというものである。

【０００４】このようにキャプチャ回路は、時間計測が
簡単かつ正確に行なえるため、いろいろな所で用いられ
ており、例えばＡＢＳ（アンチロックブレーキシステ
ム）装置の電子制御ユニットの車輪速度測定回路等でも
使用されている。

【０００５】ところで、上記のＡＢＳ装置の使用される
キャプチャ回路では、安全上の観点から誤動作や動作ミ
スなどが許されず、そのため、従来は図６に示すよう
に、キャプチャレジスタＲ１、Ｒ２を２重系にして双方
のキャプチャレジスタＲ１、Ｒ２、ｒ１、ｒ２から得ら
れた結果を照合比較することにより、故障の検出を行な
うという方法が取られている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
故障検出方法では、故障検出対象となる信号線に対して
２倍のキャプチャレジスタが必要となるため、回路規模
が大きくなり、コスト高になるという問題がある。

【０００７】そこで、この発明の課題は、故障検出を回
路規模を大きくすることなく低コストで行なうことので
きるインプットキャプチャ回路の故障検出方法を提供す
ることである。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
め、第１の発明では、タイマとそのタイマの出力するタ
イマの値をトリガ入力へのトリガ信号でラッチする複数
のインプットキャプチャレジスタを備えたインプットキ
ャプチャ回路の、前記複数のキャプチャレジスタの内の
一つのレジスタのトリガ入力に、他のキャプチャレジス
タのトリガ入力に入力される複数のトリガ信号をＯＲ回
路を介して入力し、その入力されたＯＲ信号によりトリ
ガされて前記一つのレジスタに格納されたタイマの値と
他のキャプチャレジスタにラッチされたタイマの値とを
比較し、その比較結果からインプットキャプチャ回路の
故障を検出するという方法を採用したのである。

【０００９】また、第２の発明では、上記ＯＲ回路を介
してトリガ信号の入力された上記一つのキャプチャレジ
スタにラッチされたタイマの値と、他のキャプチャレジ
スタにラッチされたタイマの値との比較を行なう際、前
記ＯＲ回路を介してトリガ信号を入力したキャプチャレ
ジスタにラッチされたタイマの値が、他のキャプチャレ
ジスタにラッチされたタイマの値のいずれとも一致しな
いと、インプットキャプチャレジスタ回路に故障が発生
したこととするという方法を採用したのである。

【００１０】第３の発明では、上記ＯＲ回路を介してト
リガ信号の入力された上記一つのキャプチャレジスタが
トリガされた際、そのトリガ回数をカウントし、そのカ
ウント数が所定時間内に所定回数以上に達すると、故障
検出を停止させるという方法を採用したのである。

【００１１】

【作用】このように構成される第１の発明では、複数個
あるトリガ入力のいずれかにトリガ信号が入力され、そ
のトリガ信号が入力されたキャプチャレジスタがタイマ
の値をラッチすると、そのトリガ入力とＯＲ回路を介し
てＯＲ接続されたキャプチャレジスタにもトリガ信号が
入力されるため、タイマの値を同時にラッチすることが
できる。

【００１２】すなわち、ＯＲ回路を介してトリガ信号が
入力されるキャプチャレジスタは、複数のトリガ入力の
いずれかにトリガ信号が入力される度に、トリガ信号が
入力されたキャプチャレジスタと同じタイマの値をラッ
チし、読込むことができる。

【００１３】そのため、ＯＲ回路を介してトリガ信号が
入力されるキャプチャレジスタにラッチされたタイマの
値とトリガ信号が入力されるキャプチャレジスタの値を
比較するようにすれば、キャプチャ回路の故障を検出す
ることができる。

【００１４】このとき、第２の発明では、キャプチャ回
路が正常に機能するならば、いつ比較をしても、ＯＲ回
路を介してトリガ信号の入力されるキャプチャレジスタ
がラッチした値をラッチしているキャプチャレジスタ
が、他のキャプチャレジスタの中には必ずあるはずであ
る。したがって、ＯＲ回路を介してトリガ信号の入力さ
れるキャプチャレジスタの値が、全てのキャプチャレジ
スタのタイマの値と一致しないことを検出することによ
って、キャプチャ回路の故障を検出することができる。
そのため、任意のタイミングで故障の検出が行なえる。

【００１５】また、第３の発明では、ＯＲ回路を介して
トリガ信号の入力されたキャプチャレジスタがトリガさ
れる回数は、キャプチャ回路の全レジスタ数を例えばｎ
とすると、他のレジスタのｎ−１倍となることから、入
力されるトリガ信号の周波数も高くなり、他のレジスタ
が動作できる場合でも動作不能に陥入って、誤った値を
出力することが考えられる。

【００１６】そのため、前記ＯＲ回路を介して入力され
るトリガ数をカウントし、例えば、そのカウントの所定
時間内のカウント数を取るようにすれば、ＯＲ回路を介
してトリガ信号の入力されるキャプチャレジスタのトリ
ガ周波数を計算することができるので、そのカウントを
所定の回数例えば、キャプチャレジスタの最高動作周波
数以下とし、それを越えると故障検出を中止するように
すれば、誤った故障検出を未然に防止することができ
る。

【００１７】

【実施例】以下、この発明を図面に基づいて説明する。

【００１８】図１に第１実施例として第１の発明に係る
キャプチャ回路を示す。

【００１９】このキャプチャ回路はタイマＴとそのタイ
マＴの出力するタイマＴの値をトリガ入力へのトリガ信
号でラッチする４個のキャプチャレジスタＲ１、Ｒ２、
Ｒ３、Ｒ４を備え、そのうちの１つのレジスタＲ４のト
リガ入力に、他の第１から第３のキャプチャレジスタＲ
１、Ｒ２、Ｒ３のトリガ入力に入力される３つのトリガ
信号をＯＲ回路１を介して入力し、入力１から入力３に
入力される３つのトリガ信号によって３個の異なったタ
イマＴの値をラッチすることができるようにしたもので
ある。

【００２０】第１から第４の各キャプチャレジスタＲ
１、Ｒ２、Ｒ３、Ｒ４は、実施例の場合、正エッジトリ
ガタイプのもので、入力パルスの立ち上がりエッジでタ
イマＴの値をラッチする。

【００２１】これらレジスタＲ１、Ｒ２、Ｒ３、Ｒ４の
各データ出力は、マイクロコンピュータ２などの制御手
段とデータバスを介して接続されており、マイクロコン
ピュータ２が第１から第４の各レジスタＲ１、Ｒ２、Ｒ
３、Ｒ４のラッチした内容を読み取れるようになってい
る。

【００２２】また、キャプチャ回路には、第１から第３
のキャプチャレジスタＲ１、Ｒ２、Ｒ３がタイマＴの値
を読み込んだ際、アクティブとなる割り込み出力が設け
られており、この割り込み出力を実施例では、マイクロ
コンピュータ２の割り込み入力と接続することにより、
キャプチャレジスタＲ１、Ｒ２、Ｒ３、Ｒ４に新しいタ
イマＴの値がセットされると、そのセットされたことを
マイクロコンピュータ２が検出してセットされた値を読
み取ることができるようになっている。

【００２３】ＯＲ回路１は、実施例の場合、ＯＲ接続さ
れた微分用コンデンサと抵抗及びダイオードからなるエ
ッジ合成回路で、図２に示すように、複数の方形波トリ
ガパルスの入力エッジを合成して幅の狭いトリガ用の故
障検出用信号を生成する。このとき、図１のダイオード
は、微分用コンデンサにより作られる負の微分パルスが
第４のレジスタＲ４のトリガ入力に印加されないように
設けたものである。

【００２４】そして、このようにトリガパルスを微分し
て、前記レジスタ用の幅の狭いトリガ信号を合成するよ
うにしたことにより、図２に示すように、方形波パルス
が重なって入力された場合でも第４のキャプチャレジス
タＲ４をトリガできるようにしたのである。

【００２５】なお、実施例では、第１から第４のキャプ
チャレジスタＲ１、Ｒ２、Ｒ３、Ｒ４に、パルスの立ち
上がりでタイマＴの値をラッチする正エッジトリガのも
のについて述べたが、これに限定される事はなく、負エ
ッジトリガや正負両エッジトリガあるいはレベルトリガ
を行なうものでもよい。その場合、当然ＯＲ回路１は前
記のトリガ形式に合わせて前記レジスタＲ１、Ｒ２、Ｒ
３、Ｒ４をトリガしやすい回路に変更する。

【００２６】この実施例は、以上のように構成されてお
り、次にその作用を述べることにより、第１の発明に係
るキャプチャ回路の故障検出方法を説明することにす
る。

【００２７】このキャプチャ回路では、図１に示すよう
に、第１から第３のキャプチャレジスタＲ１、Ｒ２、Ｒ
３のトリガ入力に例えば、方形波パルスを出力する回転
センサ３などを接続することにより、そのセンサ３から
方形波パルスが入力されると、そのパルスをトリガパル
スとして、パルスの立ち上がりエッジでタイマＴの出力
する値をラッチする。また、そのトリガパルスは、ＯＲ
回路１によって第４のキャプチャレジスタＲ４に入力さ
れており、前記第４のレジスタＲ４はタイマＴの出力す
る値を前記トリガ入力にトリガパルスの入力されたキャ
プチャレジスタＲ１、Ｒ２、Ｒ３と同時にラッチする。

【００２８】このとき、図２に示すように、トリガパル
スが重なって出力された場合でも、第４のキャプチャレ
ジスタＲ４は、ＯＲ回路１によりトリガされるので、第
１から第３のキャプチャレジスタＲ１、Ｒ２、Ｒ３と同
じタイマＴの値を読込むことができる。

【００２９】その結果、第４のキャプチャレジスタＲ４
のレジスタ内容と、他の第１から第３のキャプチャレジ
スタＲ１、Ｒ２、Ｒ３の内容とを比べその違いを検出す
ることにより故障を検出することができる。その際、ハ
ードウェアのバラツキなどのため、レジスタＲ１、Ｒ
２、Ｒ３、ある４の内容が極めて僅かずれることがある
が、その場合は、許容範囲を定めることにより対処すれ
ばよい。

【００３０】このように、この方法によればキャプチャ
レジスタＲ１、Ｒ２、Ｒ３ごとに故障検出用のキャプチ
ャレジスタＲ１、Ｒ２、Ｒ３、Ｒ４を設けることなく故
障の検出が行なえる。

【００３１】次に、第２の実施例として第２の発明に係
る故障検出方法を説明する。

【００３２】この実施例では、図１に示す第１実施例の
キャプチャ回路のマイクロコンピュータ２に、図３に示
す故障検出ルーチンとこのルーチンを適宜起動するソフ
トウェアによるタイマ回路を備えたものであって、故障
の検出を任意のタイミングで行なうというものである。

【００３３】すなわち、この方法では、マイクロコンピ
ュータ２がソフトウェアタイマにより任意に前記ルーチ
ンを起動すると、前記ルーチンは、第４のキャプチャレ
ジスタＲ４の内容と第１から第３のキャプチャレジスタ
Ｒ１、Ｒ２、Ｒ３の内容とを順に読出し、そして比較す
る。このとき、第４のキャプチャレジスタＲ４は第１か
ら第３のキャプチャレジスタＲ１、Ｒ２、Ｒ３のうち最
も新しいトリガパルスが入力されたキャプチャレジスタ
Ｒ１、Ｒ２、Ｒ３と同じタイマＴの値を読込んでおり、
キャプチャ回路が正常なら任意のタイミングで比較して
も、第４のキャプチャレジスタＲ４の内容は、第１から
第３のキャプチャレジスタＲ１、Ｒ２、Ｒ３のいずれか
の内容と一致するはずである。そのため、第４のキャプ
チャレジスタＲ４と第１から第３のキャプチャレジスタ
Ｒ１、Ｒ２、Ｒ３の内容とが全て異なることを検出する
ことにより、任意のタイミングで故障の検出を行なうこ
とができる。

【００３４】図５に第３実施例として第３の発明の故障
検出方法を適用したキャプチャ回路を示す。

【００３５】この回路は、図１の第１実施例のキャプチ
ャ回路のマイクロコンピュータ２に例えば、ソフトウェ
アあるいはハードウェアによるカウンタ４と、前記カウ
ンタ４をインクリメントする計数用のルーチンを設け
て、キャプチャ回路からの割り込み要求信号が出力され
ると、その回数を計数するようになっており、第４のキ
ャプチャレジスタＲ４のトリガ回数が計数できるように
なっている。この計数値をマイクロコンピュータ２は例
えば単位時間ごとに読取って、前記第４のレジスタＲ４
の動作周波数を計測し、あらかじめ、設定された前記動
作周波数の上限値と比較する。そして、計数値が上限値
を上回った場合、マイクロコンピュータ２が故障検出動
作、すなわち第４のキャプチャレジスタＲ４と第１から
第３のキャプチャレジスタＲ１、Ｒ２、Ｒ３との比較処
理を中止するようになっている（速度検出は続行しても
良い）。

【００３６】そして、このような方法をとることによ
り、第４のキャプチャレジスタＲ４が他のレジスタＲ
１、Ｒ２、Ｒ３と比べ、実施例の場合では最大で３倍の
動作周波数で駆動されることから生じる誤出力による間
違った故障検出を防止することができる。

【００３７】なお、実施例では、マイクロコンピュータ
がトリガの回数を計数するのに割込み要求信号を用いた
が、これに限定されることはなく例えば、トリガパルス
から直接計数するようにしても良い。

【００３８】

【効果】以上のような方法により、第１の発明では、イ
ンプットキャプチャ回路の複数のキャプチャレジスタの
一つのトリガ入力に、他のキャプチャレジスタのトリガ
入力に入力される複数のトリガ信号をＯＲ回路を介して
入力し、そのＯＲ回路を介してトリガ信号の入力される
キャプチャレジスタと他のレジスタとを比較し、故障検
出を行うようにしたので、一つのキャプチャレジスタで
複数のキャプレジスタの故障を検出できる。このため、
従来、故障検出のために、キャプチャレジスタごとに故
障検出用のレジスタを設け、回路が大規模かつ高コスト
になっていたインプットキャプチャ回路を比較的小規模
かつ低コストで実現できる。

【００３９】第２の発明では、上記効果に加え、任意の
タイミングで故障の検出を行なうことができるので、タ
イミングを取るための機構を必要とせず装置を簡略化で
きるので、コストの低減を図ることができる。

【００４０】第３の発明では、上記効果に加え、動作不
良による誤検出を防止できるので、信頼性の向上を図る
ことができる。

【図面の簡単な説明】

【図１】第１実施例のブロック図

【図２】第１実施例のトリガ信号を説明する作用図

【図３】第２実施例を示すフローチャート図

【図４】第３実施例のブロック図

【図５】従来例のブロック図

【図６】従来例のブロック図

【符号の説明】 １ ＯＲ回路 ２ マイクロコンピュータ ３ センサ ４ カウンタ Ｒ キャプチャレジスタ Ｔ タイマ Ｒ１ 第１のキャプチャレジスタ Ｒ２ 第２のキャプチャレジスタ Ｒ３ 第３のキャプチャレジスタ Ｒ４ 第４のキャプチャレジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 タイマとそのタイマの出力するタイマの
   値をトリガ入力へのトリガ信号でラッチする複数のイン
   プットキャプチャレジスタを備えたインプットキャプチ
   ャ回路の、前記複数のキャプチャレジスタの内の一つの
   レジスタのトリガ入力に、他のキャプチャレジスタのト
   リガ入力に入力される複数のトリガ信号をＯＲ回路を介
   して入力し、その入力されたＯＲ信号によりトリガされ
   て前記一つのレジスタにラッチされたタイマの値と、他
   のキャプチャレジスタにラッチされたタイマの値とを比
   較し、その比較結果からインプットキャプチャ回路の故
   障を検出するインプットキャプチャ回路の故障検出方
   法。
2. 【請求項２】 上記ＯＲ回路を介してトリガ信号の入力
   された上記一つのキャプチャレジスタにラッチされたタ
   イマの値と、他のキャプチャレジスタにラッチされたタ
   イマの値との比較を行なう際、前記ＯＲ回路を介してト
   リガ信号を入力したキャプチャレジスタにラッチされる
   タイマの値が、他のキャプチャレジスタにラッチされた
   タイマの値のいずれとも一致しないと、インプットキャ
   プチャレジスタ回路に故障が発生したこととする請求項
   １に記載のインプットキャプチャ回路の故障検出方法。
3. 【請求項３】 上記ＯＲ回路を介してトリガ信号の入力
   された上記一つのキャプチャレジスタがトリガされた
   際、そのトリガ回数をカウントし、そのカウント数が所
   定時間内に所定回数以上に達すると、故障検出を停止さ
   せることを特徴とする請求項１または２に記載のインプ
   ットキャプチャ回路の故障検出方法。