JPH06224713A - チャタリング除去回路 - Google Patents
チャタリング除去回路Info
- Publication number
- JPH06224713A JPH06224713A JP50A JP1063193A JPH06224713A JP H06224713 A JPH06224713 A JP H06224713A JP 50 A JP50 A JP 50A JP 1063193 A JP1063193 A JP 1063193A JP H06224713 A JPH06224713 A JP H06224713A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- chattering
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 チャタリングを精度良く検出及び判定し、且
つ判別回路構成を簡易化すること。 【構成】 キー入力信号が入ってくると（図１（ａ）参
照）、サンプリング回路２は図１（ｂ）に示すように、
周期の遅いサンプリング信号を出力する。そのサンプリ
ング信号が数回出力されると、今度は周期の速いサンプ
リング信号を出力する。実施例では、３パルスサンプリ
ングして同じ値である場合に、信号を出力する動作を示
している（図１（ｃ）参照）。図１（ｄ），（ｅ）に示
す従来例では、同じ３パルスサンプリングするのに時間
がかかり、図１（ｅ）に示す時間遅れている。従って、
チャタリング除去までの入力信号確定時間を短縮するこ
とができる。
つ判別回路構成を簡易化すること。 【構成】 キー入力信号が入ってくると（図１（ａ）参
照）、サンプリング回路２は図１（ｂ）に示すように、
周期の遅いサンプリング信号を出力する。そのサンプリ
ング信号が数回出力されると、今度は周期の速いサンプ
リング信号を出力する。実施例では、３パルスサンプリ
ングして同じ値である場合に、信号を出力する動作を示
している（図１（ｃ）参照）。図１（ｄ），（ｅ）に示
す従来例では、同じ３パルスサンプリングするのに時間
がかかり、図１（ｅ）に示す時間遅れている。従って、
チャタリング除去までの入力信号確定時間を短縮するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、キーボード入力など、
機械接点により電気信号をオン、オフする時に発生する
チャタリングを除去するチャタリング除去回路に関する
ものである。
機械接点により電気信号をオン、オフする時に発生する
チャタリングを除去するチャタリング除去回路に関する
ものである。
【０００２】
【従来の技術】従来、この種のチャタリング除去回路を
構成しようとした場合、入力信号にチャタリングが発生
しているかどうかの判定を行うサンプリング信号は、一
定周期のクロック信号を用いていた。
構成しようとした場合、入力信号にチャタリングが発生
しているかどうかの判定を行うサンプリング信号は、一
定周期のクロック信号を用いていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来例
においては、入力信号がある程度一定値を示すまでサン
プリングをする必要があるため、キー入力から実際にシ
ステム内部に入力信号があったことを伝える信号が発生
するまで時間がかかっていた。また、入力信号が安定し
なければ再度キー入力しなければならないが、そのサン
プリング回数を何回にするかは、サンプリング信号の周
期に依存しており、周期が長いとキー入力からデータ確
定信号発生までの時間が長くなり、チャタリング検出精
度も粗くなるという問題があった。
においては、入力信号がある程度一定値を示すまでサン
プリングをする必要があるため、キー入力から実際にシ
ステム内部に入力信号があったことを伝える信号が発生
するまで時間がかかっていた。また、入力信号が安定し
なければ再度キー入力しなければならないが、そのサン
プリング回数を何回にするかは、サンプリング信号の周
期に依存しており、周期が長いとキー入力からデータ確
定信号発生までの時間が長くなり、チャタリング検出精
度も粗くなるという問題があった。
【０００４】また、周期が長いと、チャタリング検出精
度が向上するが、サンプリング回数が多くなるので、判
別回路の構成が煩雑になるという問題があった。本発明
は、上述の点に鑑みて提供したものであって、チャタリ
ングを精度良く検出及び判定し、且つ判別回路構成を簡
易化することを目的としてチャタリング除去回路を提供
するものである。
度が向上するが、サンプリング回数が多くなるので、判
別回路の構成が煩雑になるという問題があった。本発明
は、上述の点に鑑みて提供したものであって、チャタリ
ングを精度良く検出及び判定し、且つ判別回路構成を簡
易化することを目的としてチャタリング除去回路を提供
するものである。
【０００５】
【課題を解決するための手段】本発明は、機械接点で電
気信号をオン、オフさせる時に発生するチャタリングを
除去するチャタリング除去回路において、チャタリング
が発生しているか否かの判定を行うサンプリング信号の
パルス幅を可変して応答時間を早くする制御手段を設け
たものである。
気信号をオン、オフさせる時に発生するチャタリングを
除去するチャタリング除去回路において、チャタリング
が発生しているか否かの判定を行うサンプリング信号の
パルス幅を可変して応答時間を早くする制御手段を設け
たものである。
【０００６】また、請求項２においては、上記サンプリ
ング信号を一定周期のクロック信号で計数する第１のカ
ウンタ回路と、上記第１のカウンタ回路のデータを入力
し、周波数変調信号を出力するＰＷＭ回路と、上記ＰＷ
Ｍ回路の出力パルス数を計数する第２のカウンタ回路
と、上記ＰＷＭ回路の出力信号と上記機械接点により入
力される入力信号との電位比較を行うコンパレータ回路
とで構成したものである。
ング信号を一定周期のクロック信号で計数する第１のカ
ウンタ回路と、上記第１のカウンタ回路のデータを入力
し、周波数変調信号を出力するＰＷＭ回路と、上記ＰＷ
Ｍ回路の出力パルス数を計数する第２のカウンタ回路
と、上記ＰＷＭ回路の出力信号と上記機械接点により入
力される入力信号との電位比較を行うコンパレータ回路
とで構成したものである。
【０００７】更に、請求項３においては、ＰＷＭ回路の
入力データをマイクロプロセッサを用いてプログラム化
し、パルス幅変調信号を出力させるようにしたものであ
る。
入力データをマイクロプロセッサを用いてプログラム化
し、パルス幅変調信号を出力させるようにしたものであ
る。
【０００８】
【作用】本発明によれば、サンプリング信号を入力信号
が入力されたときはパルス幅の広いサンプリング信号を
出力し、それが数回出力されると今度は、パルス幅の小
さいサンプリング信号を出力することにより、入力信号
が発生してからシステムに入力信号があったことを知ら
せる信号が発生する時間（応答時間）を早くしている。
が入力されたときはパルス幅の広いサンプリング信号を
出力し、それが数回出力されると今度は、パルス幅の小
さいサンプリング信号を出力することにより、入力信号
が発生してからシステムに入力信号があったことを知ら
せる信号が発生する時間（応答時間）を早くしている。
【０００９】また、請求項２においては、上記サンプリ
ング信号を一定周期のクロック信号で計数する第１のカ
ウンタ回路と、上記第１のカウンタ回路のデータを入力
し、周波数変調信号を出力するＰＷＭ回路と、上記ＰＷ
Ｍ回路の出力パルス数を計数する第２のカウンタ回路
と、上記ＰＷＭ回路の出力信号と上記機械接点により入
力される入力信号との電位比較を行うコンパレータ回路
とで構成したものであるから、キー入力などで入力信号
が発生すると、第１のカウンタ回路が動作し、ＰＷＭ回
路にデータを転送する。ＰＷＭ回路は第１のカウンタ回
路からのデータにより順次周波数変調されたパルス波形
を出力していく。入力信号と上記パルス波形をコンパレ
ータ回路にてサンプリングを行い、第２のカウンタ回路
にて一定回数以上データが一定していれば出力を出すよ
うにしている。
ング信号を一定周期のクロック信号で計数する第１のカ
ウンタ回路と、上記第１のカウンタ回路のデータを入力
し、周波数変調信号を出力するＰＷＭ回路と、上記ＰＷ
Ｍ回路の出力パルス数を計数する第２のカウンタ回路
と、上記ＰＷＭ回路の出力信号と上記機械接点により入
力される入力信号との電位比較を行うコンパレータ回路
とで構成したものであるから、キー入力などで入力信号
が発生すると、第１のカウンタ回路が動作し、ＰＷＭ回
路にデータを転送する。ＰＷＭ回路は第１のカウンタ回
路からのデータにより順次周波数変調されたパルス波形
を出力していく。入力信号と上記パルス波形をコンパレ
ータ回路にてサンプリングを行い、第２のカウンタ回路
にて一定回数以上データが一定していれば出力を出すよ
うにしている。
【００１０】更に、請求項３においては、ＰＷＭ回路の
入力データをマイクロプロセッサを用いてプログラム化
し、パルス幅変調信号を出力させるようにしたものであ
るから、ＰＷＭ回路に入力されるデータをマイクロプロ
セッサから入力し、ＰＷＭ回路の出力信号とキー入力な
どの入力信号との比較結果をマイクロプロセッサにフィ
ードバックさせることにより、チャタリングを除去した
信号を出力するようにしている。
入力データをマイクロプロセッサを用いてプログラム化
し、パルス幅変調信号を出力させるようにしたものであ
るから、ＰＷＭ回路に入力されるデータをマイクロプロ
セッサから入力し、ＰＷＭ回路の出力信号とキー入力な
どの入力信号との比較結果をマイクロプロセッサにフィ
ードバックさせることにより、チャタリングを除去した
信号を出力するようにしている。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１〜図３は請求項１に対応した実施例を示し、
図２はブロック図を示し、演算制御分解能１とサンプリ
ング回路２とで構成している。図１において、先ず、キ
ー入力信号が入ってくると（図１（ａ）参照）、サンプ
リング回路２は図１（ｂ）に示すように、周期の遅いサ
ンプリング信号を出力する。
する。図１〜図３は請求項１に対応した実施例を示し、
図２はブロック図を示し、演算制御分解能１とサンプリ
ング回路２とで構成している。図１において、先ず、キ
ー入力信号が入ってくると（図１（ａ）参照）、サンプ
リング回路２は図１（ｂ）に示すように、周期の遅いサ
ンプリング信号を出力する。
【００１２】そのサンプリング信号が数回出力される
と、今度は周期の速いサンプリング信号を出力する。実
施例では、３パルスサンプリングして同じ値である場合
に、信号を出力する動作を示している（図１（ｃ）参
照）。図１（ｄ），（ｅ）に示す従来例では、同じ３パ
ルスサンプリングするのに時間がかかり、図１（ｅ）に
示す時間遅れている。
と、今度は周期の速いサンプリング信号を出力する。実
施例では、３パルスサンプリングして同じ値である場合
に、信号を出力する動作を示している（図１（ｃ）参
照）。図１（ｄ），（ｅ）に示す従来例では、同じ３パ
ルスサンプリングするのに時間がかかり、図１（ｅ）に
示す時間遅れている。
【００１３】また、図３では、サンプリングの途中でハ
ザード（図３（ａ）参照）が発生した場合の例を示して
いる。図３（ｄ），（ｅ）に示す従来例では、ハザード
が発生した場合でも、サンプリング間隔が長いため、入
力信号が安定した一定値を保っていないにも係わらず出
力している（図３（ｅ）参照）。しかし、本実施例で
は、３パルス目のサンプリングでハザードを検出してい
るため（図３（ａ）（ｂ）参照）、図３（ｃ）に示すよ
うに出力はされない。
ザード（図３（ａ）参照）が発生した場合の例を示して
いる。図３（ｄ），（ｅ）に示す従来例では、ハザード
が発生した場合でも、サンプリング間隔が長いため、入
力信号が安定した一定値を保っていないにも係わらず出
力している（図３（ｅ）参照）。しかし、本実施例で
は、３パルス目のサンプリングでハザードを検出してい
るため（図３（ａ）（ｂ）参照）、図３（ｃ）に示すよ
うに出力はされない。
【００１４】（実施例２）実施例２を図４及び図５に示
す。本実施例では、図４に示すように、減算カウンタ１
１、加算カウンタ１２、ＰＷＭ回路１３、フリップフロ
ップ１４、コンパレータ回路１５等でチャタリング除去
回路を構成している。また、図５は図４に示す実施例に
おけるタイミングチャート図である。
す。本実施例では、図４に示すように、減算カウンタ１
１、加算カウンタ１２、ＰＷＭ回路１３、フリップフロ
ップ１４、コンパレータ回路１５等でチャタリング除去
回路を構成している。また、図５は図４に示す実施例に
おけるタイミングチャート図である。
【００１５】図４において、キー入力信号が入ると（図
５（ａ）参照）、減算カウンタ１１が動作し、データを
ＰＷＭ回路１３に渡す。ＰＷＭ回路１３は入力されたデ
ータに従い、Ｄ／Ａ変換された出力信号を発生する（図
５（ｂ）参照）。この信号をクロック信号としたフリッ
プフロップ１４においてキー入力をデータとしたときの
出力信号とＨ／Ｌ判別信号の比較によりコンパレータ回
路１５から信号が出力される。
５（ａ）参照）、減算カウンタ１１が動作し、データを
ＰＷＭ回路１３に渡す。ＰＷＭ回路１３は入力されたデ
ータに従い、Ｄ／Ａ変換された出力信号を発生する（図
５（ｂ）参照）。この信号をクロック信号としたフリッ
プフロップ１４においてキー入力をデータとしたときの
出力信号とＨ／Ｌ判別信号の比較によりコンパレータ回
路１５から信号が出力される。
【００１６】その信号がＬレベルならば、ＰＷＭ回路１
３、加算カウンタ１２、減算カウンタ１１がクリアされ
初期状態に戻る。上記コンパレータ回路１５からの出力
信号がＨレベルならば、減算カウンタ１１がデータをデ
ィクレメントし、そのデータをＰＷＭ回路１３に渡す
（図５（ｂ）（ｃ）参照）。今度はＰＷＭ回路１３は入
力されたデータに従いパルス幅の小さい出力信号を発生
する（図５（ｂ）参照）。
３、加算カウンタ１２、減算カウンタ１１がクリアされ
初期状態に戻る。上記コンパレータ回路１５からの出力
信号がＨレベルならば、減算カウンタ１１がデータをデ
ィクレメントし、そのデータをＰＷＭ回路１３に渡す
（図５（ｂ）（ｃ）参照）。今度はＰＷＭ回路１３は入
力されたデータに従いパルス幅の小さい出力信号を発生
する（図５（ｂ）参照）。
【００１７】先ほどと同様にこの信号をクロック信号と
したフリップフロップ１４において、キー入力をデータ
としたときの出力信号とＨ／Ｌ判別信号の比較によりコ
ンパレータ回路１５から信号が出力される。この動作を
繰り返すことによりコンパレータ回路１５の信号がＨレ
ベルならばＰＷＭ回路１３が順次パルス幅の小さい出力
信号を発生する（図５（ｂ）参照）。と同時に加算カウ
ンタ１２は計数値が上がり（図５（ｄ）参照）、予め設
定した値を越えると出力信号を発生する。
したフリップフロップ１４において、キー入力をデータ
としたときの出力信号とＨ／Ｌ判別信号の比較によりコ
ンパレータ回路１５から信号が出力される。この動作を
繰り返すことによりコンパレータ回路１５の信号がＨレ
ベルならばＰＷＭ回路１３が順次パルス幅の小さい出力
信号を発生する（図５（ｂ）参照）。と同時に加算カウ
ンタ１２は計数値が上がり（図５（ｄ）参照）、予め設
定した値を越えると出力信号を発生する。
【００１８】図５に示す本実施例の場合では、その設定
値を５にしたタイミングチャート図を示している。 （実施例３）実施例３を図６及び図７に示す。本実施例
では図６に示すように、マイクロプロセッサ２１、ＰＷ
Ｍ回路２２、比較器２３等でチャタリング除去回路を構
成し、ＰＷＭ回路２２の入力データをマイクロプロセッ
サ２１を用いてプログラム化し、パルス幅変調信号を出
力させるようにしている。
値を５にしたタイミングチャート図を示している。 （実施例３）実施例３を図６及び図７に示す。本実施例
では図６に示すように、マイクロプロセッサ２１、ＰＷ
Ｍ回路２２、比較器２３等でチャタリング除去回路を構
成し、ＰＷＭ回路２２の入力データをマイクロプロセッ
サ２１を用いてプログラム化し、パルス幅変調信号を出
力させるようにしている。
【００１９】図７に示すフローチャート図中、タイマー
１，２はマルチプレクサ２１の内部のタイマー回路であ
る。タイマー１は減算カウンタ、タイマー２は加算カウ
ンタとして用いている。図７に示すフローチャート図に
従ったプログラムを動作させることにより、回路構成を
簡易化することができる。本実施例の動作は図７に示す
ように、先ず、タイマー１，２をリセットし、ＰＷＭ回
路２２にリセット信号を送り、キー入力信号を待つ。キ
ー入力があった場合には、タイマー１，２にデータセッ
トし、ＰＷＭ回路２２へデータを転送する。
１，２はマルチプレクサ２１の内部のタイマー回路であ
る。タイマー１は減算カウンタ、タイマー２は加算カウ
ンタとして用いている。図７に示すフローチャート図に
従ったプログラムを動作させることにより、回路構成を
簡易化することができる。本実施例の動作は図７に示す
ように、先ず、タイマー１，２をリセットし、ＰＷＭ回
路２２にリセット信号を送り、キー入力信号を待つ。キ
ー入力があった場合には、タイマー１，２にデータセッ
トし、ＰＷＭ回路２２へデータを転送する。
【００２０】そして、ＰＷＭ回路２２から信号を出力
し、ＨレベルがＬレベルかの判別を行う。Ｈレベルであ
ってタイマー２がフルカウントであれば、信号を出力す
る。また、フルカウントでなければ、タイマー１，２の
データを更新し、ＰＷＭ回路２２へデータ転送を行い、
これを繰り返す。
し、ＨレベルがＬレベルかの判別を行う。Ｈレベルであ
ってタイマー２がフルカウントであれば、信号を出力す
る。また、フルカウントでなければ、タイマー１，２の
データを更新し、ＰＷＭ回路２２へデータ転送を行い、
これを繰り返す。
【００２１】
【発明の効果】本発明によれば、機械接点で電気信号を
オン、オフさせる時に発生するチャタリングを除去する
チャタリング除去回路において、チャタリングが発生し
ているか否かの判定を行うサンプリング信号のパルス幅
を可変して応答時間を早くする制御手段を設けたもので
あるから、サンプリング信号を入力信号が入力されたと
きはパルス幅の広いサンプリング信号を出力し、それが
数回出力されると今度は、パルス幅の小さいサンプリン
グ信号を出力することにより、入力信号が発生してから
システムに入力信号があったことを知らせる信号が発生
する時間（応答時間）を早くしている。このように、チ
ャタリング除去までの入力信号確定時間を短縮すること
が可能となった。これはチャタリングがキー入力があっ
た瞬間によく起こるためで、時間経過とともに徐々にチ
ャタリングが無くなることを利用したものである。従
来、一定周期のクロック信号をサンプリング信号として
チャタリング除去に使用していたため、予め設定したサ
ンプリング回数までの時間はキー入力による信号がチャ
タリングを起こしていなくても、入力信号として確認さ
れていなかった。このサンプリング信号を周波数変調信
号とすることにより、同じサンプリング回数でもサンプ
リング時間が短縮され、入力信号確定時間を短縮するこ
とが可能となった。また、経時変化でサンプリング間隔
を徐々に小さくすることから入力データ確定までにハザ
ードなどの検出も可能になるので、より精度の高いサン
プリングが可能となる効果を奏するものである。
オン、オフさせる時に発生するチャタリングを除去する
チャタリング除去回路において、チャタリングが発生し
ているか否かの判定を行うサンプリング信号のパルス幅
を可変して応答時間を早くする制御手段を設けたもので
あるから、サンプリング信号を入力信号が入力されたと
きはパルス幅の広いサンプリング信号を出力し、それが
数回出力されると今度は、パルス幅の小さいサンプリン
グ信号を出力することにより、入力信号が発生してから
システムに入力信号があったことを知らせる信号が発生
する時間（応答時間）を早くしている。このように、チ
ャタリング除去までの入力信号確定時間を短縮すること
が可能となった。これはチャタリングがキー入力があっ
た瞬間によく起こるためで、時間経過とともに徐々にチ
ャタリングが無くなることを利用したものである。従
来、一定周期のクロック信号をサンプリング信号として
チャタリング除去に使用していたため、予め設定したサ
ンプリング回数までの時間はキー入力による信号がチャ
タリングを起こしていなくても、入力信号として確認さ
れていなかった。このサンプリング信号を周波数変調信
号とすることにより、同じサンプリング回数でもサンプ
リング時間が短縮され、入力信号確定時間を短縮するこ
とが可能となった。また、経時変化でサンプリング間隔
を徐々に小さくすることから入力データ確定までにハザ
ードなどの検出も可能になるので、より精度の高いサン
プリングが可能となる効果を奏するものである。
【００２２】また、請求項２においては、上記サンプリ
ング信号を一定周期のクロック信号で計数する第１のカ
ウンタ回路と、上記第１のカウンタ回路のデータを入力
し、周波数変調信号を出力するＰＷＭ回路と、上記ＰＷ
Ｍ回路の出力パルス数を計数する第２のカウンタ回路
と、上記ＰＷＭ回路の出力信号と上記機械接点により入
力される入力信号との電位比較を行うコンパレータ回路
とで構成したものであるから、キー入力などで入力信号
が発生すると、第１のカウンタ回路が動作し、ＰＷＭ回
路にデータを転送する。ＰＷＭ回路は第１のカウンタ回
路からのデータにより順次周波数変調されたパルス波形
を出力していく。入力信号と上記パルス波形をコンパレ
ータ回路にてサンプリングを行い、第２のカウンタ回路
にて一定回数以上データが一定していれば出力を出すよ
うにしている。そのため、チャタリング除去までの入力
信号確定時間を短縮することが可能となる。
ング信号を一定周期のクロック信号で計数する第１のカ
ウンタ回路と、上記第１のカウンタ回路のデータを入力
し、周波数変調信号を出力するＰＷＭ回路と、上記ＰＷ
Ｍ回路の出力パルス数を計数する第２のカウンタ回路
と、上記ＰＷＭ回路の出力信号と上記機械接点により入
力される入力信号との電位比較を行うコンパレータ回路
とで構成したものであるから、キー入力などで入力信号
が発生すると、第１のカウンタ回路が動作し、ＰＷＭ回
路にデータを転送する。ＰＷＭ回路は第１のカウンタ回
路からのデータにより順次周波数変調されたパルス波形
を出力していく。入力信号と上記パルス波形をコンパレ
ータ回路にてサンプリングを行い、第２のカウンタ回路
にて一定回数以上データが一定していれば出力を出すよ
うにしている。そのため、チャタリング除去までの入力
信号確定時間を短縮することが可能となる。
【００２３】更に、請求項３においては、ＰＷＭ回路の
入力データをマイクロプロセッサを用いてプログラム化
し、パルス幅変調信号を出力させるようにしたものであ
るから、ＰＷＭ回路に入力されるデータをマイクロプロ
セッサから入力し、ＰＷＭ回路の出力信号とキー入力な
どの入力信号との比較結果をマイクロプロセッサにフィ
ードバックさせることにより、チャタリングを除去した
信号を出力するようにしている。従って、回路構成を簡
易化することができる。
入力データをマイクロプロセッサを用いてプログラム化
し、パルス幅変調信号を出力させるようにしたものであ
るから、ＰＷＭ回路に入力されるデータをマイクロプロ
セッサから入力し、ＰＷＭ回路の出力信号とキー入力な
どの入力信号との比較結果をマイクロプロセッサにフィ
ードバックさせることにより、チャタリングを除去した
信号を出力するようにしている。従って、回路構成を簡
易化することができる。
【図１】本発明の実施例のタイミングチャートを示す図
である。
である。
【図２】同上のチャタリング除去回路のブロック図であ
る。
る。
【図３】同上のハザードを検出した場合のタイミングチ
ャートを示す図である。
ャートを示す図である。
【図４】同上の実施例のブロック図である。
【図５】同上のタイミングチャートを示す図である。
【図６】同上の実施例３のブロック図である。
【図７】同上のフローチャートを示す図である。
１ 演算制御部 ２ サンプリング回路 １１ 減算カウンタ １２ 加算カウンタ １３ ＰＷＭ回路 １４ フリップフロップ １５ コンパレータ回路 ２１ マイクロプロセッサ ２２ ＰＷＭ回路 ２３ 比較器
Claims (3)
- 【請求項１】 機械接点で電気信号をオン、オフさせる
時に発生するチャタリングを除去するチャタリング除去
回路において、チャタリングが発生しているか否かの判
定を行うサンプリング信号のパルス幅を可変して応答時
間を早くする制御手段を設けたことを特徴とするチャタ
リング除去回路。 - 【請求項２】 上記サンプリング信号を一定周期のクロ
ック信号で計数する第１のカウンタ回路と、上記第１の
カウンタ回路のデータを入力し、周波数変調信号を出力
するＰＷＭ回路と、上記ＰＷＭ回路の出力パルス数を計
数する第２のカウンタ回路と、上記ＰＷＭ回路の出力信
号と上記機械接点により入力される入力信号との電位比
較を行うコンパレータ回路とで構成したことを特徴とす
る請求項１記載のチャタリング除去回路。 - 【請求項３】 ＰＷＭ回路の入力データをマイクロプロ
セッサを用いてプログラム化し、パルス幅変調信号を出
力させたことを特徴とする請求項２記載のチャタリング
除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05010631A JP3112366B2 (ja) | 1993-01-26 | 1993-01-26 | チャタリング除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05010631A JP3112366B2 (ja) | 1993-01-26 | 1993-01-26 | チャタリング除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224713A true JPH06224713A (ja) | 1994-08-12 |
| JP3112366B2 JP3112366B2 (ja) | 2000-11-27 |
Family
ID=11755573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05010631A Expired - Fee Related JP3112366B2 (ja) | 1993-01-26 | 1993-01-26 | チャタリング除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112366B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08313030A (ja) * | 1995-05-23 | 1996-11-29 | Suga Kogyo Kk | リニア弁開度による蓄熱槽の熱量管理方法 |
| JP2014531122A (ja) * | 2011-10-20 | 2014-11-20 | フィッシャーコントロールズ インターナショナル リミテッド ライアビリティー カンパニー | 多接触スイッチ |
-
1993
- 1993-01-26 JP JP05010631A patent/JP3112366B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08313030A (ja) * | 1995-05-23 | 1996-11-29 | Suga Kogyo Kk | リニア弁開度による蓄熱槽の熱量管理方法 |
| JP2014531122A (ja) * | 2011-10-20 | 2014-11-20 | フィッシャーコントロールズ インターナショナル リミテッド ライアビリティー カンパニー | 多接触スイッチ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3112366B2 (ja) | 2000-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4198579A (en) | Input circuit for portable electronic devices | |
| JPH06224713A (ja) | チャタリング除去回路 | |
| JP2637204B2 (ja) | ランダムパルス計数装置 | |
| JP2707778B2 (ja) | ノイズ除去回路 | |
| AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
| JP3211283B2 (ja) | フィルター回路 | |
| JP2818192B2 (ja) | 雑音除去装置 | |
| JP2580756B2 (ja) | レーザ走査光検出信号のノイズ除去回路 | |
| SU1117650A1 (ru) | Устройство дл оценки характеристик узкополосного случайного процесса | |
| KR940000450B1 (ko) | 톤 검출장치 | |
| JPH0749879Y2 (ja) | 二値化信号出力装置 | |
| JPH0314315A (ja) | フィルタ | |
| JP3132611B2 (ja) | トリガ回路 | |
| JPH0378586B2 (ja) | ||
| SU1347162A1 (ru) | Генератор импульсной последовательности | |
| KR940009389B1 (ko) | 리모콘의 제어코드 판별장치 및 방법 | |
| SU1443153A1 (ru) | Устройство дл выделени и вычитани импульсов из последовательности импульсов | |
| JP3130803B2 (ja) | リモートコントロール信号受信装置 | |
| JP2961750B2 (ja) | マイクロコンピュータ | |
| JP2601172B2 (ja) | クロック信号の余剰パルス検出回路 | |
| SU1124252A1 (ru) | Устройство дл управлени разгоном и торможением двигател | |
| JP2776325B2 (ja) | デューティ計測回路 | |
| JPH04239340A (ja) | ソフトウェア処理異常検出方法と装置 | |
| JPH04122374U (ja) | チヤツタ検出装置 | |
| JPH0612973U (ja) | トリガパルス発生回路及びトリガ掃引回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| LAPS | Cancellation because of no payment of annual fees |