JPH0793067A - 活性挿抜時の同期制御方式 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 活性挿抜の際、組合せで動作する複数ユニッ
ト全部が同期して動作できる。 【構成】 組合せを構成する各ユニット間１０１、１０
２では、ユニット取付け部１０３を介して制御信号をル
ープ状に送受できるように配線され、組合せを構成する
一のユニット１０２には、実装されることにより自ユニ
ット内を動作可能な状態に設定する準備処理を行ってか
ら制御信号を生成し出力する回路１０６、及び相手ユニ
ットから制御信号を受信していない時に自ユニット内の
回路を機能停止し制御信号を受信した時に停止解除する
回路１０７を備える。組合せを構成する他のユニット１
０１には、相手ユニットから制御信号を受信することに
よって準備処理を行ってから相手ユニットへの制御信号
を生成し出力する回路１０５、及び相手ユニットから制
御信号を受信していない時に自ユニット内の回路を機能
停止し制御信号を受信した時に停止解除する回路１０４
を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はパッケージ等のユニット
を活性状態のままで挿抜するための活性挿抜時の同期制
御方式に関するものである。

【０００２】複数の機能ブロック、パッケージ、あるい
はプリント板等の機能部品（以下、統一してユニットと
称する）で構成されるシステムにおいては、ユニットの
引抜き／挿入を電源ＯＮ状態のままで行う活性挿抜が可
能なように構成されることが多いが、その場合でもユニ
ットの挿抜がシステム全体の処理に悪影響を与えずに実
施できることが必要とされる。

【０００３】

【従来の技術】このような複数のユニットで構成される
システムにおいては、各ユニットがそれぞれシステムの
一つの機能をそれぞれ分担してシステム全体が構築され
ているので、一つのユニットを挿抜した時にはそれに同
期して関連する他のユニットに対しても挿抜があったこ
とを通知することで、必要なリセット制御や機能マスク
等を実施し、システムに悪影響を与えないことが必要と
なる。

【０００４】従来において周知のかかる活性挿抜方法と
しては、例えば特開昭６３−１８８２８７号、特開平２
−２９７６１６号、特開平４−５８４８０号などがあ
る。

【０００５】これらの方法では、バックワイヤリングボ
ードＢＷＢにユニットを実装してそのシステムバスに接
続するために、その接続をコネクタとそれを受ける多ピ
ンで行っている。そのため、ＢＷＢ側には特性を考慮し
て中央が長ピンでその両端側に短ピンを配したピン構成
のコネクタが用意される。そして、ユニットの引抜き時
には、コネクタの両端にある短ピンがどちらか不接触と
なった時点で制御信号をＯＦＦにすることで一部のピン
が接触しなくなった状態（すなわちユニットが動作不可
能状態）を通知し、また逆に挿入時には、コネクタの両
端の短ピンが両方とも接触となった時点で制御信号をＯ
Ｎとすることで各ピンが全て接続された状態（すなわち
ユニットが動作可能状態）を通知するようにして、シス
テム動作に悪影響を与えることなく活性挿抜が可能なよ
うにしている。

【０００６】

【発明が解決しようとする課題】一方、各ユニットは必
ずしもその一つがシステムの一つの機能を分担するとは
限らず、複数のユニットの組合せで初めて一つの機能を
果たす場合もある。例えば、主プロセッサ盤と主メモリ
盤の組合せ、あるいはメイン通信制御盤とサブ通信制御
盤の組合せでそれぞれ初めて所定機能を果たす動作が可
能となる場合である。

【０００７】このようなユニットの組合せの場合、その
うちの一つのユニットを活性挿入し自ユニット内での初
期化が完了しても、そのユニットと同期して動作すべき
残りのユニットが未実装であったり障害中の場合には、
システム上において分担されている機能を実行できな
い。

【０００８】例えば、ある一つのユニットがシステムに
実装されたとしても、それと組み合わされて同期動作す
べきユニットが未実装だった場合には、機能動作不可能
としての通知を行わないと、システムが誤った動作を行
ってしまう虞がある。このため、システムおよび各ユニ
ットには上記状態を考慮した制御・管理が要求されるこ
とになるが、ユニットの数が多かったりユニットの追加
・削除がある場合など、その制御を行うためのハードウ
ェアやソフトウェアが非常に複雑となる。

【０００９】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、組合せで動作する
複数ユニットを活性挿抜するにあたり、その組合せ中の
ユニット全部が同期して動作／動作停止できるようにす
ることにある。

【００１０】

【課題を解決するための手段】図１は本発明にかかる原
理説明図である。上述の課題を解決するために、本発明
においては、複数個の組合せで所要の機能を果たすユニ
ット群１０１、１０２をユニット取付け部１０３に実装
したシステムにおける活性挿抜時の同期制御回路であっ
て、組合せを構成する各ユニット間１０１、１０２では
ユニット取付け部１０３を介して制御信号をループ状に
送受できるように配線され、組合せを構成する一のユニ
ット１０２には、自ユニットが実装されることにより自
ユニット内を動作可能な状態に設定する準備処理を行っ
てから制御信号を生成し出力する回路１０６と、相手ユ
ニットから制御信号を受信していない時に自ユニット内
の回路を機能停止し制御信号を受信した時に停止解除す
る回路１０７とを備え、組合せを構成する他のユニット
１０１には、相手ユニットから制御信号を受信すること
によって準備処理を行ってから相手ユニットへの制御信
号を生成し出力する回路１０５と、相手ユニットから制
御信号を受信していない時に自ユニット内の回路を機能
停止し該制御信号を受信した時に停止解除する回路１０
４とを備えた活性挿抜時の同期制御回路が提供され
る。。

【００１１】上述の同期制御回路においては、準備処理
を自ユニット内のパワーオンリセット処理とすることが
できる。また、自ユニットの実装を検出する手段として
カードブラスイッチを用いることができる。また各ユニ
ットのコネクタを中央側に長ピン、両端側に短ピンを配
したピン配置で構成し、該制御信号のループはこのうち
の短ピンを介して行うよう接続配線することができる。

【００１２】また本発明においては、複数個の組合せで
所要の機能を果たすユニット群をユニット取付け部に実
装したシステムにおける活性挿抜時の同期制御方法であ
って、組合せを構成する各ユニット間では該ユニット取
付け部を介して制御信号をループ状に送受できるように
配線され、各ユニットは相手ユニットからの制御信号に
よって該相手ユニットの実装の有無を判定して自ユニッ
トの動作の可否と相手ユニットへの制御信号の送出の有
無を決定するように構成した活性挿抜時の同期制御方法
が提供される。

【００１３】

【作用】本発明の構成によれば、各ユニットは制御信号
の受信の有無により相手ユニットの実装／未実装を含む
動作状態を知ることができ、それに応じて自ユニットを
アクティブにするか否かを判断すると共に、相手ユニッ
トに対して制御信号により自ユニットの動作状態を通知
することができる。よって各ユニットはこの制御信号に
基づいて組合せ相手の挿抜状態を知り、挿抜時に相手ユ
ニットと同期して自ユニットを動作／動作停止すること
ができるようになる。

【００１４】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例としての活性挿抜時の同
期制御方式による装置構成を示す図である。図２におい
て、１と２はそれぞれ電子回路を搭載するボードであ
り、ボード１とボード２を組み合わせることでシステム
上の一つの機能を実行できるものである。３はボード１
と２を挿抜自在に実装するバックワイヤリングボード
（以下、ＢＷＢボードと称する）であり、ボード１とボ
ード２間で信号を送受するための信号線を含んでいる。

【００１５】ボード１は、同期制御を行うための回路と
してカードブラスイッチ１０、機能停止リセット制御部
１１、POW-ONリセット生成部１２、ゲート部１３等を含
む。またボード２は同期制御を行うための回路としてカ
ードブラスイッチ２０、機能停止リセット制御部２１、
POW-ONリセット生成部２２等を含む。

【００１６】カードブラスイッチ１０はボード１がＢＷ
Ｂボード３に挿入（実装）された時にＯＮし、引き抜か
れた時にＯＦＦする機構のものである。このカードブラ
スイッチ１０は主目的はボード１のバスインタフェース
をボード挿抜に対してＯＮ／ＯＦＦするなどに用いられ
るが、本実施例ではこの他にこのカードブラスイッチ１
０のＯＮ信号を用いてゲート部１３のＯＮ／ＯＦＦを制
御している。カードブラスイッチ２０も同様の機能を持
つ機構であるが、そのＯＮ信号を用いてPOW-ONリセット
生成部２２を起動するよう構成している点が異なる。

【００１７】機能停止リセット制御部１１はボード１が
それぞれ挿入された時にカードブラスイッチ１０からの
ＯＮ信号によってボード搭載の各回路を機能停止状態に
設定し、制御信号Ａを受信することによりその機能停止
状態を解除する回路であり、例えばＬＳＩのリセット回
路あるいはＣＰＵの停止(halt)回路などである。機能停
止リセット制御部２１も同様な機能を持つ回路で、カー
ドブラスイッチ２０のＯＮ信号で機能停止状態を設定し
制御信号Ｂを受信することでその機能停止状態を解除す
る。

【００１８】POW-ONリセット生成部１２は電源投入時等
に初期リセットを行うための回路で、ＢＷＢボード３側
から制御信号Ａを受信することでパワーオンリセット動
作を行い、一定時間後にパワーオンリセット処理が終了
したら“Ｌ”レベルのリセット終了信号ＰＷを出力す
る。ボード１はこのパワーオンリセット動作を完了しな
いと動作開始することはできない。POW-ONリセット生成
部２２も同様な回路であるが、この回路は制御信号の代
わりにボード挿入時にカードブラスイッチ２０からＯＮ
信号を受信することでパワーオンリセット動作をして一
定時間後にリセット終了信号を出力し、このリセット終
了信号を制御信号ＡとしてＢＷＢボード３経由でボード
１に送信するようになっている。

【００１９】ゲート部１３はボード１挿入時のカードブ
ラスイッチ１０からのＯＮ信号でイネーブルとなって、
POW-ONリセット生成部１２からのリセット終了信号を制
御信号ＢとしてＢＷＢボード３経由でボード２に送信す
る回路である。

【００２０】また、ボード１においてはＢＷＢボード３
からの制御信号Ａの入力線が“Ｈ”レベル（＝＋５Ｖ）
に、またボード２においてはＢＷＢボード３からの制御
信号Ｂの入力線が“Ｈ”レベルにそれそぞれプルアップ
されている。各制御信号Ａ、Ｂはローアクティブの信号
（“Ｌ”レベル時にアクティブとなる信号）であり、よ
って、ＢＷＢボード３側から制御信号Ａ、Ｂが入力され
ていない場合にはプルアップ回路の動作により各ボード
１、２内においてその制御信号線のレベルは“Ｈ”とな
るようになっている。

【００２１】以下、実施例装置の動作を図３〜図６のタ
イムチャートをそれぞれ参照して説明する。

【００２２】まず、ボード１が挿抜された時の動作を図
３のタイムチャートを参照して説明する。ボード１をＢ
ＷＢボード３から引き抜くと、カードブラスイッチ１０
がＯＦＦしてゲート部１３を閉じるため、制御信号Ｂは
出力停止される。よって、ボード２内においては制御信
号Ｂの信号線はプルアップ回路の作用により“Ｈ”レベ
ルとなり、これによりボード２内の機能停止リセット制
御部２１がボード２内の回路を機能停止状態とするの
で、ボード２はその動作を停止する。つまりボード１の
引抜きに伴いボード２も同時に動作停止となる。

【００２３】この状態で、ボード１を再びゲート部１３
に挿入すると、カードブラスイッチ１０がＯＮとなっ
て、そのＯＮ信号によりゲート部１３を開くと共に、PO
W-ONリセット生成部１２が作動してその時点から自己パ
ワーオンリセットが動作し、一定時間経過後にそのリセ
ット動作を終了して“Ｌ”のリセット終了信号ＰＷを出
力するので、このリセット終了信号ＰＷがゲート部１３
を経て制御信号Ｂとなり、この制御信号ＢがＢＷＢボー
ド３経由でボード２に送られて機能停止リセット制御部
２１の機能停止状態を解除するので、ボード２は再びア
クティブ状態となる。よって、ボード１の挿入に伴いボ
ード１とボード２は同時にアクティブとなる。

【００２４】次に、ボード２が挿抜された時の動作を図
４のタイムチャートを参照して説明する。ボード２をＢ
ＷＢボード３から引き抜くと、カードブラスイッチ２０
がＯＦＦし、それによりPOW-ONリセット生成部２２から
の制御信号Ａが出力停止されるので、ボード１内の制御
信号Ａの信号線はプルアップ回路の作用により“Ｈ”レ
ベルとなり、機能停止リセット制御部１１が機能停止動
作を行ってボード１内の回路は動作を停止する。つまり
ボード２の引抜きに伴いボード１も同時に動作停止とな
る。

【００２５】この状態でボード２を再びＢＷＢボード３
に挿入すると、カードブラスイッチ２０がＯＮとなっ
て、そのＯＮ信号によってその時点からPOW-ONリセット
生成部２２が自己パワーオンリセットの動作を開始し、
一定時間後にリセット動作を完了したら“Ｌ”レベルの
制御信号Ａを出力する。

【００２６】この制御信号ＢはＢＷＢボード３経由でボ
ード１に送られ、この制御信号Ａによってボード１内の
機能停止リセット制御部１１が機能停止状態を解除する
と共にPOW-ONリセット生成部１２が自己パワーオンリセ
ット動作を開始し、一定時間後にリセット動作を終了し
てボード１をアクティブにさせると共にリセット終了信
号ＰＷを出力する。このリセット終了信号ＰＷは制御信
号ＡとしてＢＷＢボード３経由でボード２に送られ、こ
れによりボード２の機能停止リセット制御部２１は機能
停止状態の解除を行ってボード２をアクティブにする。
よって、ボード２の挿入に伴いボード１とボード２は同
時にアクティブとなる。

【００２７】次にボード１と２が未実装のＢＷＢボード
３に、ボード１、ボード２の順で挿入した時の動作を図
５のタイムチャートを参照して説明する。まず、ボード
１が挿入されてもボード２が未実装のため、ボード１は
制御信号Ａを受信していないので、ボード１はアクティ
ブとならず、また“Ｌ”の制御信号Ｂを出力することも
ない。よってボード１の挿入によってボード１が勝手に
単独で動作をしてしまうことはない。

【００２８】この状態でボード２をＢＷＢボード３に挿
入した時の動作は上述の図４の場合においてボード２を
挿入した時と同じであり、ボード２の挿入によってボー
ド１とボード２は同時にアクティブとなる。

【００２９】次にボード１と２が未実装のＢＷＢボード
３に、ボード２、ボード１の順で挿入した時の動作を図
６のタイムチャートを参照して説明する。まず、ボード
２が挿入されてもボード１が未実装であるため、ボード
２は制御信号Ｂを受信していないので、ボード１はアク
ティブとならず、また“Ｌ”の制御信号Ａを出力するこ
ともない。よってボード２の挿入によってボード２が勝
手に単独で動作してしまうことはない。

【００３０】この状態でボード１をＢＷＢボード３に挿
入した時の動作は上述の図３の場合においてボード１を
挿入した時と同じであり、ボード１の挿入によってボー
ド１とボード２は同時にアクティブとなる。

【００３１】このように、実施例装置では、同期動作し
ている複数ボードの組合せから一つのボードの活性挿抜
を行った場合にも、同期して動作している他のボードと
完全に同期してその動作停止／停止解除を行うことがで
きる。この動作はボード側におけるハードウェア構成に
より実現することができるので、ＣＰＵはシステム・装
置内の各機能が正常に動作しているか否かをチェックす
るだけでよく、よってＣＰＵが、組合せを構成するボー
ド全部の実装／未実装をいちいち制御・管理せずともサ
ービスが行えるため、その処理負担が軽減される。

【００３２】図７には本発明の活性挿抜時の同期制御方
式を通信制御システムに適用した場合の例を示す。図７
において、４１は主プロセッサ盤、４２は主メモリ盤、
４３はメイン通信制御盤、４４はサブ通信制御盤、４５
はメイン通信制御盤、４６はサブ通信制御盤であり、主
プロセッサ盤４１と主メモリ盤４２の組合せ、メイン通
信制御盤４３とサブ通信制御盤４４の組合せ、およびメ
イン通信制御文４５とサブ通信制御盤４６の組合せがそ
れぞれシステム上の一つの機能を分担して行うものとす
る。

【００３３】また、４７は各装置間で信号の送受を行う
ためのシステムバス、４８は外部記憶制御盤、４９は外
部記憶装置、５０は主プロセッサ盤４１から各装置のシ
ステムバスインタフェースにリセット信号を送信するた
めの信号線である。

【００３４】ここで、主プロセッサ盤４１、サブ通信制
御盤４４、４６には前述の実施例のボード１の同期制御
用の回路が搭載されており、主メモリ盤４２、メイン通
信制御盤４３、４５には前述の実施例のボード２の同期
制御用の回路が搭載されている。そして、主プロセッサ
盤４１と主メモリ盤４２間、メイン通信制御盤４３とサ
ブ通信制御盤４４、およびメイン通信制御盤４５とサブ
通信制御盤４６間でそれぞれＢＷＢボードを介して制御
信号Ａ、Ｂを送受するように構成されている。

【００３５】また、各盤のコネクタは前述の従来例で述
べた長ピンと短ピンの組合せのピン配置を持っており、
ピンの接続の完全／不完全をチェックできるようになっ
ている。そして、制御信号のループは各盤のコネクタの
短ピンを介して行うよう接続構成されている。

【００３６】このようにシステム構成すると、例えば主
プロセッサ盤４１が引き抜かれる時に、完全に抜き出さ
れる前に主メモリ盤４２からのパワーオンリセット信号
（制御信号Ａ）が切れるか、主プロセッサ盤４１からの
パワーオンリセット信号（制御信号Ｂ）が切れること
で、即座に主メモリ盤４２の制御系リセットおよび各シ
ステムバスインタフェース停止信号を発出でき、逆に挿
入される時は、主メモリ盤とのピン接触が確実になって
初めてパワーオンリセットを解除することで、リセット
状態から抜け出して同期して動作することになる。

【００３７】また、サブ通信制御盤が引き抜かれる時に
は、メイン通信制御盤のパワーオンリセット信号が切れ
るか、サブ通信制御盤のパワーオンリセット信号が切れ
ることで、即座にローカルバスインタフェースに通知で
き、逆に挿入する時はメイン通信制御盤−サブ通信制御
盤間のピン接触が完全になってから、サブ通信制御盤の
パワーオンリセットが解除されると共に、ローカルバス
インタフェースが同期して動作可能になる。

【００３８】

【発明の効果】以上に説明したように、本発明によれ
ば、組合せで動作する複数ユニットを活性挿抜するにあ
たり、その組合せ中のユニット全部が同期して動作／動
作停止できるようになる。

【００３９】このような動作はユニット側のハードウェ
ア構成で実現できるので、プロセッサが各ユニットの実
装／未実装状態をソフトウェア的に制御・管理する必要
がなくなり、ユニットの追加、削除等に対してもその処
理負担が大幅に軽減される。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としての活性挿抜時の同期制
御方式による装置の構成図である。

【図３】実施例におけるボード１挿抜時の動作説明のた
めのタイムチャートである。

【図４】実施例におけるボード２挿抜時の動作説明のた
めのタイムチャートである。

【図５】実施例におけるボード１、ボード２の順の挿入
時の動作説明のためのタイムチャートである。

【図６】実施例におけるボード２、ボード１の順の挿入
時の動作説明のためのタイムチャートである。

【図７】本発明を応用した通信制御システムの構成図で
ある。

【符号の説明】

１、２ ボード ３ ＢＷＢボード １０、２０ カードブラスイッチ １１、２１ 機能停止リセット制御部 １２、２２ POW-ONリセット生成部 １３ ゲート部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇野 弘晃 大阪府大阪市中央区城見２丁目１番61号 富士通関西ディジタルテクノロジ株式会社 内 (72)発明者 余越 紀之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 複数個の組合せで所要の機能を果たすユ
   ニット群（１０１、１０２）をユニット取付け部（１０
   ３）に実装したシステムにおける活性挿抜時の同期制御
   回路であって、 該組合せを構成する各ユニット間では該ユニット取付け
   部を介して制御信号をループ状に送受できるように配線
   され、 該組合せを構成する一のユニット（１０２）には、自ユ
   ニットが実装されることにより自ユニット内を動作可能
   な状態に設定する準備処理を行ってから制御信号を生成
   し出力する回路（１０６）と、相手ユニットから制御信
   号を受信していない時に自ユニット内の回路を機能停止
   し該制御信号を受信した時に停止解除する回路（１０
   ７）とを備え、 該組合せを構成する他のユニット（１０１）には、該相
   手ユニットから制御信号を受信することによって該準備
   処理を行ってから相手ユニットへの制御信号を生成し出
   力する回路（１０５）と、相手ユニットから制御信号を
   受信していない時に自ユニット内の回路を機能停止し該
   制御信号を受信した時に停止解除する回路（１０４）と
   を備えた活性挿抜時の同期制御回路。
2. 【請求項２】 該準備処理は自ユニット内のパワーオン
   リセット処理である請求項１記載の活性挿抜時の同期制
   御回路。
3. 【請求項３】 自ユニットの実装を検出する手段として
   カードブラスイッチを用いた請求項１記載の活性挿抜時
   の同期制御回路。
4. 【請求項４】 各ユニットのコネクタを中央側に長ピ
   ン、両端側に短ピンを配したピン配置で構成し、該制御
   信号のループはこのうちの短ピンを介して行うよう接続
   配線したことを特徴とする請求項１〜３の何れかに記載
   の活性挿抜時の同期制御回路。
5. 【請求項５】 複数個の組合せで所要の機能を果たすユ
   ニット群をユニット取付け部に実装したシステムにおけ
   る活性挿抜時の同期制御方法であって、 該組合せを構成する各ユニット間では該ユニット取付け
   部を介して制御信号をループ状に送受できるように配線
   され、 各ユニットは相手ユニットからの制御信号によって該相
   手ユニットの実装の有無を判定して自ユニットの動作の
   可否と相手ユニットへの制御信号の送出の有無を決定す
   るように構成した活性挿抜時の同期制御方法。