JPH0728303B2 - ステ−シヨンの２重化構成制御方式 - Google Patents
ステ−シヨンの２重化構成制御方式Info
- Publication number
- JPH0728303B2 JPH0728303B2 JP60189636A JP18963685A JPH0728303B2 JP H0728303 B2 JPH0728303 B2 JP H0728303B2 JP 60189636 A JP60189636 A JP 60189636A JP 18963685 A JP18963685 A JP 18963685A JP H0728303 B2 JPH0728303 B2 JP H0728303B2
- Authority
- JP
- Japan
- Prior art keywords
- station
- master
- control
- slave
- interface cable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は複数台のステーシヨン間でネツトワークを構成
するシステムに於ける制御ステーシヨンの選択制御に係
り、特に、簡便かつ、高速に制御ステーシヨンを決定す
るところの、２重化構成制御方式に関する。
するシステムに於ける制御ステーシヨンの選択制御に係
り、特に、簡便かつ、高速に制御ステーシヨンを決定す
るところの、２重化構成制御方式に関する。
本発明は複数台のステーシヨンからなるところのネツト
ワークシステムに関するものであるが、ここでは、第２
図に示すごとき、ループ状に構成されたネツトワークシ
ステムを例にとつて以下説明する。本方式は、ループ状
構成の他、例えばバス状に構成されたもの等にも、適用
できる。
ワークシステムに関するものであるが、ここでは、第２
図に示すごとき、ループ状に構成されたネツトワークシ
ステムを例にとつて以下説明する。本方式は、ループ状
構成の他、例えばバス状に構成されたもの等にも、適用
できる。
第２図にループ状に接続された構成を示す。ステーシヨ
ン（以下STと略す。）11の他、ST12〜14はそれぞれ、異
方向に信号伝送をする伝送路1a,1b〜4a,4bにてループ状
に接続されている。ここでST11はループ内の監視等の
他、障害時のループバツク制御動作などを行うものであ
り、以下マスタステーシヨンと呼ぶことにする。マスタ
ST11と他のST12〜14の動作を第３図のタイムチヤートに
て説明する。左側にSTの接続図を示し、横軸方向は時間
の経過を表わす。ST11は最初にまず、他のSTに対し、デ
ータの送信を勧誘するフリートークン（FT）を流し、例
えば、送信要求のあるST13は、FTを受信すると、下流に
FTを流すことなく、ビジートークン（BT）を送出する。
ST13はFTを受けBTを送信したことから、伝送路の使用権
を得たと認識し、送信データ（D1）を送る。この例で
は、データ送信後、FTを送り、他のSTに対しデータの送
信を勧誘する。先のST13からのBTを受信したST11は、伝
送路を開いた状態からリピート状態に戻つている。タイ
ムチヤート上、２本線で記してある期間は、該当STが伝
送路を開き、信号を送出していることを表わしている。
この様に伝送路上を、FT,BTのトークンを授受しながら
伝送路の使用権を決定し、データを送受信している。別
の面から見れば、ループ伝送システム正常時は、伝送速
度、距離及び、接続されるST台数に見合つて、ある時間
以内に伝送路上をトークンが流れているといえる。
ン（以下STと略す。）11の他、ST12〜14はそれぞれ、異
方向に信号伝送をする伝送路1a,1b〜4a,4bにてループ状
に接続されている。ここでST11はループ内の監視等の
他、障害時のループバツク制御動作などを行うものであ
り、以下マスタステーシヨンと呼ぶことにする。マスタ
ST11と他のST12〜14の動作を第３図のタイムチヤートに
て説明する。左側にSTの接続図を示し、横軸方向は時間
の経過を表わす。ST11は最初にまず、他のSTに対し、デ
ータの送信を勧誘するフリートークン（FT）を流し、例
えば、送信要求のあるST13は、FTを受信すると、下流に
FTを流すことなく、ビジートークン（BT）を送出する。
ST13はFTを受けBTを送信したことから、伝送路の使用権
を得たと認識し、送信データ（D1）を送る。この例で
は、データ送信後、FTを送り、他のSTに対しデータの送
信を勧誘する。先のST13からのBTを受信したST11は、伝
送路を開いた状態からリピート状態に戻つている。タイ
ムチヤート上、２本線で記してある期間は、該当STが伝
送路を開き、信号を送出していることを表わしている。
この様に伝送路上を、FT,BTのトークンを授受しながら
伝送路の使用権を決定し、データを送受信している。別
の面から見れば、ループ伝送システム正常時は、伝送速
度、距離及び、接続されるST台数に見合つて、ある時間
以内に伝送路上をトークンが流れているといえる。
この様なループ伝送システムに於いて、マスタSTが１台
のみであると、このマスタSTの電源断が、ループ全体の
機能停止につながる為、第４図に示すごとく、マスタST
31と別に、スレーブST32を接続し、マスタST31の電源断
時にはスレーブST32がその機能をバツクアツプする２重
化構成をとることが知られている。
のみであると、このマスタSTの電源断が、ループ全体の
機能停止につながる為、第４図に示すごとく、マスタST
31と別に、スレーブST32を接続し、マスタST31の電源断
時にはスレーブST32がその機能をバツクアツプする２重
化構成をとることが知られている。
第５図に示す様にスレーブST32の電源断時は、マスタST
31の制御により、ST31自身での信号の折返し、ST12での
信号を折返すループバツク構成をとり、残されたST間で
のデータ伝送機能を継続する。
31の制御により、ST31自身での信号の折返し、ST12での
信号を折返すループバツク構成をとり、残されたST間で
のデータ伝送機能を継続する。
第６図に示すごとく、マスタST31の電源断時は、これに
代わるST32がマスタとなり、図に示す様に、ループバツ
ク構成をとるものである。ここで、マスタ，スレーブの
競合をする場合として、第７図のごとく、ST31,32以外
のST13の電源が断する場合があり、この時も伝送路上の
信号は異常となるが、マスタST31は健在であるから、ル
ープ内の制御STとしてはマスタST31が選ばれることが必
要である。
代わるST32がマスタとなり、図に示す様に、ループバツ
ク構成をとるものである。ここで、マスタ，スレーブの
競合をする場合として、第７図のごとく、ST31,32以外
のST13の電源が断する場合があり、この時も伝送路上の
信号は異常となるが、マスタST31は健在であるから、ル
ープ内の制御STとしてはマスタST31が選ばれることが必
要である。
従来方式の第１の例として、前述のマスタ、スレーブの
競合を通常の伝送路を用いて、信号をやりとりして行う
方式（例えば特開昭51−93603号公報）がある。この方
式は、マスタ，スレーブのSTが伝送路上の信号の異常を
検知し、制御動作の競合を開始するものである。第８図
にこの説明の為のタイムチヤートを示す。上段に、伝送
路を流れている信号のイメージを示し、中段にマスタST
の動作、下段にスレーブSTの動作を示す。第７図の様に
ST13の電源が断すると、第８図に示すごとく、伝送路上
を流れていたトークンやデータが途絶える。第３図にて
説明した様に、ある一定時間以内にはトークンが巡回す
ることから、マスタSTはこれを越える時間（TM）、トー
クンが流れないことを検出し、伝送路の異常を認識す
る。マスタSTは伝送路の再構成制御を行つた後、データ
伝送を継続できる様になつた伝送路に、再びトークンを
送り出す。
競合を通常の伝送路を用いて、信号をやりとりして行う
方式（例えば特開昭51−93603号公報）がある。この方
式は、マスタ，スレーブのSTが伝送路上の信号の異常を
検知し、制御動作の競合を開始するものである。第８図
にこの説明の為のタイムチヤートを示す。上段に、伝送
路を流れている信号のイメージを示し、中段にマスタST
の動作、下段にスレーブSTの動作を示す。第７図の様に
ST13の電源が断すると、第８図に示すごとく、伝送路上
を流れていたトークンやデータが途絶える。第３図にて
説明した様に、ある一定時間以内にはトークンが巡回す
ることから、マスタSTはこれを越える時間（TM）、トー
クンが流れないことを検出し、伝送路の異常を認識す
る。マスタSTは伝送路の再構成制御を行つた後、データ
伝送を継続できる様になつた伝送路に、再びトークンを
送り出す。
同じく、スレーブSTもトークンが消えた異常をタイマー
により監視するが、この監視時間は、マスタが異常を検
知する時間（TM）と、構成制御を行う時間（TC）及び、
トークンが再開される時間（Tr）の和の時間より、長い
ことが必要である。この時間より、短かい時間でスレー
ブSTが異常を検知し、制御に乗り出すと、既にマスタの
行つている制御動作とのぶつかりをおこしてしまうこと
になる。この様な動作をすることから、例えばマスタST
の電源断が発生した第６図の場合に於いては、第８図の
VWにて示す時間以降に、スレーブSTは制御動作を開始す
ることになり、障害発生から、伝送路再構成、伝送再開
迄に長い時間を要してしまう問題があることがわかる。
により監視するが、この監視時間は、マスタが異常を検
知する時間（TM）と、構成制御を行う時間（TC）及び、
トークンが再開される時間（Tr）の和の時間より、長い
ことが必要である。この時間より、短かい時間でスレー
ブSTが異常を検知し、制御に乗り出すと、既にマスタの
行つている制御動作とのぶつかりをおこしてしまうこと
になる。この様な動作をすることから、例えばマスタST
の電源断が発生した第６図の場合に於いては、第８図の
VWにて示す時間以降に、スレーブSTは制御動作を開始す
ることになり、障害発生から、伝送路再構成、伝送再開
迄に長い時間を要してしまう問題があることがわかる。
第２の従来例としては、特開昭54−71531号公報に示さ
れてある如く、ループ式データウエイシステムにて制御
ステーシヨン（マスタ）を２台設け、これをマルチプレ
クサを介し１台のCPUに接続する構成である。この方式
では、マスタステーシヨンの異常をCPUが検知すると、C
PUからマルチプレクサ切りかえ指令を出力し、他方のマ
スタステーシヨンに切りかえて動作を継続するものであ
る。
れてある如く、ループ式データウエイシステムにて制御
ステーシヨン（マスタ）を２台設け、これをマルチプレ
クサを介し１台のCPUに接続する構成である。この方式
では、マスタステーシヨンの異常をCPUが検知すると、C
PUからマルチプレクサ切りかえ指令を出力し、他方のマ
スタステーシヨンに切りかえて動作を継続するものであ
る。
この方式によれば、構成が大がかりとなる。
本発明の目的は、構成が簡便で、かつ、高速にマスタス
テーションを決定するための信頼性の高いステーション
の２重化構成制御方式を提供することである。
テーションを決定するための信頼性の高いステーション
の２重化構成制御方式を提供することである。
上記目的を達成するための本発明の特徴は、複数台のス
テーションが伝送路に接続され、相互にデータ伝送を行
なう伝送システムに於いて、前記複数台のステーション
から選択され、前記データ伝送を制御する複数の制御ス
テーションを有し、前記複数の制御ステーション間を接
続する前記伝送路とは異なるインターフェースケーブル
を有し、前記制御ステーションにおいて、前記インター
フェースケーブルからの信号に基づいて、前記インター
フェースケーブルの接続の有無を判定し、接続の有りの
場合、前記インターフェースケーブルに接続される相手
先の制御ステーションが、スレーブステーション状態の
場合は、自己の優先度を判定し、自己の優先度が高い場
合は、信号監視の時間間隔の遅延を短く設定した後、マ
スタステーションとして動作することである。
テーションが伝送路に接続され、相互にデータ伝送を行
なう伝送システムに於いて、前記複数台のステーション
から選択され、前記データ伝送を制御する複数の制御ス
テーションを有し、前記複数の制御ステーション間を接
続する前記伝送路とは異なるインターフェースケーブル
を有し、前記制御ステーションにおいて、前記インター
フェースケーブルからの信号に基づいて、前記インター
フェースケーブルの接続の有無を判定し、接続の有りの
場合、前記インターフェースケーブルに接続される相手
先の制御ステーションが、スレーブステーション状態の
場合は、自己の優先度を判定し、自己の優先度が高い場
合は、信号監視の時間間隔の遅延を短く設定した後、マ
スタステーションとして動作することである。
第１図に本発明になるところのループ状伝送システムの
実施例を示し、第９図に、これと対応したステーシヨン
の内部のブロツク図を示す。
実施例を示し、第９図に、これと対応したステーシヨン
の内部のブロツク図を示す。
第１図に於いて、マスタST91とスレーブST92は相互に入
出力回路93,94を介した専用のインタフエース95により
結合される。このインターフエース95を介し、ST91,92
の電源断の異常は即座に検知され、例えばST91の電源断
時、第８図に示すTW時間、待つことなく、ST92はマスタ
となり、制御を開始する。又、ST13の電源断時も、ST92
は、インタフエース95を介し、ST91が動作中であること
を知ることが出来るため、競合制御は開始しない。この
ことから、ST91,92において、伝送路を監視するタイマ
ー値は同一のものでよく、ハードウエアのより共通化が
図れる。
出力回路93,94を介した専用のインタフエース95により
結合される。このインターフエース95を介し、ST91,92
の電源断の異常は即座に検知され、例えばST91の電源断
時、第８図に示すTW時間、待つことなく、ST92はマスタ
となり、制御を開始する。又、ST13の電源断時も、ST92
は、インタフエース95を介し、ST91が動作中であること
を知ることが出来るため、競合制御は開始しない。この
ことから、ST91,92において、伝送路を監視するタイマ
ー値は同一のものでよく、ハードウエアのより共通化が
図れる。
第９図に本発明の実施例になるステーシヨンのブロツク
図を示す。左側がマスタST、右側がスレーブSTを表わ
す。マスタSTは伝送路に、送受信回路107,108を介し接
続される。送受信回路107,108は一方の伝送路を選ぶた
めのセレクタ106により選択され、通信制御LSI105と結
ばれる。マスタSTはマイコン101のバスに、他に割込制
御LSI109や、メモリ110が接続されている。更に、スレ
ーブSTと接続する為の出力回路102,104と入力回路103を
有する。スレーブSTも同様な構成をとる。マスタSTで
は、スレーブSTの状態を出力する回路113からの信号を
入力回路103にて受け、状態の変化があつた場合、割込
制御LSI109に入力し、マイコン101に割込をかける。ス
レーブSTでは同じく、マスタSTの状態変化を入力する回
路112により、割込制御LSI119を経由して、マイコン111
に割込をかけることが出来る。更に、マスタSTから出力
回路104の信号により、スレーブSTの入力回路114を経由
し、スレーブSTに対し、制御機能の動作を禁止させるこ
とが出来る。マスタSTの電源が断し、スレーブSTが制御
を行つている状態で、マスタSTが回復した場合、出力回
路104の信号により、スレーブSTの制御動作を禁止し、
回復したマスタSTが、これに代わつて、制御動作を開始
する。このスレーブ側禁止機能により、全体システムと
してデツドロツクになる危険性を減少させ、マスタ、ス
レーブSTの両方が正常な場合、マスタ側STを固定化させ
るため、保守運用上の管理も容易になる。
図を示す。左側がマスタST、右側がスレーブSTを表わ
す。マスタSTは伝送路に、送受信回路107,108を介し接
続される。送受信回路107,108は一方の伝送路を選ぶた
めのセレクタ106により選択され、通信制御LSI105と結
ばれる。マスタSTはマイコン101のバスに、他に割込制
御LSI109や、メモリ110が接続されている。更に、スレ
ーブSTと接続する為の出力回路102,104と入力回路103を
有する。スレーブSTも同様な構成をとる。マスタSTで
は、スレーブSTの状態を出力する回路113からの信号を
入力回路103にて受け、状態の変化があつた場合、割込
制御LSI109に入力し、マイコン101に割込をかける。ス
レーブSTでは同じく、マスタSTの状態変化を入力する回
路112により、割込制御LSI119を経由して、マイコン111
に割込をかけることが出来る。更に、マスタSTから出力
回路104の信号により、スレーブSTの入力回路114を経由
し、スレーブSTに対し、制御機能の動作を禁止させるこ
とが出来る。マスタSTの電源が断し、スレーブSTが制御
を行つている状態で、マスタSTが回復した場合、出力回
路104の信号により、スレーブSTの制御動作を禁止し、
回復したマスタSTが、これに代わつて、制御動作を開始
する。このスレーブ側禁止機能により、全体システムと
してデツドロツクになる危険性を減少させ、マスタ、ス
レーブSTの両方が正常な場合、マスタ側STを固定化させ
るため、保守運用上の管理も容易になる。
第10図にマスタSTとスレーブSTとを結ぶインタフエース
部93,94の具体例を示す。マスタSTはアドレス、データ
バス223と、制御線群221を有し、アドレスをデコードす
るデコーダ201からの選択信号により、出力用レジスタ2
03や、入力用のレジスタ205が選択される。出力レジス
タ203からの出力信号は例えば絶縁形出力回路102、入力
回路112の様に接続される。この例では、出力回路102は
抵抗素子R1,R2及びフオトカプラ218を駆動するトランジ
スタ217とから成り、インタフエース線95を介して入力
回路112に接続される。フオトカプラ218は駆動された時
フオトトランジスタに抵抗R4を通じ電流が流れ、受信IC
220の入力端は低レベルとなる。抵抗素子R5、コンデン
サC1はフイルタの役目をする。スレーブSTはアドレス、
データバス224と制御線群222を有し、アドレスをデコー
ドするデコーダ202にて、入力用レジスタ206を選択する
ことにより、入力信号を取り込む。同様に別の信号線は
出力回路104と入力回路114にて接続され、スレーブSTか
らの出力線は出力レジスタ204、出力回路113とマスタST
側の入力回路103、入力レジスタ205により接続される。
一般的にこれらの信号の送受には、耐ノイズ性を向上さ
せる為にフイルタが設けられ、この為多少の遅れ時間を
生じてしまう。又、元々、入出力回路自身の遅れ時間も
あることから、マスタST、スレーブSTでの認識のズレが
生ずることになるが、これには双方のSTに優先順位をつ
け、該当信号を監視する時間間隔を遅れ時間にみあつて
差をつけることにより解決される。インタフエースケー
ブル95は、コネクタ213,214にて接続されるが、自分側
のコネクタにてシヨート線215,216にて接続し、抵抗R3,
R6でプルアツプすることにより自分側のコネクタが挿入
されているか否かを容易に検出でき、これにより、保守
上、一方のコネクタを外しても、外された側がマスタ機
能に立上ることなく、他方がマスタ機能を発揮すること
が出来る。
部93,94の具体例を示す。マスタSTはアドレス、データ
バス223と、制御線群221を有し、アドレスをデコードす
るデコーダ201からの選択信号により、出力用レジスタ2
03や、入力用のレジスタ205が選択される。出力レジス
タ203からの出力信号は例えば絶縁形出力回路102、入力
回路112の様に接続される。この例では、出力回路102は
抵抗素子R1,R2及びフオトカプラ218を駆動するトランジ
スタ217とから成り、インタフエース線95を介して入力
回路112に接続される。フオトカプラ218は駆動された時
フオトトランジスタに抵抗R4を通じ電流が流れ、受信IC
220の入力端は低レベルとなる。抵抗素子R5、コンデン
サC1はフイルタの役目をする。スレーブSTはアドレス、
データバス224と制御線群222を有し、アドレスをデコー
ドするデコーダ202にて、入力用レジスタ206を選択する
ことにより、入力信号を取り込む。同様に別の信号線は
出力回路104と入力回路114にて接続され、スレーブSTか
らの出力線は出力レジスタ204、出力回路113とマスタST
側の入力回路103、入力レジスタ205により接続される。
一般的にこれらの信号の送受には、耐ノイズ性を向上さ
せる為にフイルタが設けられ、この為多少の遅れ時間を
生じてしまう。又、元々、入出力回路自身の遅れ時間も
あることから、マスタST、スレーブSTでの認識のズレが
生ずることになるが、これには双方のSTに優先順位をつ
け、該当信号を監視する時間間隔を遅れ時間にみあつて
差をつけることにより解決される。インタフエースケー
ブル95は、コネクタ213,214にて接続されるが、自分側
のコネクタにてシヨート線215,216にて接続し、抵抗R3,
R6でプルアツプすることにより自分側のコネクタが挿入
されているか否かを容易に検出でき、これにより、保守
上、一方のコネクタを外しても、外された側がマスタ機
能に立上ることなく、他方がマスタ機能を発揮すること
が出来る。
第11図に該当制御STの動作フロー例を示している。本動
作開始300は相手STからの信号線の状態にて検知し、そ
の要因としては電源断や装置の異常、故障等が考えられ
る。先ず自STのコネクタの挿入を確認（301）し、相手
局がスレーブ状態になつた時は305〜311のルートにて自
STがマスタに立上る。又、本動作は自ST立上り時のイニ
シヤル時にも行われるが、その時点で既に相手STがマス
タ機能動作中である時はスレーブに移行（312,313）す
る。
作開始300は相手STからの信号線の状態にて検知し、そ
の要因としては電源断や装置の異常、故障等が考えられ
る。先ず自STのコネクタの挿入を確認（301）し、相手
局がスレーブ状態になつた時は305〜311のルートにて自
STがマスタに立上る。又、本動作は自ST立上り時のイニ
シヤル時にも行われるが、その時点で既に相手STがマス
タ機能動作中である時はスレーブに移行（312,313）す
る。
双方マスタ機能動作していることが検知できた時は異常
報告（304）を行う。
報告（304）を行う。
双方のSTが同時期に立上り、競合動作を行う場合につい
ては、前述のごとく監視時間に差をもたせる（308,30
9）ことにより解決する。
ては、前述のごとく監視時間に差をもたせる（308,30
9）ことにより解決する。
以上、本発明になるところの実施例について説明した
が、この他、スレーブ側STが動作中にマスタSTが後から
立上つた場合にマスタ権を移動させない方式も考えら
れ、この場合も、従来例に比べ再構成時間が短かいとい
う点で同様な効果が期待できる。
が、この他、スレーブ側STが動作中にマスタSTが後から
立上つた場合にマスタ権を移動させない方式も考えら
れ、この場合も、従来例に比べ再構成時間が短かいとい
う点で同様な効果が期待できる。
本発明によれば、インターフェースケーブルを介して制
御ステーションの内部回路にてマスタ状態とスレーブ状
態間の移行を制御し、制御ステーション間で優先度を持
たせ、かつこのインターフェースケーブルの接続の有無
についても配慮しているので、構成が簡便であり、高速
にマスタステーションを決定でき、かつ信頼性の高いス
テーションの２重化構成制御方式を提供できる。
御ステーションの内部回路にてマスタ状態とスレーブ状
態間の移行を制御し、制御ステーション間で優先度を持
たせ、かつこのインターフェースケーブルの接続の有無
についても配慮しているので、構成が簡便であり、高速
にマスタステーションを決定でき、かつ信頼性の高いス
テーションの２重化構成制御方式を提供できる。
第１図は本発明の一実施例構成図、第２図は本発明を理
解するために示されたループ伝送システムの例、第３図
はその動作タイムチヤートである。第４図は制御STの２
重化構成の接続例、第５図〜第７図は障害発生時の信号
の流れ状態を示す図、第８図は従来例の動作説明図、第
９図はステーシヨンのブロツク図である。第10図は本実
施例の該当ステーシヨン間のインタフエース部の具体例
を示す図、第11図は第10の動作説明用の動作フローを示
す図である。 91……マスタST、92……スレーブST、93,94……入出力
回路、95……マスタ、スレーブ間インタフエース、102,
104……マスタSTの信号出力回路、103……マスタSTの信
号入力回路、112,114……スレーブSTの信号入力回路、1
13……スレーブSTの信号出力回路。
解するために示されたループ伝送システムの例、第３図
はその動作タイムチヤートである。第４図は制御STの２
重化構成の接続例、第５図〜第７図は障害発生時の信号
の流れ状態を示す図、第８図は従来例の動作説明図、第
９図はステーシヨンのブロツク図である。第10図は本実
施例の該当ステーシヨン間のインタフエース部の具体例
を示す図、第11図は第10の動作説明用の動作フローを示
す図である。 91……マスタST、92……スレーブST、93,94……入出力
回路、95……マスタ、スレーブ間インタフエース、102,
104……マスタSTの信号出力回路、103……マスタSTの信
号入力回路、112,114……スレーブSTの信号入力回路、1
13……スレーブSTの信号出力回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 義弘 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 佐竹 雅人 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 安元 精一 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 伏見 仁志 茨城県日立市大みか町５丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 福沢 淳二 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (56)参考文献 特開 昭59−61248（ＪＰ，Ａ) 特開 昭58−141057（ＪＰ，Ａ) 特開 昭53−72403（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数台のステーションが伝送路に接続さ
れ、相互にデータ伝送を行う伝送システムに於いて、 前記複数台のステーションから選択され、前記データ伝
送を制御する複数の制御ステーションを有し、 前記複数の制御ステーション間を接続する前記伝送路と
は異なるインターフェースケーブルを有し、 前記ステーションはステーションの状態を出力する出力
回路と前記インターフェースケーブルに接続される相手
先のステーションの状態を入力する入力回路とを有する
インターフェース部を有し、 前記インターフェース部は、前記インターフェースケー
ブルが接続されているか否かを判定するインターフェー
スケーブル接続判定手段を有し、 前記制御ステーションにおいて、前記インターフェース
ケーブル接続判定手段は前記インターフェースケーブル
の電位に基づいて、インターフェースケーブルが制御ス
テーションに接続されているか否かを判定し、 インターフェースケーブルがステーションに接続されて
いる場合であって、前記インターフェースケーブルに接
続される相手先の制御ステーションが、スレーブステー
ション状態の場合は、該相手先の制御ステーションの優
先度と自己の優先度を比較し、自己の優先度が高い場合
は、前記入力回路の信号監視の時間間隔に加える遅延時
間を相手先の制御ステーションにおいて加える遅延時間
よりも短く設定した後、マスターステーションとして動
作することを特徴とするステーションの２重化構成制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60189636A JPH0728303B2 (ja) | 1985-08-30 | 1985-08-30 | ステ−シヨンの２重化構成制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60189636A JPH0728303B2 (ja) | 1985-08-30 | 1985-08-30 | ステ−シヨンの２重化構成制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6251335A JPS6251335A (ja) | 1987-03-06 |
| JPH0728303B2 true JPH0728303B2 (ja) | 1995-03-29 |
Family
ID=16244611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60189636A Expired - Lifetime JPH0728303B2 (ja) | 1985-08-30 | 1985-08-30 | ステ−シヨンの２重化構成制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728303B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07121014B2 (ja) * | 1989-04-20 | 1995-12-20 | 日本電気株式会社 | データ通信方式 |
| JP2637829B2 (ja) * | 1990-01-29 | 1997-08-06 | 株式会社日立製作所 | 電源制御方法および装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372403A (en) * | 1976-12-10 | 1978-06-27 | Hitachi Ltd | Loop communication system |
| JPS5471532A (en) * | 1977-11-18 | 1979-06-08 | Toshiba Corp | Data way system |
| JPS5479529A (en) * | 1977-12-07 | 1979-06-25 | Toshiba Corp | Circulating information transmission system |
| JPS58141057A (ja) * | 1982-02-16 | 1983-08-22 | Mitsubishi Electric Corp | ル−プ網伝送装置 |
| JPS5961248A (ja) * | 1982-09-30 | 1984-04-07 | Saginomiya Seisakusho Inc | バツクアツプ用親局を備えたル−プ式デ−タ伝送システム |
-
1985
- 1985-08-30 JP JP60189636A patent/JPH0728303B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6251335A (ja) | 1987-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4015248B2 (ja) | 通信ネットワークおよび通信ネットワークの構成方法 | |
| US5953314A (en) | Control processor switchover for a telecommunications switch | |
| US7245631B2 (en) | Multiplex communication apparatus for vehicle | |
| JPH0386650A (ja) | 車両用多重伝送装置 | |
| EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
| JP3452117B2 (ja) | 入出力装置の制御方法 | |
| JPH0728303B2 (ja) | ステ−シヨンの２重化構成制御方式 | |
| JP2002359625A (ja) | コントロールエリアネットワーク | |
| US7558483B2 (en) | Optical communication method, optical linking device and optical communication system | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JP3164851B2 (ja) | 空気調和機のアドレス設定装置 | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JP3686752B2 (ja) | クロック従属選択回路 | |
| JP3151966B2 (ja) | バス制御装置 | |
| JP3161243B2 (ja) | 分散制御用データ伝送システム | |
| JPS62221236A (ja) | デ−タ伝送装置 | |
| JPS6260860B2 (ja) | ||
| CN116232882A (zh) | 基于OneWire通信协议芯片的控制装置及方法 | |
| JP3595994B2 (ja) | 便器装置 | |
| JP3237813B2 (ja) | 局内回線終端装置の給電回路 | |
| JPS58200322A (ja) | 周辺装置のインタフエ−ス回路 | |
| JPS59106022A (ja) | バス接続方式 | |
| JPH0582209A (ja) | 複数ケーブル接続時のシステム誤動作防止方式 | |
| JP2001067330A (ja) | 分散処理システム | |
| JPH07271715A (ja) | Ｓｃｓｉシステム |