KR910007647B1 - 백플레인 버스용 노드장치 - Google Patents

백플레인 버스용 노드장치 Download PDF

Info

Publication number
KR910007647B1
KR910007647B1 KR1019880701741A KR880701741A KR910007647B1 KR 910007647 B1 KR910007647 B1 KR 910007647B1 KR 1019880701741 A KR1019880701741 A KR 1019880701741A KR 880701741 A KR880701741 A KR 880701741A KR 910007647 B1 KR910007647 B1 KR 910007647B1
Authority
KR
South Korea
Prior art keywords
bus
node device
circuit
node
data
Prior art date
Application number
KR1019880701741A
Other languages
English (en)
Other versions
KR890702142A (ko
Inventor
디. 도날드선 다렐
쥬니어 리차드 비. 길렛
Original Assignee
디지탈 이큅먼트 코오포레이숀
로날드 이. 마이릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코오포레이숀, 로날드 이. 마이릭 filed Critical 디지탈 이큅먼트 코오포레이숀
Publication of KR890702142A publication Critical patent/KR890702142A/ko
Application granted granted Critical
Publication of KR910007647B1 publication Critical patent/KR910007647B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • G06F13/4077Precharging or discharging
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
백플레인 버스용 노드장치
[도면의 간단한 설명]
제1도는 본 발명의 시스템 버스를 포함하는 데이타 처리시스템의 블록도이다.
제2도는 제1도의 데이타 처리시스템의 백플레인 시스템 버스에 접속된 노드장치의 블록도이다.
제3도는 제1도의 데이타 처리시스템에 대한 하나의 버스 사이클을 도시하는 대표적인 타이밍도이다.
제4도는 제1도 및 제2도의 노드장치에 사용되는 데이타 인터페이스의 블록도이다.
제5도는 제1도의 데이타 처리시스템에 대한 중앙 중계기의 블록도이다.
제6도는 본 발명에 따라 구성된 노드장치의 예를 도시하는 제1도의 데이타 처리시스템에 대한 백플레인 시스템 버스의 블록도이다.
[발명의 상세한 설명]
본 발명은 데이타 처리시스템에 관한 것으로, 구체적으로 그 시스템의 시스템버스에 사용되는 노드장치(node)에 관한 것이다. 특히 본 발명의 노드장치를 이용한 버스는 고성능의 특징이 있다는 점에서 유리하다.
컴퓨터 및 다른 데이타 처리장치에 있어서는 버스가 장치의 다양한 소자들을 상호 접속시키기 위해 사용된다. 예컨대, 중앙처리장치는 통상 각 소자의 동작과 관련된 신호들을 전송하는 버스를 통해 메모리 구성장치, 입출력장치에 접속된다. 소자의 동작과 관련된 이러한 신호들은 데이타 신호, 클럭 신호 및 다른 제어신호 등을 포함하고 있다. 버스는 소정의 동작이 컴퓨터 시스템에 의해서 행해지도록 그것에 결합된 모든 구성장치로 이러한 신호들을 전송할 수 있어야 한다.
버스는 컴퓨터 시스템에 의해서 수행되는 모든 동작에 이용되기 때문에, 버스의 특성은 시스템의 전반적인 성능에 중요한 영향을 미치는 중요한 구성요소가 된다. 예컨대, 동작속도는 컴퓨터내의 다수의 신호들이 버스를 경유해서 적절한 구성 소자에 전송되어야 하기 때문에 어느 정도 즉 버스가 응답할 수 있는 속도까지 제한되므로, 데이타를 전송하는 일이 중요한 관심사이다.
버스동작의 보다 중요한 일면은 버스동작에 의해 전력이 소비된다는 것이다. 버스는 거의 모든 동작에 사용되기 때문에 버스 및 그와 관련된 인터페이스 논리회로가 동작할때에는 가능한 전력소비가 적어야 한다는 것이 중요하다. 전력소비를 줄이려는 종래의 시도는 대체로 버스의 동작과 속도를 줄이는데 있었고, 이와 반대로, 동작속도를 증가시킬려는 시도는 통상 전력소비의 바람직하지 못한 증가를 가져왔다.
당면한 또다른 문제는 인쇄회로 기판에 장착되는 기능 논리회로에 대한 공간은 줄이면서 그 기판에서 커다란 공간부분을 필요로 하는 고성능 버스 인터페이스 논리회로 부분을 늘리는데 있다.
[발명의 요약]
본 발명의 제1목적은 컴퓨터 시스템에 대해 전력소비를 가능한 줄이면서 고속동작을 할 수 있는 백플레인 버스에 접속할 수 있는 노드장치를 제공하는데 있으며, 그 노드장치에서의 버스 인터페이스 논리회로는 그것이 장착되는 인쇄회로 기판에서 공간의 최소로 되어야 한다.
본 발명의 제2목적은 비-CMOS 장치를 통해서 노드장치를 버스와 상호 접속시키지 않고 CMOS (보조 금속산화물 반도체) 기법을 이용할 수 있는 노드장치를 제공하는데 있다.
본 발명의 제3목적은 버스와 결합되는 경우 버스상에 전송된 데이타의 전이시간 감소를 얻는 노드장치를 제공하는데 있다.
본 발명의 또다른 목적 및 장점은 부분적으로 이후에 수행되는 상세한 설명으로 기술될 것이며 본 발명의 실시예로부터 명백해질 수 있으며, 특히 첨부된 청구범위에서 지적된 장치 및 수단에 의하여 얻어질수 있다.
본 발명의 노드장치는 데이타를 버스에 제공하면서, 노드장치와 결합하여 작동하도록 설계된 전류원을 가진 백플레인 시스템 버스에 적합하게 접속되며, 버스를 통해 데이타를 전송 및 수신하기 위한 논리회로와 ; 데이타를 버스에 전송하기 위해 논리회로내에 포함되며, 버스의 전류원에 결합되는 경우에 전송된 데이타의 전이시간 감소를 얻을 수 있도록 설계된 구동회로와 ; 구동회로 스위칭 잡음 및 전력분산을 감소시키고, 버스상의 다른 노드장치와 구동 오버랩을 허용하며, 버스와 임피던스 매칭을 제공하는 결합수단을 포함한다.
명세서의 일부를 구성하고 있는 첨부된 도면은 본 발명의 일실시예와 더불어 상세한 설명을 예시하며 본 발명의 원리를 설명하는데 도움이 된다.
[바람직한 실시예의 상세한 설명]
본 발명의 바람직한 실시예에 따라 상세히 언급되어지는 참조부호가 첨부된 도면에 예시되어 있다. 참조부호는 도면의 구성요소를 가리키는데 사용된다.
다음의 설명은 두 부분으로 나누어진다. 즉 부분 A는 데이타 처리 시스템의 전반적인 개관에 대해서 설명하고 부분 B는 본 발명에 따른 청구범위를 상세히 하도록 제공된다.
A, 시스템 개관
제1도는 본 발명에 따른 데이타 처리시스템(20)의 일예를 도시하고 있다. 그 시스템(20)의 중심은 시스템 버스(25)로 다수의 프로세서, 메모리 서브시스템 및 I/O시스템 등이 통신할 수 있는 동기화 버스이다. 시스템 버스(25)를 통한 통신방법은 정규적인 버스 사이클에 의해서 동기식으로 발생한다. 시스템 버스(25)에 대한 통상의 버스 사이클 타임은 64(nsec)이다.
제1도의 시스템 버스(25)는 두개의 프로세서(31,35), 메모리장치(39), 하나의 I/O 인터페이스장치(41) 및 하나의 I/O장치(5)에 접속된다. I/O장치(53)는 I/O버스(45) 및 I/O 인터페이스장치(41)를 경유해서 시스템 버스(25)에 접속된다. 또한 중앙 중계기(28)는 데이타 처리시스템(20)의 바람직한 실시예에 따라 시스템 버스(25)에 접속된다. 중앙 중계기(28)는 특정한 타이밍 및 버스 중계 신호를 시스템 버스(25)상의 다른 장치에 제공하며 이들 장치와 몇몇 신호를 공유한다.
제1도에 도시된 실시예는 본 발명에 바람직하지만 반드시 본 발명을 한정하지는 않는다. 예컨대, I/O장치(53)는 시스템 버스(25)에 직접 접속될 수 있지만, 중앙 중계기(28)는 본 발명에 기술된 방식으로 동작시킬 필요는 없다.
본 발명을 설명하는데 사용되는 전문용어 중에서 프로세서(31,33), 메모리장치(39), I/O 인터페이스장치(41) 및 I/O 장치(51)는 모두 노드장치라고 불리운다. 노드 "node"는 시스템 버스(25)에 연결되는 하드웨어 장치로서 정의된다.
본 발명을 설명하는데 사용되는 전문용어에 따라 "신호" 또는 "라인"이란 용어는 실질적으로는 와이어라는 용어로 변경되어 사용된다. "데이타" 또는 "레벨" 이란 용어는 신호 혹은 라인에서 측정된 값으로 사용된다.
노드장치는 시스템 버스(25)를 통해서 다른 노드장치에 데이타 전송을 행한다. 전송방법은 공통의 송신기 및 공통의 중계방식을 공유하는 다수의 유사한 사이클로 행해진다. 예컨대, 시스템 버스(25)상의 다른 노드 장치로부터 정보를 얻기 위해 하나의 노드장치에 의해서 개시되는 리드(read) 작동방법은 제1노드장치로부터 제2노드장치까지의 명령 전송방법을 요구하며 그 이후에 다수의 복귀 데이타 전송방법에 의하여 얼마후에 제2노드장치로부터 제1노드장치에 데이타 전송이 복귀된다.
트랜잭션(transaction)은 시스템 버스 상에서 수행되는 완전한 논리타스크(task)로서 정의되며 다수의 전송방법이 포함된다. 예컨대, 명령 전송방법을 구성하고 있는 리드 작동방법은 이후의 다수의 복귀 데이타 전송방법에 따라 하나의 트랜잭션이 이루어진다. 시스템 버스(25)상의 바람직한 실시예에 따른 허용가능한 트랜잭션 방법은 길이가 다른 데이타 랭스에 한 전송방법으로, 리드, 라이트(마스크 상태), 인터록 리드, 언록라이트 및 인터럽트 동작을 포함한다. 인터록 리드와 레귤러 혹은 난 인터록 리드간의 차이점은 인터록 리드가 특정위치에서 내장된 정보를 검색하여 후속 인터록 리드 명령으로 내장된 정보에 대한 액세스를 제한한다는 점이다. 액세스의 제한은 록 장치를 세팅시킴으로써 수행된다. 차후에 언 인터록 라이트 명령으로 특정장소에 정보를 저장하여 그 장소에 록 장치를 리세팅시켜서 그 내장된 정보에 대한 액세스를 리스토어한다. 따라서, 인터록 리드/언록라이트 동작은 리드-수정-라이트 동작의 형태로 된다.
시스템 버스(25)는 "펜드형(pended)" 버스이기 때문에, 다른 노드장치도 버스 사이클을 이용해서 버스자원을 효과적으로 사용할 수 있으며, 만일 시스템 버스가 펜드형 장치가 아닌 경우에는 다른 노드장치는 응답시간이 낭비된다. 펜드형 버스에서 하나의 노드장치가 트랜잭션을 개시한 후에는 다른 노드장치가 그 트랜잭션이 완료되기 전까지 버스에 대한 액세스를 갖는다. 따라서 트랜잭션을 개시하는 노드장치는 전체 트랜잭션 시간동안 버스에 구속되지 않는다. 이와 반대로 비-펜드형 버스는 전체 트랜잭션 시간동안 버스에 구속된다. 예컨대, 시스템 버스(25)에서 노드장치가 리드 트랜잭션을 개시해서 명령전송을 행한 후에는 그 명령전송이 전송된 노드장치는 즉시 요구 데이타로 복귀되지 않는다. 시스템 버스(25)의 사이클을 리드 트랜잭션의 명령전송과 복귀 데이타 전송간에 사용된다. 시스템 버스(25)에 의해서 다른 노드장치도 이러한 사이클을 사용할 수 있다.
시스템 버스(25)를 사용하는 각각의 노드장치는 정보의 전송을 효과적으로 하기 위해 서로 다른 역할을 갖는다. 이러한 역할 가운데 하나는 노드장치로서 정의되며 현재 진행중인 트랜잭션을 개시하는 "명령기"로서의 역할이다. 예컨대, 라이트 또는 리드 동작에 있어서, 명령기는 라이트 또는 리드 동작을 요구하는 노드장치이지만 그것이 반드시 데이타를 수신하거나 송신하는 노드장치는 아니다. 바람직한 시스템 버스(25)용 프로토콜에 있어서, 하나의 노드장치는 특정 트랜잭션 사이클동안 다른 노드장치가 시스템 버스(25)의 권한을 갖고 있지만 전체 트랜잭션 시간동안 여전히 명령기로서 남는다. 예컨대, 하나의 노드장치가 리드 트랜잭션 방식의 명령전송에 응답하여 데이타를 전송할 동안은 시스템 버스(25)를 제어하지만 그 노드장치가 그 시스템의 명령기가 되지 않고 대신에 이러한 노드장치는 "응답기(responder)"라고 불리운다.
응답기는 명령기에 응답한다. 예컨대, 명령기가 노드장치 A로부터 노드장치 B 에 데이타를 기입하기 위해 라이트 동작을 개시하는 경우에는 노드장치 B가 응답기가 된다. 추가로 데이타 처리시스템(20)에서의 노드장치는 동시에 명령기 및 응답기가 될 수 있다.
송신기 및 수신기는 그것이 개개의 명령전송에서부터 받은 역할을 행한다. 송신기는 노드장치로서 명령전송동안 시스템 버스(25)상에 실장된 정보원이다. 수신기는 송신기의 보조장치로 노드장치로서 정의되며 명령전송동안 시스템 버스(25)에 실장된 정보를 수신한다. 예컨대 명령전송시는 리드 트랜잭션이 행하여질때 명령기가 우선적으로 송신기가 되며, 복귀 데이타 전송시는 수신기가 된다.
시스템 버스(25)에 접속된 노드장치가 시스템 버스(25)상에서 송신기가 될 경우에는 그 노드장치가 두개의 요구선, 즉 CMD REQ(명령요구) RES REQ 응답 요구중 하나의 요구선을 갖는데, 그 선들을 중앙 중계기(28)와, 특정 노드장치간에 접속된다. 대체로 노드장치가 CMD REQ라인을 사용하면 명령기가 되어서 시스템(25)상에서 트랜잭션을 개시하며, 노드장치가 RES REQ라인을 사용하면 응답기 되어서 명령기에 대한 데이타 또는 매세지를 복귀시킨다. 일반적으로 중앙 중계기(28)는 노드장치가 버스(요구선에 할당된)에 대한 엑세스를 바라고 있는지를 검출한다. 따라서 중계기는 연산 우선순위에 따라 버스(25)에 대한 대응 노드장치의 액세스를 허용하도록 할당된 요구선 중 하나에 응답한다. 바람직한 실시예에서, 중계기(28)는 두개의 독립적 순환 행렬을 유지하는데, 그중 하나는 명령기 요구선에 대한 것이며, 나머지 하나는 응답기 요구선에 대한 것이다. 따라서 바람직한 경우는 응답요구가 명령 요구보다 높은 우선순위를 갖고 있으며 명령요구가 있기 전에 처리된다.
명령요구 및 응답요구는 중계 신호로 간주된다. 제1도에 예시된 바와 같이 중계 신호는 중앙 중계기(28)로부터 각각의 노드장치까지의 포인트 대 포인트 조건 허가 신호, 다중버스 사이클 전송을 실행하는 시스템 버스 확장 신호 및 예컨대, 메모리장치와 같은 노드장치가 순간적으로 시스템 버스의 트래픽으로 인하여 정보를 얻지 못할 때 새로운 버스 트랜잭션의 초기설정 단계를 제어하는 시스템 버스 억제 신호 등을 포함하고 있다.
시스템 버스(25)를 구성하고 있는 다른 형태의 신호들을 정보전송 신호, 응답 신호, 제어 신호, 콘솔/프론트 패널 신호, 몇몇의 이종 신호들을 포함하고 있다. 정보전송 신호는 데이타 신호, 전류 사이클 동안 시스템 버스상에서 수행되는 기능을 나타내는 기능신호, 명령기의 신호를 색별하는 식별 신호 및 패리티 신호를 포함하고 있다. 응답 신호는 대체로 수령 또는 확인 신호를 포함하는데 그 신호는 송신기에게 데이타 전송 상태를 알린다.
제어 신호는 클럭 신호, 로우 라인 전압 혹은 로우 DC 전압을 식별하는 경고 신호, 초기단계시에 사용되는 리세트 신호, 노드장치 고장신호, 휴지 버스 사이클시 사용되는 불이행 신호, 에러 불이행 신호 등을 포함하고 있다. 콘솔/프론트 패널 신호는 시스템 콘솔에서 일련의 데이타를 송수신 하는 신호, 가동중 부트 프로세서의 행위를 제어하는 부트 신호, 시스템 버스(25)상에서 PROM 프로세서를 삭제가능하게 변경할 수 있는 신호 프론트 패널상에서 런 라이트(RUN Light )를 제어하는 신호 및 특정 노드장치의 논리회로를 클럭 시키기 위해 배터리 전력을 제공하는 신호 등을 포함하고 있다. 추가로 신호를 사용하는 이종 신호는 각각의 노드장치가 그것의 식별 코드를 형성하게끔 하는 식별 신호를 포함하고 있다.
제2도는 시스템 버스(25)에 접속된 노드장치(60)의 예를 도시하고 있다. 노드장치(60)는 프로세서, 메모리장치, I/O 장치 또는 I/O 인터페이스장치일 가능성이 있다. 제2도에 도시된 예에서 노드장치(60)는 특정 노드 논리장치(65), 노드버스(67) 및 데이타 인터페이스장치(61) 및 클럭디코더장치(63)를 내장한 시스템 버스 인터페이스장치(64)를 포함하고 있다. 데이타 인터페이스장치(61), 클럭디코더장치(63) 및 노드버스(67)는 시스템 버스(67)에 접속된 노드장치용 표준 구성장치이다. 특정 노드 논리장치(65)는 시스템 버스 인터페이스장치(64)에 서로 다른 적분회로를 사용하고 있으며 노드장치에서 특정기능을 행하도록 사용자에 의해서 설계되는 회로 및 노드버스(67)와 상호 접속될 수 있는 표준회로를 추가로 포함하고 있다. 대체로, 데이타 인터페이스장치(61)에는 노드장치(60)와 시스템 버스(25)간에 일차의 논리 및 전기 인터페이스장치 제공되며, 클럭디코더장치(63)에는 중심에서 발생되는 클럭 신호에 따라 노드장치(60)에 타이밍 신호가 제공되고, 노드버스(67)에는 데이타 인터페이스장치(61)와 특정 노드 논리장치(65)간에 고속 인터페이스장치가 제공된다.
제2도에 도시된 노드장치(60) 및 시스템 버스 인터페이스장치(64)의 바람직한 실시예에서 클럭디코더장치(63)는 시스템 버스(25)에 내장될 수 있는 신호를 형성하기 위해 제어회로를 포함하고 있으며, 특정 노드장치(65) 및 데이타 인터페이스장치(61)에 대한 타이밍 신호를 얻기 위해 중앙 중계기(28)로부터 수신된 클럭 신호를 처리한다. 클럭디코더장치(63)가 얻은 타이밍 신호는 중심에서 발생되는 클럭 신호를 사용하고 있기 때문에, 노드장치(60)는 시스템 버스(25)와 동시식으로 동작한다.
제3도는 하나의 버스 사이클, 클럭디코더장치(63)에 의해 수신된 클럭 신호및 클럭디코더장치(63)에 의해 발생된 특정 타이밍 신호를 도시하는 타이밍 다이아그램이다. 클럭디코더장치(63)에 의해 수신된 클럭 신호는 타임 H신호, 타임 L신호 및 제3도에 예시된 위상 신호를 포함하고 있다. 타임 H 및 타임 L 은 기본 클럭 신호의 역으로 되어 있으며 위상 신호는 기본 클럭 신호를 3등분 함으로써 얻어진다. 클럭디코더장치(63)에 의해서 발생된 타이밍 신호는 C12, C23, C34, C45, C56 및 C51을 포함하고 있으며, 그것들 모두가 제3도에 도시되어 있다. 버스 사이클 마다 발생되는 이러한 타이밍 신호는 데이타 인터페이스(61)에 의해서 요구되어 그것에 제공되고, 데이타 인터페이스장치(61)에 제공된 타이밍 신호와 동등한 신호를 포함하고 있는 완전한 세트로 구성된 타이밍 신호는 특정 노드 논리장치(65)에 일시 저장되도록 제공된다. 일시 저장의 목적은 타이밍 신호가 부적절하게 로딩하므로 인하여 시스템 버스 인터페이스장치(64)의 작동에 악영향이 미치는 것을 방지하기 위해서이다. 클럭장치(63)는 클럭 신호를 사용해서 6개의 서브 사이클을 만들기 때문에 각 버스 사이클은 그것에 의해 6개의 타이밍신호 CXY가 형성되는데, 여기서 X및 Y는 하나의 타이밍 신호를 형성하기 위해 결합되는 두개의 인접 서브 사이클을 나타낸다.
시스템 버스내의 각 노드장치는 그것의 클럭디코더장치(63)에 의해 발생되는 그 자체의 대응 타이밍 신호 세트를 갖고 있다. 대응 신호가 시스템 전체를 통해서 모든 노드장치에서 동시에 정확히 발생하는 경우에는 클럭디코더장치(63)와 다수의 노드장치내의 다른 회로소자 간의 변동으로 인하여 대응 신호간의 타이밍 변동이 야기된다. 따라서 이러한 변동을 흔히 "클럭 스큐(sekw)"라고 한다.
제4도는 데이타 인터페이스장치(61)의 바람직한 실시예를 도시한다. 데이타 인터페이스(61)는 노드버스(67)의 각 라인과 시스템 버스(25)의 각 라인 사이에서 양방향성 및 고속 인터페이스 제공하는 일시 기억회로 및 버스 구동회로 양자를 포함하고 있다. 제4도에 도시된 바와 같이, 데이타 인터페이스는 저장소자(70,72)와 노드버스(67)로부터 시스템 버스(25)까지 통신경로를 제공하는 시스템 버스 구동회로(74)를 포함하고 있으며, 또한 저장소자(80) 및 시스템 버스(25)로부터 노드버스(67)까지 통신경로를 제공하는 노드버스 구동회로(82)를 아울러 포함하고 있다. 데이타 인터페이스장치(61)의 설명에 사용된 바와 같이 "저장소자"라는 용어는 일반적으로 통상 래치 또는 주-종 저장소자와 같은 쌍안정 저장소자를 지칭하며 특정소자를 지칭하지 않는다. 통상의 기술을 가진 사람은 그 저장소자의 형태를 알수 있을 것이다.
제4도에 도시된 바와 같이, 저장소자(70)는 노드버스(67)로부터 데이타 수신하도록 접속된 입력단자와 저장소자의 입력단자에 접속된 출력단자를 갖는다. 저장소자(72)의 출력단자는 출력단자가 시스템 버스(25)에 접속된 시스템 버스 구동회로(74)의 입력단자에 접속된다. 저장소자(70,72)는 노드버스 제어 신호(76, 78)각각으로 제어되며, 그 신호는 클럭디코더장치(63)에 의해서 발생되는 타이밍 신호로부터 구동된다. 저장소자(70,72)에는 노드버스(67)로부터 시스템 버스(25)까지 데이타를 전송하기 위한 2단계 일시 저장영역이 제공된다. 단계수가 다른 저장영역도 사용될 수 있다.
시스템 버스 구동회로(74)는 시스템 버스 구동 인에이블단자(79)에 의하여 제어된다. 시스템 버스 구동인에이블 신호(79) 상태에 따라 시스템 버스 구동회로(74)의 입력은 그 인에이블 신호의 출력에 결합되어 저장소자(72)의 출력 데이타를 시스템 버스(25)로 전송하거나 또는 그 인에이블신호의 출력으로부터 결합이 해제된다. 시스템 버스 구동 인에이블 신호(79)가 시스템 버스 구동회로(74)의 입출력으로부터 결합해제되는 경우는 시스템 버스 구동회로(74)가 시스템 버스(25)에 대해 고 임피던스를 나타낸다. 시스템 버스 구동 인에이블 신호(79)는 또한 시스템 버스(25)로부터 수신된 클럭 신호 및 특정 노드 논리장치(65)로부터 수신된 제어 신호에 따라 클럭디코더장치(63)에 의해서 발생된다.
저장소자(80)는 시스템 버스(25)에 접속된 입력 및 노드버스 구동회로(82)의 입력에 접속된 출력을 갖는다. 노드버스 구동회로(82)의 출력은 다시 노드버스(67)에 접속된다. 저장소자(80), 즉 래치를 클럭디코더 장치(63)에 의해서 발생된 타이밍 신호로부터 구동되는 시스템 버스 제어 신호(85)에 의해 제어된다. 노드버스 구동 신호(87)는 시스템 버스 구동 신호(79)가 시스템 버스 구동회로(74)를 제어하는 방식과 유사하게 노드버스 구동회로(82)를 제어한다. 따라서, 노드버스 구동 신호(87)에 응답하여 노드버스 구동회로(82)는 입력을 그것의 출력에 결합시키거나 또는 그것의 출력으로부터 입력을 결합해제시키는데, 이때에는 노드버스(67)에 대해 고 임피던스를 제공한다.
데이타가 시스템 버스(25)로 전송되는 방법을 알기 위해서는 시스템 버스 구동 인에이블 신호(79)와 제어신호(85)간의 관련성을 이해하는 것이 중요하다. 바람직한 실시예에 따른 이와 같은 관련성을 제3도에 예시되어 있다. 시스템 버스 구동 인에이블 신호(79)는 통상 버스 사이클의 시작부분과 끝 부분에서 구동된다. 새로운 데이타는 구동 신호의 전파 및 버스 세팅 타임이 발생된 후 버스 사이클이 경과한 얼마후에 시스템 버스(25)로 수령해서 얻는다. 바람직한 실시예에서 저장소자(80)는 명백히 래치이다. 제어 신호(85)는 논리적으로 클럭 C45 와 동등이다. 시스템 버스(25)의 데이타는 대체로 버스 타이밍에 의해서 제어 신호(85)가 비할당되기 이전에 수령가능하다. 저장소자(80)는 제어신호(85)의 비할당 이전에는 적어도 가동시간을 안정시키고, 제어 신호(85)의 비할당 이후에는 유지시간을 안정시킬 수 있는 버스데이타를 내장하고 있다.
노드버스(67)는 데이타 인터페이스장치(61)를 통해서 특정 노드 논리장치(65)와 시스템 버스(25)간에 양방향 데이타 전송을 가능케 하는 고속 데이타 버스이다. 바람직한 실시예의 제2도에는 노드장치(60)로 도시되어 있다. 노드버스(67)는 시스템 버스 인터페이스장치(64)와 특정 노드 논리장치(65) 사이에서 포인트-대-포인트 접속으로 상호 접속되어 있으나 본 발명에서는 상기 포인트 -대-포인트 접속이 유구되지 않는다.
제5도는 시스템 버스(25)에 접속된 중앙 중계기(28)의 바람직한 실시예를 도시하고 있다. 중앙중계기(28)는 시스템 버스(25)에 대해 클럭신호를 제공하며 시스템 버스(25)상의 노드 장치에 대해 버스의 소유권을 허가한다. 중앙 중계기(28)는 중계회로(90), 클럭회로(95) 및 오실레이터(97)를 포함하고 있다. 오실레이터(97)는 기본 클럭신호를 발생시킨다. 클럭(95)는 중계회로(71)에 대해 타이밍 신호, 즉 기본타임 H, 타임 L 및 시스템 버스(25)상의 타이밍에 대해서는 위상 클럭신호를 제공한다. 중계회로(71)는 명령 및 응답 요구신호를 수신하여 시스템 버스(25)에 대해 액세스를 바라는 노드 장치간의 불일치를 조정하고 명령 및 응답 요구신호에 대해 상기 언급한 것과 관련된 행렬을 유지하며 클럭(95)에 특정한 제어신호를 또한 제공한다.
B. 주요 발명
본 발명은 제6도에 예시된 바람직한 실시예와 특히 관련하여 상세히 설명될 수 있다. 전술한 바와 같이 참조부호는 도면을 통해서 구성 장치들을 가리키는데 사용된다. 따라서, 구성 장치들이 전술한 것과 동일한 경우에는 이 부분에서는 상세하게 반복해서 설명되지 않기 때문에 구성 장치의 전술한 설명을 참조하기 바란다.
본 발명에 따라 노드 장치는 백플레인 시스템 버스를 접속하기 위해 제공되며, 그 버스는 자체에 데이타가 제공될 때 노드 장치와 결합되어 동작되도록 설계되는 전류원을 갖는다. 제6도에 예시된 바람직한 실시예에 따라 복수의 노드 장치는 제1도의 여러 노드 장치의 예로 상기 기술된 참조부호(31,39,41)와 동일하다. 그러나 제6도에 도시된 이러한 노드 장치들은 버스(25)에 결합될 수 있는 여러 종류의 노드 장치들의 예에 불과하며 이들 장치들이 버스의 전류원과 결합하여 동작됨을 알수 있어서 노드 장치의 형태에 관해서는 제6도에 예시된 노드 장치만으로 한정되지는 않는다.
본 발명에 따른 각각의 노드 장치는 버스를 통해서 데이타를 송수신 하기 위한 논리회로를 포함하고 있다. 노드 장치(39,31,41) 각각은 제1및 제2공급전압에 따라 적절히 작동하는 논리회로(80,80',100,100')를 포함하고 있다. CMOS 기법은 버스(25)를 통해서 데이타를 송수신하기 위한 노드 논리 장치에서 바람직하게 이용되기 때문에 이 기법의 공급전압은 0 및 +5[Volt] 각각에 대응한다.
논리회로(80,80') 각각은 CMOS 저장소자 즉 래치(102 또는 102')및 구동소자(104 또는 104')로 구성되어 있다. 이러한 논리회로들은 처리용 데이타를 수신하기 위해 배열된다. 따라서 구동소자(104,104')의 출력은 전술한 제어신호(85,85')에 접속되는 래치(102,102')의 입력에 접속된다. 래치(102,102')의 출력은 전술한 바와 같이 데이타 시스템 처리 장치에 지배된다. 노드 장치(41)의 논리회로(100)는 데이타를 다른 장치 즉 노드 장치의 논리회로(80,80')로 전송하기 위해 결합된다. 유사하게 논리회로(100')도 데이타를 상기 다른 노드 장치로 전송하기 위해 결합된다.
본 발명에 따라 구동회로는 데이타를 버스로 전송하기 위해 논리회로내에 포함된다. 전송회로(100,100')는 각 출력에 구동회로(74,74')를 포함하고 있다. 이러한 구동회로는 CMOS 스리-스테이트 구동회로가 바람직하며, 그것에는 버스에 결합된 각 노드 장치의 전송회로 각각에 대한 논리회로가 포함되어 있다. 회로 (100,100')는 CMOS 저장소자 혹은 래치(72,72') 및 노드버스(67,67')로 접속된 특정 노드 논리 장치(65, 65')와 같은 제어회로 각각 바람직하는게 구성되어 있다. 각각의 회로설명에 대하여 저장소자(70, 제4도)는 제6도에는 빠져 있다. 래치(72,72')의 입력단자는 컴퓨터 시스템내의 다른 장치로 전송된 데이타를 수신하기 위해 논리 장치(65,65')에 접속되고, 래치(72,72')의 클럭단자는 전술한 바와 같이 제어회로(78,78') 각각에 접속된다. 래치(72,72')의 출력단자는 각각 스리-스테이트 제어소자를 가진 구동회로의 입력단자에 결합되며 전술한 방식으로 시스템 버스 구동 인에이블신호(79,79')에 접속된다. 구동소자(74,74')는 인에이블신호(79,79')가 각각 작동 불능상태일 경우에는 버스(25)에 고 임피던스를 제공한다.
제6도에 도시되지는 않았지만 논리회로(80,80',100,100') 각각에 수용되어 있는 장치는 제1및 제2공급 전압으로 작동된다. 예컨대 CMOS 논리회로의 경우에 상기 공급전압은 각각 +5 및 0[Volt]에 대응한다.
이러한 대응 배열 상태는 종래에 공지되어 있기 때문에 본 발명에서는 설명하지 않는다. 추가로 0 및 +5[Volt]가 아닌 공급전압 레벨도 본 발명의 영역 또는 의도를 벗어나지 않는 한도내에서 이용될 수 있음을 감지할 수 있다.
본 발명의 실시예에 따라 버스(25)는 와이어, 에치 또는 컴퓨터 시스템내에 존재하는 데이타를 전송하기에 적당한 몇몇의 다른 도선으로 구성된다. 도선(110)은 각 노드 장치와 버스(25)간에 접속된다. 상기 방법으로 버스는 컴퓨터 시스템내의 고정된 위치에 배치되며 노드 장치는 대응도선(110)중에 적절히 삽입해서 선택적으로 접속한다.
상기와 같은 배열 시스템은 통상 백플레인 시스템이라 하며, 그곳에 사용되는 버스는 "백플레인 시스템버스"라고 공지되어 있다.
본 발명에 따라 노드 장치의 전송회로내에 있는 구동회로는 버스의 전류원을 결합할 때 버스에 전송된 데이타의 전이시간의 감소를 얻을 수 있다. 제6도의 실시예에서 전류원은 제1저항기(112) 및 제2저항기(114)를 구비한다. 저항기(112)는 버스(25)의 제1단자와 제1공급전압 +V 간에 접속되어, 그 공급전압 V 는 CMOS 장치인 경우에 +5[V]가 인가된다. 저항기(114)는 버스(25)의 제2단자와 제2공급전압간에 접속되며, 그 공급전압은 제6도에 접지로 도시되어 있다.
본 발명의 바람직한 실시예에서 저항기(112,114)는 버스가 데이타 레벨간의 전이시간을 가속화해서 전이 시간을 감소시키도록 버스(25)의 단부를 효과적으로 종단시키기 위해 사용된다. 따라서, 다른 배열 장치 및 그와 동등한 회로가 예시한 저항 대신에 상기와 같은 기능을 이루도록 채용될 수 있다.
또한 본 발명에 따라 각각의 노드 장치 구동회로를 버스에 개개로 결합시키기 위한 수단과 버스와 정합하며 구동회로 스위칭 잡음 및 전력분산을 줄이는 임피던스를 제공하는 결합수단이 제공된다. 제6도에 예시된 바와 같이 결합수단은 참조부호(116,118,120)와 동일시된다. 바람직한 실시예에 따라 이들 각각의 수단은 그 수단의 구동회로 및 노드 장치(39,31,41) 각각을 버스(25)에 결합시키기 위한 결합저항기를 포함하고 있다. 이후에 상세히 설명하겠지만 이러한 결합저항을 사용하면 구동 오버랩이 버스(25)에서 발생된다.
노드 장치(39,31)의 수신회로(80,80')에 있어서는 결합저항기(116,118)가 각각 버스(25)와 수신기(104, 104')의 입력단자간에 접속된다. 노드 장치(41,31)의 전송회로에 있어서는 각각의 결합저항기(118,120)가 버스(25)와 스리-스테이트-구동소자의 출력간에 접속된다. 본 발명의 바람직한 실시예에 따라 결합저항기(116,118,120)는 각각은 각 구동소자(104,104',74,74')에 외부적으로 분리되어 배치된다. 추가로 각각의 결합저항기(116-120)는 그의 대응 CMOS 구동소자의 임피던스에 여러배 즉 2배 내지 20배에 해당하는 저항을 갖는다. 추가로 저항기(112,114) 값은 결합저항기(116-120)값의 여러배 즉 대략 5배에 달하도록 선택된다.
본 발명에 따라 구성된 노드 장치를 가진 백플레인 버스의 작동 및 부수적인 장점을 완전히 이해하기 위해서 다음 구성소자를 이용하는 버스를 참조해야 한다. 즉 논리회로(80,80',100,100')는 CMOS 구동소자(104,104',74,74')를 포함하는데, 그 소자의 특성 임피던스는 2내지 10(Ω)이며, 저항기(112, 114)는 각각 150(Ω)의 저항값과 1%의 허용 저항을 갖고, 결합저항기(116,118,120)는 각각 20(Ω) 내지 40(Ω) 범위를 갖지만 바람직한 저항은 30(Ω)이고 1%의 허용저항을 갖는다. 사용되는 공급전압은 +5[V]이며 기준전압은 접지에 접속되어 있다. 작동에 있어서, 전술한 특정 노드 논리 장치(65)에 의해서 발생된 데이타는 전송회로 즉 노드 장치(41)의 논리회로(100)에 의해서 버스(25)로 전송된다. 0 및 +5[V]를 사용하는 CMOS논리 장치의 경우에서는 발생된 데이타가 본 발명의 실시예에 설정된 인지가능한 저 및 고 한계 레벨 즉 각각 2.0[V, 저한계값] 및 3.0[V, 고한계값]을 갖는 디지탈 특성을 갖는다. 상기 데이타는 버스(25)상에 전송되어 회로(80,80')에 의하여 수신되는데, 그 회로는 진행이나 혹은 수신된 데이타의 결과를 떠맡는다. 전술한 회로구성은 버스와 그것에 접속된 노드 장치간에 우수한 매칭효과를 제공한다. 첫째로, 전술한 회로구성에서 사용되는 기법은 매칭 기법인데 이 기법을 이용하면 만족스런 데이타 전송을 이루기 위해 CMOS논리회로로부터 다른 논리회로(TTL)로 변화시킬 필요가 제거된다. 따라서 이러한 회로구성으로 요구된 회로소자 및 관련 비용을 줄일 수 있다. 둘째로는 노드 장치와 버스의 임피던스 매칭이다. 전술한 실시예에서 각 노드 장치의 임피던스는 개략 30(Ω)이며, 버스의 임피던스는 약 30 내지 60(Ω) 즉 버스 임피던스가 1배 내지 2배 이상이 된다. 임피던스의 매칭은 신호의 에너지 손실 및 영향을 최소로 줄이도록 버스와 노드 장치간의 통신에서 양호하게 고려된다.
대응 구동소자(104,104',74,74')의 외부에 접속된 결합저항기(116,118,120)을 사용하면 다수의 장점을 얻을 수 있다. CMOS의 제작 단계에서는 CMOS 구동회로의 임피던스는 2 내지 10(Ω) 범위이내로 변경시킬 수 있다. 상기 임피던스가 각 결합저항기의 고저항(30Ω)과 합쳐지는 경우에는 CMOS 제작단계의 임의의 변동으로 임피던스 변동을 제거할 수 없기 때문에 보다 높은 구동회로 출력 임피던스가 발생한다.
각각의 CMOS 구동회로에 관련된 결합저항기(116-120)의 저항이 상당히 크기 때문에 버스(25)에 결합된 노드 장치내에 분산된 전력은 주로 구동소자(104, 104',74 또는 74')보다 결합저항기(116-120)을 거쳐서 분산된다. 구동소자로부터 결합저항기에 가해진 전력의 이동분산으로 인하여 많은 구동소자가 단일 적분회로 팩키지 내에서 실행되기 때문에 버스 인터페이스 논리회로에 대해 요구되는 기판영역이 감소된다. 그러나 같은 팩키지내에 많은 구동회로를 위치 설정하면 칩 전원 및 접지 원 소음이 증가해서 팩키지의 전원 및 접지회로의 인덕턴스를 통해서 전류계수 di/dt가 증가한다. 따라서 이와 같은 문제는 전원 및 접지용 팩키지에 보다 많은 핀을 사용함으로써 해결된다. 따라서 전원 및 접지용 핀을 추가로 부착시키면 핀카운터 팩키지를 보다 고율로 사용할 수 있지만 인쇄회로 기판에 버스 인터페이스 논리회로용 공간이 많이 요구된다. 결합저항기(116,118,120)를 사용하면 di/dt의 값이 5내지 10의 비로 감소되어 소음이 전원 및 접지원에 유도되어 추가로 전원 및 접지핀을 설치할 필요성이 발생한다.
종래의 설계에 있어서, 버스에 대한 제어신호의 타이밍은 다수의 구동회로가 동시에 버스를 구동시키는 상황이 발생되지 않게 한다. 이와 달리 과도한 출력전류로 인하여 구동손실이 발생할 가능성이 있다. 고 레벨에서는 소음이 최소로 발생한다. 종래에는 이전 버스 구동회로의 구동시간과 끝과 다음 구동회로의 구동시간 시작간에 비-오버랩핑 시간을 제공해서 다중-구동회로 조건을 방지하였다. 이와 같이 비-중첩시간을 두는 이유는 버스 사이클 시간을 증가시키기 위해서이다. 본 발명은 구동회로의 구동시간이 중첩되도록 함에 의하여 버스 사이클을 줄이기 위한 새로운 해결책을 제공하며 동시에 구동회로의 손실 또는 과도한 소음레벨의 발생과 같은 종래의 문제점을 제거하는데 있다. 본 발명의 장점은 임의의 두개의 중첩성 구동회로간의 중첩전류를 수용가능한 레벨가지 제한하는 노드 장치내의 결합저항기의 결과로 야기된다. 따라서, 구동회로의 중첩을 허용함으로써 비-중첩시간용으로 할당된 버스 사이클 시간의 양이 제거되어 버스 사이클 시간이 감소되어 시스템의 성능이 증가한다.
전술한 바와 같이 본 발명의 일실시예에 따른 CMOS 논리회로는 로우 레벨일때는 2.0[V] 및 하이 레벨일때는 3.0[V]로 해석된다. 종래의 장치에 있어서는 하나는 공급전력 레벨로부터 다른 공급까지 즉 5[V]의 전체 진폭에 대하여 0[V]로부터 +5[V]까지의 데이타 레벨로 작동하는 버스가 사용되었다. 본 발명의 버스에 따라서 결합저항기(116-120)를 저항기(112,114)의 결합된 전압 분할효과는 진폭, 즉 전체 진폭 3.4[V]에 대해서 약 0.8[V]내지 약 4.2[V]까지의 진폭 감소의 원인으로 야기된다. 동적 전압 분산을 전압의 자승에 비례하기 때문에 진폭이 개선되면 동적 전압 분산은 25(52)로부터 12(3.42), 또는 약 2 : 1로 감소된다.
전술한 저항기(112,114)는 하나의 상태로부터 다른 상태로 버스데이타의 전체적인 전이시간을 감소시키기 위해 전류원에 제공된다. 따라서 이러한 전이시간을 감소시키기 위해서는 전류원이 버스에 데이타를 제공하는 노드전송기 내에서 구동회로와 병렬로 접속되어야 한다. 따라서 이러한 전류원이 제공되면 버스 사이클의 속도가 증가해서 결국 시스템의 성능이 향상된다. 특히 본 발명의 실시예에서, 저항기(112,114)는 시스템 버스를 공칭전압 2.5[V]에 접속시키는 테브난 등가회로 저항 75(Ω)을 발생시킨다. 버스 속도에 대해 이러한 등가회로의 효과를 설명하기 위해서는 노드 장치내와 결합저항기(116-120)가 결합된 것으로 생각해야 한다. 등가회로의 결합저항기는 공칭저전압(Voh), 공칭전압기([Vol], 약 4.2[V] 및 0.8[V] 각각에 달하는 시스템 버스(25)의 레벨을 설정하는 기능을 한다. 공칭고전압[Vol]으로부터 고 한계전압[정상적으로 3.0[V]] 또는 공칭 저전압(Voh)로부터 저 한계전압[정상적으로 2.0[V]]까지의 임의의 전이가 2.5[V]레벨을 통과할 때는 전원 전류로 판단할 때 동등한 전류가 전위시간의 75%에 대한 전이를 조성하므로 전이를 형성하는데 요구되는 시간을 줄인다.
본 발명의 실시예에서, 노드 장치내의 구동회로 및 결합저항기와 동시에 고려되는 버스상의 전류원 저항기에서 발생되는 변위에 의하여 Voh 및 Vol 만이 그들의 공칭값으로부터 약간 변동한다. 최악의 경우 Voh 및 Vol 값은 각각 3.7및 1.2[V]이다. 이러한 최악의 값은 양 논리레벨에 대해 적어도 0.7[V]에 달하는 최적의 최소 잡음 마진을 가진다. 잡음 마진은 수신기 입력 한계전압과 구동회로 출력전압간의 차이이다. 적당한 잡음마진은 신뢰성 있는 시스템 동작에 있어서 매우 좁은 것으로 본 발명에서 필요시 된다.
제6도는 단일 콘덕터로서 버스(25)를 나타내고 있지만, 전술한 설명으로부터 다중 또는 병렬버스가 노드 장치와 함께 사용될 수 있기 때문에 다중비트를 가진 데이타를 수용할 수 있다. 예컨대 77병렬 데이타 비트까지 수용하는 컴퓨터 시스템은 본 발명에 따라 노드 장치를 가진 백플레인 버스 배열로 구성되어질 수 있다. 즉 제6도에 예시된 각 형태는 77 버스는 77비트의 정보를 수용하도록 병렬로 제공되며, 2데이타 정보는 버스에 전송되는 데이타내에 수용된다. 추가로 버스에는 시스템에 의해서 필요시되는 공통 클럭 및 제어데이타와 같은 다른 데이타를 수용하기 위해 제공된다.
전술한 바와 같이 버스는 노드 장치(31,39,41)가 선택적으로 삽입될 수 있는 커넥터(110)를 갖도록 바람직하게 구성된다. 이와 같은 방식으로 여러 종류의 노드 장치는 사용자에 의해서 요구되는 특정 컴퓨터 시스템을 제공하도록 버스(25)에 접속될 수 있다. 이와 반대로, 노드 장치는 커넥터(110)를 삽입시키기 위해 인쇄회로 기판과 같은 "기판"에 제공된다. 이와 같은 배열형태는 제6도에 다이어그램으로 도시되어 있으며, 이 다이어그램은 점선으로 각 노드 장치(31,39,41) 각각을 에워싸고 있다. 상기와 같은 배열은 공지된 사실이어서 본 발명에서는 추가로 설명하지 않는다.
본 발명의 장치에 관해서는 통상의 기술을 가진 사람에 의해서 수정 및 변화가 가해질수 있다. 따라서 명세서 및 도면을 실시예로만 간주되어지고, 본 발명의 영역 및 의도는 이후에 기술될 청구범위로 나타내도록 할 작정이다.

Claims (12)

  1. 데이타를 버스에 제공하면서 노드 장치에 결합하여 동작하도록 되어 있는 전류원을 가진 백플레인 시스템에 접속되는 노드 장치에 있어서, 버스를 경유해서 데이타를 전송 및 수신하기 위한 논리회로와; 데이타를 상기 버스에 전송하기 위해 논리회로내에 포함되고, 버스의 전류원에 결합되는 경우 전송된 데이터의 전이시간 감소를 얻는 구동회로; 상기 구동회로를 버스에 결합시키며, 구동회로 스위칭 잡음 및 전력분산을 감소시키고, 버스와 일치하는 임피던스를 제공하는 결합수단을 포함하는 것을 특징으로 하는 노드 장치.
  2. 제1항에 있어서, 상기 결합수단은 상기 구동회로를 버스에 결합시키기 위해 결합저항기를 포함하는 것을 특징으로 하는 노드 장치.
  3. 제1항에 있어서, 상기 결합수단은 약 20(Ω)내지 40(Ω) 범위의 저항을 가진 결합저항기인 것을 특징으로 하는 노드 장치.
  4. 제3항에 있어서, 상기 버스의 전류원은 제1및 제2저항기와 제1및 제2공급전압을 갖는데, 상기 제1저항기는 상기 버스의 일단부를 상기 제1공급전압에 접속시키며, 상기 제2저항기는 상기 버스의 다른 단부를 상기 제2공급전압에 접속시키는 것을 특징으로 하는 노드 장치.
  5. 제2항에 있어서, 상기 버스의 전류원은 제1및 제2저항기와 제1및 제2공급전압을 갖는데 상기 제1저항기는 상기 버스의 일단부를 상기 제1공급전압에 접속시키며, 상기 제2저항기는 상기 버스의 다른 단부를 상기 제2공급전압에 접속시키는 것을 특징으로 하는 노드 장치.
  6. 제4항에 있어서, 결합저항기의 출력에서의 전송된 데이타 레벨은 개략 0.8[V]와 4.2[V] 사이인 것을 특징으로 하는 노드 장치.
  7. 제4항에 있어서, 상기 제1및 제2저항기 각각은 개략 150(Ω)의 저항을 갖고, 상기 제1및 제2공급전압은 개략 0및 5[V] 각각을 갖는 것을 특징으로 하는 노드 장치.
  8. 제1항에 있어서, 상기 논리회로는 CMOS 회로인 것을 특징으로 하는 노드 장치.
  9. 제4항에 있어서, 상기 구동회로는 CMOS 회로인 것을 특징으로 하는 노드 장치.
  10. 제4항에 있어서, 상기 노드 장치는 0.8[V]내지 1.3[V]의 출력 저전압 및 3.7[V] 내지 4.2[V]의 출력 고전압으로 버스를 구동시키는 것을 특징으로 하는 노드 장치.
  11. 제10항에 있어서, 데이타를 수신하기 위한 논리회로는 약 2.0[V]의 저 입력 한계값 및 약 3.0[V]의 고 입력 한계값을 갖는 것을 특징으로 하는 노드 장치.
  12. 데이타를 버스에 제공하면서 노드 장치에 결합하여 동작하도록 되어 있는 전류원을 가진 백플레인 시스템에 접속되는 노드 장치에 있어서, 버스를 경유해서 데이타를 전송 및 수신하기 위한 논리회로와; 데이타를 상기 버스에 전송하기 위해 상기 논리회로내에 포함되고, 버스의 전류원에 결합되는 경우 전송된 데이타의 전이시간 감소를 얻으며 0.8[V] 및 1.3[V]의 저출력전압 3.7[V]내지 4.2[V]의 고출력전압으로 버스를 구동시키는 CMOS 구동회로와; 상기 구동회로를 버스에 결합시키기 위해 약 20(Ω) 내지 40(Ω)의 저항을 가지며, 구동회로 스위칭 잡음 및 전력분산을 감소시키고, 버스와 일치하는 임피던스를 제공하는 결합저항기를 구비하는데, 데이타를 수신하기 위한 상기 논리회로는 약 2.0[V]의 저입력 한계 전압 및 약 3.0[V]의 고입력 한계전압을 갖는 것을 특징으로 하는 노드 장치.
KR1019880701741A 1987-05-01 1988-04-22 백플레인 버스용 노드장치 KR910007647B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US4448587A 1987-05-01 1987-05-01
US044,485 1987-05-01
PCT/US1988/001325 WO1988008582A1 (en) 1987-05-01 1988-04-22 Node for backplane bus

Publications (2)

Publication Number Publication Date
KR890702142A KR890702142A (ko) 1989-12-23
KR910007647B1 true KR910007647B1 (ko) 1991-09-28

Family

ID=21932644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880701741A KR910007647B1 (ko) 1987-05-01 1988-04-22 백플레인 버스용 노드장치

Country Status (8)

Country Link
US (1) US5146563A (ko)
EP (1) EP0357667B1 (ko)
JP (1) JPH01502625A (ko)
KR (1) KR910007647B1 (ko)
AU (1) AU595712B2 (ko)
CA (1) CA1309779C (ko)
DE (1) DE3882526T2 (ko)
WO (1) WO1988008582A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104210A (en) * 1997-02-27 2000-08-15 Ikos Systems, Inc. Method for avoiding bus contention in a digital circuit
US6232792B1 (en) 1997-06-25 2001-05-15 Sun Microsystems, Inc. Terminating transmission lines using on-chip terminator circuitry
US6323672B1 (en) * 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for reducing reflections when using dynamic termination logic signaling
US6323673B1 (en) * 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for dynamic termination logic signaling
US5990701A (en) * 1997-06-25 1999-11-23 Sun Microsystems, Inc. Method of broadly distributing termination for buses using switched terminators
DE19841183C2 (de) * 1998-09-09 2000-08-10 Daimler Chrysler Ag Vorrichtung zur Kopplung von redundanten elektronischen Schaltungen über redunante Busse ohne Fehlerfortpflanzung
US6529032B1 (en) * 2000-04-04 2003-03-04 General Electric Company Methods and apparatus for full I/O functionality and blocking of backdrive current
JP2002152031A (ja) * 2000-11-10 2002-05-24 Mitsubishi Electric Corp 入出力バッファ回路
JP4637820B2 (ja) * 2003-02-13 2011-02-23 エヌエックスピー ビー ヴィ データバスシステムにおける接地オフセットの補償用配置
US20060039408A1 (en) * 2004-08-23 2006-02-23 Standard Microsystems Corporation Budget sensor bus
JP2007116263A (ja) * 2005-10-18 2007-05-10 Orion Denki Kk 電子装置及びデータ通信制御方法
US8589841B2 (en) * 2012-04-05 2013-11-19 International Business Machines Corporation Automatic parity checking identification

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585399A (en) * 1968-10-28 1971-06-15 Honeywell Inc A two impedance branch termination network for interconnecting two systems for bidirectional transmission
JPS545929B2 (ko) * 1972-12-25 1979-03-23
US4024501A (en) * 1975-09-03 1977-05-17 Standard Oil Company Line driver system
US4178620A (en) * 1977-10-11 1979-12-11 Signetics Corporation Three state bus driver with protection circuitry
US4236087A (en) * 1978-10-30 1980-11-25 Sperry Corporation Programmable bus driver isolation
US4347446A (en) * 1979-12-10 1982-08-31 Amdahl Corporation Emitter coupled logic circuit with active pull-down
US4467436A (en) * 1981-10-26 1984-08-21 United States Robots, Inc. Robot arm controller with common bus memory
US4677566A (en) * 1984-10-18 1987-06-30 Burroughs Corporation Power control network for multiple digital modules
US4691296A (en) * 1984-11-16 1987-09-01 Allen-Bradley Company, Inc. Method and apparatus for exchanging multiple data bytes with an I/O module in a single scan.
IT1214607B (it) * 1985-05-14 1990-01-18 Ates Componenti Elettron Circuito di precarica per linee di riga di un sistema di memoria, in particolare a celle programmabili.
US4686396A (en) * 1985-08-26 1987-08-11 Xerox Corporation Minimum delay high speed bus driver
US4739194A (en) * 1986-11-25 1988-04-19 Tektronix, Inc. Supergate for high speed transmission of signals

Also Published As

Publication number Publication date
US5146563A (en) 1992-09-08
AU1704688A (en) 1988-12-02
AU595712B2 (en) 1990-04-05
JPH01502625A (ja) 1989-09-07
KR890702142A (ko) 1989-12-23
DE3882526D1 (de) 1993-08-26
EP0357667B1 (en) 1993-07-21
WO1988008582A1 (en) 1988-11-03
DE3882526T2 (de) 1994-01-13
EP0357667A1 (en) 1990-03-14
CA1309779C (en) 1992-11-03

Similar Documents

Publication Publication Date Title
EP0312573B1 (en) Backplane bus
US6834318B2 (en) Bidirectional bus repeater for communications on a chip
US5586271A (en) In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus
US5758105A (en) Method and apparatus for bus arbitration between isochronous and non-isochronous devices
KR910007647B1 (ko) 백플레인 버스용 노드장치
EP0360817B1 (en) High speed low pin count bus interface
JPH06231073A (ja) 周辺装置相互接続ポートならびにrambusポートを備えた多ポート処理装置
KR910007645B1 (ko) 버스에서 액세스를 얻기 위한 노드용 장치 및 그 방법
US5502824A (en) Peripheral component interconnect "always on" protocol
US5003467A (en) Node adapted for backplane bus with default control
EP0312575B1 (en) High performance low pin count bus interface
US4837736A (en) Backplane bus with default control
US5764935A (en) High speed active bus
JPH0573482A (ja) 情報処理装置及びそのバス制御方法
AU591596C (en) Backplane bus
US6563595B1 (en) Method of communicating with a SCSI bus device that does not have an assigned SCSI address
JPH07200420A (ja) リセット制御装置
US5289586A (en) Digital information transmission apparatus and method of driving information transmission bus system thereof
US6754748B2 (en) Method and apparatus for distributing multi-source/multi-sink control signals among nodes on a chip
KR960014829B1 (ko) 버스 리퀘스터 운용방법
JPH0296211A (ja) ボード装着方式
JPH04336361A (ja) データ・バス拡張装置
JPH0713919A (ja) インターフェイス回路
JPH03225516A (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee