JPH03225516A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、情報処理機器全般に用いられるＩＣ，ＬＳ
Ｉ、ゲートアレイ等の集積回路に関する。

（従来の技術） 従来から、情報処理システムを構成する各種の制御部、
例えばプリンタ制御部等は、一般に一つのゲートアレイ
等の集積回路により構成される。

この集積回路は、システムがパワーオンされると同時に
電源電圧が全ての論理回路部に入力されて、動作可能な
状態に入る。

しかしながら、システムがパワーオンしても、その集積
回路において実際に制御動作が行われる期間はある程度
限られることから、実際に動作していない期間において
供給された電源電圧は無駄なものとなってしまう。

また、集積回路全体として制御動作を行っている間にお
いても、通常その動作は集積回路全体の中の部分的な論
理回路にて行われるため、その他の動作していない部分
に供給された電源電圧も無駄となっていた。

（発明が解決しようとする課題） 本発明はこのような課題を解決するためのもので、パワ
ーオンの状態においても、論理回路が実際に動作してい
ない期間はこの論理回路への電源電圧の供給を停止する
ことにより無駄な電力の消費を押さえることのできる集
積回路の提供を目的としている。

【発明の構成コ （課題を解決するだめの手段） 第１の発明の集積回路は上記した目的を達成するために
、電源供給ラインと、この電源供給ラインを介して供給
された電源電圧により動作する論理回路と、電源供給ラ
インに介挿され、論理回路への電源供給のオン／オフを
切替える切替手段と、論理回路の動作期間にたけ該論理
回路に電源電圧が供給されるよう切替手段を制御する切
替制御手段とを具備したものである。

また第２の発明の集積回路は上記した目的を達成するた
めに、電源供給ラインと、この電源供給ラインから分岐
された複数の電源供給分岐ラインと、動作期間がほぼ一
致するようグループ化された部分毎にそれぞれ異なる電
源供給分岐ラインを介して電源電圧が供給される論理回
路と、各電源供給分岐ラインにおいて選択的に介挿され
、対応する論理回路部への電源供給のオン／オフを切替
える切替手段と、動作期間がほぼ一致するようグループ
化された各論理回路部に、それぞれその動作期間にだけ
電源電圧が供給されるよう切替手段を制御する切替制御
手段とを具備したものである。

（作　用） 第１の発明の集積回路では、切替制御手段が、論理回路
の動作期間にだけ該論理回路に電源電圧が供給されるよ
う電源供給ラインに介挿された切替手段を制御するので
、論理回路が実際に動作していない期間はシステムがパ
ワーオンの状態でも電源の供給を行わないことにより無
駄な電力の消費を極力押さえることかできる。

また第２の発明の集積回路では、切替制御手段か、動作
期間がほぼ一致するようグループ化された各論理回路部
に、それぞれその動作期間にたけ電源電圧が供給される
よう５切替手段を制御するので、集積回路全体として動
作している間においても、実際に動作していない論理回
路部分については電源電圧の供給を停止することができ
、より一層無駄な電力消費を防止することができる。

（実施例） 以下、本発明の実施例を図面に基づいて詳細に説明する
。

第２図は本発明に係る一実施例の情報処理システムの全
体構成を示すブロック図である。

同図に示すように、この情報処理システムは、ＣＰＵ１
００を中心に、それぞれバスインタフェース２００を介
して、ＣＰＵ１００て実行されるプログラムや印字デー
タ等を記憶したメインメモリ３００、電話回線等のシリ
アルインタフェースに対するデータ伝送制御を行う伝送
制御部４００、磁気ディスク装置５０１の制御を行う磁
気ディスク制御部５００１フロツピーデイスク装置６０
１の制御を行うフロッピーディスク制御部６００、ワー
クスチーショク７０１の制御を行うワークスチーショク
制御部７００、プリンタ８０１の制御を行うプリンタ制
御部８００を接続して構成されている。

第１図は第２図におけるプリンタ制御部８００（ゲート
アレイ）の構成を詳細に示した回路図である。

同図において、１は電源入力端子、２は電源入力端子１
から入力された電源電圧（＋　５　Ｖ）をケートアレイ
の各論理回路に供給するための電源供給ライン（図中太
線で示す）である。電源電圧は、この電源供給ライン２
を介し、機器アドレスライン３を通じて外部機器との間
で機器アドレスを入出力するためのアドレスデコーダ／
レジスタ４、電源電圧の供給のオン／オフを切替える第
１〜第３のトランジスタ５．６．７、前記各トランジス
タ５．６．７のオン／オフを設定する第１〜第３のフリ
ップフロップ８．９．１０、外部回路とのハスインタフ
ェース制御を行うバスインフッニス制御部１１、ＮＡＮ
Ｄ回路１２にそれぞれ供給されるようになっている。

また、１３はコマンドレジスタ、１４はステータスレジ
スタ、１５はデータレングスレジスタ、１６はメモリア
ドレスレジスタ、１７はデータレジスタである。各レジ
スタ１３〜１７には、それぞれデータバス１８を通じて
入出力すべきコマンドデータ、ステータスデータ、デー
タレングスデータ、メモリアドレス、印字データが保持
される。

前記バスインタフェース制御部１１は、機器アドレスの
受信タイミングを認識するとともに、コレトロールライ
ン１８を通じて入力されたコントロール信号からデータ
バス１９上のデータがコマンド、ステータス、データレ
ングス、メモリアドレス、印字データのいずれであるか
を認識し、セット信号を各レジスタ１３〜１７にそれぞ
れ出力する。但し、データ出力時は、ステータスレジス
タ１４に対しアウトプットイネーブル信号を送る。

さらに、２０〜２２はそれぞれコマンドレジスタ１３に
セットされたコマンドデータ（ＰＲＩＭＥ。

ＲＥＱ　５ＴＡＴＵＳＳＷＲＩＴＥ　）をデコードする
第１〜第３のコマンドデコーダ、２３は第１のコマンド
デコーダ２０にてＰＲＩ　ＭＥコマンドが解読された場
合、プリンタインタフェースを介してプリンタ（図示せ
ず）にＰＲＩＭＥ信号を出力してプリンタを初期化する
ドライバ（インバータ）である。なお、これらのコマン
ドデコーダ２０〜２２で解読されたコマンドデータはそ
れぞれバスインタフェース制御部１１に入力されて認識
される。

また、２４はプリンタとのインタフェースを制御するプ
リンタインタフェース制御部、２５はプリンタに対して
データの取込みを要求するための５ＴＲＯＶＥ信号を出
力するドライバ（インバータ）、２６〜２８はそれぞれ
プリンタ側からの「用紙無し、動作可能、異常」を示す
各ステータス信号を受信して、これらをステータスレジ
スタ１４に送るレシーバである。なお、プリンタインタ
フェース制御部２４にはプリンタからのＢＵＳＹ信号（
データを受ｆ；シたことを示す信号）、ＡＣＫ信号（次
のデータ要求する信号）が入力されるようになっている
。

さらに２９〜３６はそれぞれデータレジスタ１７にセッ
トされた８ビツトの印字データを各ビット毎にプリンタ
に対し出力するためのドライバ、３７は各トライバ２９
〜３６およびデータレジスタ１７に対する電源電圧供給
のオン／オフを切替える第４のトランジスタ、３７は第
４のトランジスタ３６のオン／オフ状態を設定するため
のフリップフロップである。

ニス上の構成からなるプリンタ制御部において、第１の
トランジスタ５からの電源電圧は、コマンドレジスタ１
３、各コマンドデコーダ２０〜２２、およびＰＲＩ　Ｍ
Ｅ信号出力用のドライバ２３にそれぞれ供給されるよう
になっている。また第２のトランジスタ６からの電源電
圧は、ステータスレジスタ１４、プリンタ側からのステ
ータス信号入力用のレシーバ２６〜２８にそれぞれ供給
されるようになっている。さらに第３のトランジスタ７
からの電源電圧は、データレングスレジスタ１５、メモ
リアドレスレジスタ１６、プリンタインタフェース制御
部２４．５ＴＲＯＢＥ信号用のドライバ２５、第４のト
ランジスタ３７にそれぞれ供給されるようになっている
。

次にこの実施例の動作について説明する。

第２図に示す情報処理システムにおいて、プリンタ８０
１にて印字を行わせる場合、ＣＰＵ１００は、まずプリ
ンタ制御部８００に、印字コマンド、印字データ数、お
よびメインメモリ３００上にて印字データをストアして
いる先頭アドレスをプリンタ制御部８００に通知する。

これにより、プリンタ制御部８００は、メインメモリ３
００から読出された印字データを１行分毎にプリンタ８
０１に送って、このプリンタ８０１に印字を実行される
。

次にこのプリンタ制御部８００の動作を第３図のタイミ
ングチャートを参照しながら説明する。

まずこのプリンタ制御部８００に、電源入力端子１より
電源電圧（＋５　Ｖ）か人力されると、その電源電圧は
、電源供給ライン２を介して、アドレスデコーダ／レジ
スタ４、第１〜第３のトランジスタ５．６．７、第１〜
第３のフリップフロップ８．９．１０、バスインタフェ
ース制御部１１、ＮＡＮＤ回路１２にそれぞれ供給され
る。

この後、ＣＰＵ１００よりバスインタフェース上の機器
アドレスライン３を通じてプリンタ制御部８００か指定
されると、プリンタ制御部８００は、ＣＰＵ１００から
の機器アドレスをアドレスデコーダ／レジスタ４におい
て第３図（６７）のタイミングで検出し、ＮＡＮＤ回路
１２の一方の入力端に所定レベルの信号を入力する。

一方、バスインタフェース制御部１１は、ＣＰＵ１００
からの動作指令を受けると、ＮＡＮＤ回路１２の他方の
入力端に第１のフリップフロップ８をセットするための
所定レベルの信号を入力する。

この結果、第１のトランジスタ５かオンになり、コマン
ドレジスタ１３、第１〜第３のコマンドデコーダ２０．
２１．２２への電源電圧の供給か開始される。

この後、バスインタフェース制御部１１は、ＣＰＵ１０
０より出力されたコマンドデータを、コントロールライ
ン１８を通じて指示された第３図（６８）のタイミング
でデータバス１９上から取込み、このコマンドデータを
コマンドレジスタ１３にセットする。

ここで、コマンドか“Ｗｌ？　ｌ　ＴＥ”の場合、第３
のコマンドデコーダ２２から第３のフリップフロップ１
０にセット信号か出力されて、第３のフリップフロップ
１０かセットされる。

この結果、第３のトランジスタ７かオンになり、データ
レングスレジスタ１５、メモリアドレスレジスタ１６、
プリンタインタフェース制御部２４．５ＴＲＯＢＥ信号
出力用ドライバ２５、第４のトランジスタ３７への電源
電圧の供給が開始される。

一方、第３のコマンドデコーダ２２の出力は、バスイン
タフェース制御部１１に入力され、バスインタフェース
制御部１１は、コントロールライン１８を通してＣＰＵ
１００に次のデータレングスデータを要求する。

この後、データバス１９上にデータレングスデータか乗
せられると、ハスインタフェース制御部１１は、コント
ロールライン１８を通じて指示された第３図（６９）の
タイミングで、データレングスデータをデータレングス
レジスタ１５にセットする。同様に、次にＣＰＵ１００
から転送されるメモリアドレスデータについても、第３
図（７０）のタイミングで、メモリアドレスレジスタ１
６にセットする。

次にバスインタフェース制御部１１は、印字データの転
送要求をコントロールライン１８を通してＣＰＵ１００
に出すとともに、メモリアドレスレジスタ１６にセット
されたアドレスをデータバス１９上に出力する。これに
よりメインメモリ３００から、そのアドレスに対応する
印字データが読出されてデータバス１つに出力される。

バスインタフェース制御部１１は、メインメモリ３００
から印字データか読出されたことを知ると、第３図（７
１）のタイミングで、第４のフリップフロップ３８をセ
ットして、第４のトランジスタ３７をオンにする。

これによりデータレジスタ１７、各ドライバ２９〜３６
への電源電圧の供給が開始される。

この後、バスインタフェース制御部１１は、データバス
１９上から印字データを取込み、これをデータレジスタ
１７にセットする。

またバスインタフェース制御部１］は、この動作と同時
にデータレジスタ１７に印字データをセットしたことを
プリンタインタフェース制御部２４に通知する。

するとプリンタインタフェース制御部２４は、アウトプ
ットイネーブル信号を、第３図（７２）と（７３）のタ
イミング間でバスインタフェース制御部１１に出力する
とともに、プリンタインタフェースを介して印字データ
をプリンタ８０１に出力する。また、その間にプリンタ
インタフェース制御部２４は、ドライバ２５を介して５
ＴＲＯＢＢ信号をプリンタに対し出力する。これに対し
プリンタ８０１から第３図（７４）のタイミングでＢＵ
ＳＹ信号、（７５）のタイミングでＡＣＫ信号がプリン
タ制御部に入力される。この動作はプリンタ８０１との
間の一般的なセントロニクスインタフェースのやりとり
である。

この動作において、プリンタ８０１は、第３図（７４）
のタイミングで印字データを取り込む。したがって、こ
の時点でデータレジスタ１７内のデータは不要になるこ
とから、ハスインタフェース制御部１１は、（７６）の
タイミングで第４のフリップフロップ３８をリセットし
、第４のトランジスタ３７をオフにする。

またプリンタインタフェース制御部２４は、プノンタ８
０１への１バイト分のデータ転送を終えた（７３）のタ
イミングでバスインタフェースＲ７１Ｊ　１部１１に対
し次の印字データの転送を要求する。

この要求に対しバスインタフェース制御部１１は、デー
タレングスレジスタ１５にセットされた値を一つカウン
トダウンして、これが“０″でなければ、メモリアドレ
スレジスタ１６の値を一つカウントアツプし、このアド
レスデータをデータバス１９上に出力する。そしてメイ
ンメモリ３００から読出された印字データをデータレジ
スタ１７にセットする。

こうしてメモリメモリ３００に記憶された印字データか
順次プリンタ８０１に転送されて印字が行われる。

この後、バスインタフェース制御部１１は、第３図（９
８）のタイミングでプリンタインタフェース制御部２４
から次の印字データの要求を受け、ブタレングスレジス
タ１５の値を一つ下げた結果が“０”になったとき、Ｃ
ＰＵ１００に対する印字データの転送要求を終了すると
ともに、第３のフリップフロップ１０をリセットして、
第３のトランジスタ７を（１０Ω）のタイミングでオフ
にする。

かくしてこの実施例によれば、はぼ動作期間か一致する
論理回路部毎に別々の電源供給ライン２を割当てて、こ
の電源供給ライン２に介挿されたトランジスタ５．６．
７．３７のオン／オフを切替えることにより、各論理回
路部にその動作期間にたけ電源電圧を供給するようにし
たので、無駄な電力の消費を大幅に押さえることか可能
となる。

例えば、データレジスタ１７、ドライバ２９〜３６への
電源供給は、メインメモリ３００から印字データが読出
された時からプリンタ８０１へその印字データを送り終
えた時までの期間にたけ行われる。なお、第３図ではそ
の部分の電源供給期間が供給停止期間よりも長く描かれ
ているか、実際は印字データを１バイト転送する毎に数
μｓの電源供給停止時間か発生することになり、この部
分については結果的に通常の半分の消費電力となる。

またデータレングスレジスタ１５、メモリアドレスレジ
スタ１６、プリンタインタフェース制御部２４、トライ
バ２５への電源供給は、ＣＰＵｌ００からの“ＷＲＩＴ
Ｅ″コマンドを受けてから一連の印字処理のためのデー
タ転送を行っている間においてのみ行われる。

さらに、コマンドレジスタ１３、各コマンドレタコーダ
２０〜２２、ドライバ２３への電源供給は、基本的には
ＣＰＵ１００からのコマンドを受付けるときだけて済む
か、コマンドが“ＰＲＩ　ＭＥ”の場合は、ドライバ２
３からプリンタ８０１にＰＲＩＭＥ信号を出力する期間
か（６８）〜（７７）まで必要であるため、最低（８７
）〜（７７）の期間行う必要がある。

以上により、この実施例の集積回路では、消費電力が従
来の約半分になる。

尚、上述の実施例では、プリンタ制御部８００を低消費
電力化した集積回路について説明したが、本発明はこれ
に限定されるものではなく、例えば第２図に示す情報処
理システムにあっては、伝送制御部４００等にも適用で
きる。この場合、例えば、シリアルインタフェースとＣ
ＰＵ１００間の制御で、ＣＰＵ１００またはシリアルイ
ンクフエ−スからの最初の起動命令に対し応答する論理
回路部には、常に電源電圧を供給し、起動に引き続いて
動作する論理回路部については、起動がかかってから電
源を供給する。また同様に磁気ディスク制御部５００．
フロッピーディスク制御部６００、ワークステーション
制御部７００にも本発明を適用できることは言うまでも
ない。

さらに上述した実施例では、ゲートアレイについて説明
したが、ＩＣ，ＬＳＩ等に応用できる。

〔発明の効果］ 以上説明したように本発明の集積回路によれば、パワー
オンの状態においても、論理回路が実際に動作していな
い期間はこの論理回路への電源電圧の供給を停止するこ
とにより無駄な電力の消費を大幅に押さえることができ
る。

【図面の簡単な説明】

第１図は本発明に係る一実施例の集積回路の構成を説明
するための回路図、第２図は第１図の集積回路をプリン
ト制御部として備えた情報処理システム全体の構成を示
すブロック図、第３図は第１図の集積回路の動作を説明
するためのタイミングチャートである。 １・・・電源入力端子、２・・・電源供給ライン、４・
・・アドレスデコーダ／レジスタ、５．６．７．３７・
・・トランジスタ、８．９．１ｏ１３８・・・フリップ
フロップ、１１・・・バスインタフェース制御部、１２
・・・ＮＡＮＤ回路、１３・・・コマンドレジスタ、１
４・・・ステータスレジスタ、１５・・・データレング
スレジスタ、１６・・・メモリアドレスレジスタ、１７
・・・データレジスタ、２０〜２２・・・コマンドデコ
ーダ、２４・・・プリンタインタフェース制御部。

Claims (2)

【特許請求の範囲】
1. （１）電源供給ラインと、 この電源供給ラインを介して供給された電源電圧により
   動作する論理回路と、 前記電源供給ラインに介挿され、前記論理回路への電源
   供給のオン／オフを切替える切替手段と、前記論理回路
   の動作期間にだけ該論理回路に電源電圧が供給されるよ
   う前記切替手段を制御する切替制御手段とを具備したこ
   とを特徴とする集積回路。
2. （２）電源供給ラインと、 この電源供給ラインから分岐された複数の電源供給分岐
   ラインと、 動作期間がほぼ一致するようグループ化された部分毎に
   、それぞれ異なる前記電源供給分岐ラインを介して電源
   電圧が供給される論理回路と、前記各電源供給分岐ライ
   ンにおいて選択的に介挿され、対応する論理回路部への
   電源供給のオン／オフを切替える切替手段と、 前記動作期間がほぼ一致するようグループ化された各論
   理回路部に、それぞれその動作期間にだけ電源電圧が供
   給されるよう前記切替手段を制御する切替制御手段とを
   具備したことを特徴とする集積回路。