KR960014829B1 - 버스 리퀘스터 운용방법 - Google Patents
버스 리퀘스터 운용방법 Download PDFInfo
- Publication number
- KR960014829B1 KR960014829B1 KR1019890007348A KR890007348A KR960014829B1 KR 960014829 B1 KR960014829 B1 KR 960014829B1 KR 1019890007348 A KR1019890007348 A KR 1019890007348A KR 890007348 A KR890007348 A KR 890007348A KR 960014829 B1 KR960014829 B1 KR 960014829B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- signal
- master
- requester
- low
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
내용없음.
Description
제1도는 본 발명의 버스 리퀘스터 운용방법을 실행하는 마스터 보드의 회로도.
제2도는 본 발명의 버스 리퀘스터 운용방법의 플로우차트.
제3a도 내지 j도는 동일 레벨의 버스 사용 요청 신호를 사용하는 마스터가 버스 사용 요구를 하지 않을 때의 상기 제1도의 신호 파형도.
제4a도 내지 j도는 동일 레벨의 버스 사용 요청 신호를 사용하는 마스터가 버스 사용 요구를 동시에 할 경우의 상기 제1도의 신호 파형도.
제5도는 종래의 시스템 버스를 사용하는 시스템 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 마스터 2 : PAL IC
3 : 시스템 버스 BUSREQ* : 버스 리퀘스터 신호
BBSY* : 버스를 사용하고 있음을 나타내는 신호
MYBR* : 마이 버스 리퀘스터 신호
BUSSVC* : 버스 감시 프로그램 호출 명령신호
BUSACK* : 버스 인식 신호 BGiN* : 버스 사용 응답 입력신호
BGOUT* : 버스 사용 응답 출력신호 BR* : 버스 사용 요청신호
SYSCLK : 시스템 클럭신호 RESET* : 리세트 신호
본 발명은 버스 리퀘스터(BUS-REQUESTER)의 운용방법에 관한 것으로서, 특히 버스 사용 요청신호를 사용하는 마스터 보드가 복수개 설치된 시스템에서 항상 모든 마스터 보드가 균등하게 버스를 사용할 수 있도록 한 버스 리퀘스터 운용방법에 관한 것이다.
일반적인 VMF(VERSA MODULE EUROCARD) 버스의 경우, 버스 사용 요청신호 및 그에 대한 응답신호가 각각 4개씩 마련되어 있다.
즉, 버스 마스터쉽(MASTERSHIP)에 대한 중재(ARBITRATION) 레벨이 4개의 레벨로 되어 있어, 이 중재는 시스템 콘트로울러 보드에서 이루어지고 있다.
또한 버스 사용 요청신호를 발생시킬 수 있는 보드는 마스터 보드이고, 슬레이브 보드는 버스 사용 요청신호를 발생시킬 수 없는 보드이다.
한편, 4개의 버스 사용 요청신호는 각각 VME 버스상의 모든 슬로트(SLOT)에 한개의 라인으로 묶여있고, 4개의 버스 사용 응답 입력신호는 시스템 콘트로울러 보드(VME 버스상의 슬로트에 위치됨)로 출력되어 두번째 슬로트부터 VME 버스상의 마지막번째 슬로트까지 데이지 체인(DAISY-CHAIN) 방식에 의해 연결되어지는데, 여기서 데이지 체인 방식이란 버스를 통해 신호를 전달시키는 방법으로서, 시스템 콤포넌트를 접속하는데 있어서, 마치 고구마 줄기모양으로 연결해 나가는 방식으로서, 호스트(HOST)에 가까운 쪽에 먼저 우선권(PRIORITY)을 두는 경우가 많다.
또한 시스템 콘트로울러에서 이루어지는 4개의 버스 사용 요청신호의 중재 방식은 우선권(PRIORITY)부여방식, 또는 라운드 로빈(ROUND-ROBIN) 방식에 의존한다.
즉, VME 버스상에서 마스터 보드가 4개가 있어 각기 다른 레벨의 버스 사용 요청신호를 사용하고, 중재 방식이 라운드 로빈 방식이라면 모든 4개의 마스터 보드가 균등하게 VME 버스를 사용할 수 있게 되는 것이다.
그러나, 마스터 보드가 제5도에 도시된 바와 같이 4개보다 훨씬 많게 되면 동일 레벨의 버스 사용 요청신호를 사용하는 마스터 보드들이 존재하게 된다.
따라서, 동일 레벨의 버스 사용 요청신호를 사용하는 마스터 보드들끼리는 비록 시스템 콘트로울러 보드로부터 그 레벨의 버스 사용 응답 입력신호가 출력되더라도 데이지 체인 방식에 의해 버스 사용 응답 입력신호가 전달되어지므로 우선권이 부여된다.
즉, 시스템 콘트로울러 버드로부터 가까운 위치에 있는 마스터 보드가 멀리 떨어진 위치에 있는 마스터 보드보다 버스를 사용할 수 있는 확률이 높아지게 됨에 따라 최악의 경우에는 가장 멀리 떨어진 위치에 있는 마스터 보드는 버스를 거의 사용하지 못하게 되는 단점이 있었다.
본 발명은 이와 같은 종래의 단점을 해결하기 위해 프로그램 가능한 장치인 PAL(PROGRAMMABLE ARRAY LOGIC)과 콜렉터 개방형 버퍼 등을 설치하여 버스 사용 요청신호 등을 제어함으로써, 시스템 콘트로울러 보드와의 거리에 관계없이 복수개의 마스터 보드가 버스를 균등하게 사용할 수 있도록 한 버스 리퀘스터 운용방법을 제공하는 것을 목적으로 하는 것으로서, 이하 첨부된 도면을 참조하여 본 발명 방법을 상세히 설명하면 다음과 같다.
먼저, 도면 제1도는 본 발명의 버스 리퀘스터 운용방법을 실행하는 마스터 보드(a)와 시스템 버스(3)와의 연결 관계 및 마스터 보드(a)의 내부 회로구성을 나타낸 회로도로서, 마스터(1)는 PAL IC(2)에 버스사용을 요구하고, 또한 리세트 신호를 공급하여 PAL IC(2)를 리세트시키며, PAL IC(2)로부터의 버스 사용을 인식하게 PAL IC(2)와 연결되고, PAL IC(2)는 버퍼(4)(5)를 통해 시스템 버스(3)와 연결되어 마이버스 리퀘스터, 버스 사용중, 버스 사용 요구, 버스 사용 응답, 시스템 클록의 공급 등이 이루어지게 된다.
상기 제1도에 나타낸 회로에 의해 실행되는 본 발명의 버스 리퀘스터 운용방법은 도면 제2도에 나타낸 바와 같이, 마스터(1)로부터 로우신호가 가해져 PAL IC(2)를 리세트시키는 제1과정과, PAL IC(2)에서 출력되는 버스 감시 프로그램 호출명령(BUSSVC*)을 '1'로 세트하는 제2과정과, 시스템 버스(3)를 통해 출력되는 버스 사용 응답 입력신호(BGiN*) 및 PAL IC(2)에서 출력되는 마이 버스 리퀘스터 신호(MYBR*)가 모두 '0'인가를 검출하는 제3과정과, 상기 제3과정의 검출결과 버스 사용 응답 입력신호(BGiN*) 및 마이 버스 리퀘스터 신호(MYBR *)가 '0'이 아니면 상기 제2과정으로 되돌아가고, 모두 '0'이면 버스 감시 프로그램 호출명령(BUSSVC*)을 '0'으로 하는 제4과정과, 마이 버스 리퀘스터 신호(MYBR*)와 임의의 마스터 보드가 버스를 사용하고 있음을 나타내는 신호(BBSY*)와 버스 사용 요청신호(BR*) 및 버스 리퀘스터 신호(BUSREQ*)중 적어도 어느 하나가 '0'인가를 검출하는 제5과정과, 상기 제5과정의 검출결과 '0'이면 상기 제4과정에서 버스 감시 프로그램 호출명령(BUSSVC*)을 '0'으로 하는 단계로 되돌아가고, 모두 '0'이 아니면 상기 제2과정으로 되돌아가는 제6과정과, 상기 버스 감시 프로그램 호출명령(BUSSVC*)의 상태에 따라 상기 버스 사용 요청신호(BR*)를 제어하는 제7과정으로 이루어진 것이다.
도면 제1도에서 미설명 부호, BUSACK*는 버스 인식신호이며, BGOUT*은 버스 사용 응답 출력신호이고, SYSCLK는 시스템 클럭신호이며, *표시는 신호가 '로우'액티브 상태임을 나타낸 것이다.
이와 같이 이루어진 본 발명의 버스 리퀘스터 운용방법의 작용 효과를 도면 제3도의 (a) 내지 (j) 및 제4도의 (a) 내지 (j)를 참조하여 설명한다.
먼저, 상기 제1도에 도시되고 또 제2도의 수순이 이루어지는데 관련된 PAL IC(2)의 입출력 단자의 신호 특성 및 그 입출력 관계를 살펴본다.
(a), PAL IC(2)는 버스 요청기(Bus Requester)로서; 마스터(1)는 시스템 버스(3)를 사용하고자 할 경우 버스 리퀘스터 신호(BUSREQ* '하이'→'로우')로써 이 버스 요청기(2)에 시스템 버스(3)의 사용을 요청하고, 이 버스 요청기(2)로부터 버스 인식신호(BUSACK* '하이'→'로우')를 받으면 마스터(1)는 시스템 버스(3)를 사용할 수 있으며, 이 시스템 버스(3)의 사용을 끝내면 버스 리퀘스터 신호(BUSREQ*)는 '로우'→'하이'로 되고, 버스 리퀘스터 신호(BUSREQ*)가 '하이'가 되면 버스 인식신호(BUSACK*)는 '로우'→'하이'로 된다.
(b), 버스 리퀘스터 신호(BUSREQ*); 마스터(1)가 시스템 버스(3)를 사용하고자 할 경우 이 신호로 버스 요청기(PAL IC; 2)에게 알려준다.
(c), 마이 버스 리퀘스터 신호(MYBR*); 시스템 버스(3)를 사용하는 마스터 보드가 복수개 존재할 경우(제5도 참조)에 버스 사용 요청신호(BR*)를 서로 공유하므로, 마스터 보드 자신이 현재 버스 사용 요청을 하고 있는지 아닌지를 구별할 목적으로 사용되는 신호로서; 자신이 버스 사용을 요청하는 경우는 마이 버스 리퀘스터 신호(MYBR*)는 '하이'→'로우'가 되고, 개방형 콜렉터 버퍼(5)를 통하여 버스 사용 요청신호(BR*)도 '하이'→'로우'가 된다.
(d), 버스 사용 요청신호(BR*); 시스템 버스(3)를 사용하는 모든 마스터들이 공유하며, 모든 마스터 보드들은 반드시 개방형 콜렉터 버퍼(5)를 통하여 이 신호를 시스템 버스(3)로 출력하고 이 신호선은 시스템 버스(3)상에서 풀업(pull-up) 저항기를 통해서 정합되며, 마스터 보드가 시스템 버스(3)를 사용하고자 할 경우 이 신호로써 시스템 콘트로울러 보드에게 알려준다(BR* '하이'→'로우').
(e), 버스 사용 응답 입력신호(BGiN*); 마스터 보드가 시스템 버스(3)를 사용하고자 하여 버스 사용 요청신호(BR*)를 '하이'→'로우'로 하면 시스템 콘트로울러 보드는 버스 사용 응답 입력신호(BGiN*)를 '하이'→'로우'로 하여 시스템 버스(3) 사용을 요청한 마스터 보드가 시스템 버스(3)를 사용하도록 허가해주고, 시스템 버스(3)상에서 한 슬로트(SLOT)의 버스 사용 응답 출력신호(BGOUT*)는 바로 그 다음 슬로트의 버스 사용 응답 입력신호(BGiN*)로 물리적으로 연결된다.
(f), 버스 사용 응답 출력신호(BGOUT*); 상기의 버스 사용 응답 입력신호(BGiN*)가 '하이'→'로우'로 되면 마스터 보드의 버스 요청기(PAL IC; 2)는 자기 자신이 시스템 버스(3) 사용을 요청하지 않았을 경우(즉, MYBR*='하이')이 버스 사용 응답 출력신호(BGOUT*)을 '하이'→'로우'로 하여 바로 그 다음 슬로트에 있는 마스터 보드로 상기 버스 사용 응답 입력신호(BGiN*)로써 전달해주고, 만일 자기 자신이 시스템 버스(3)의 사용을 요청한 경우에는 버스 사용 응답 출력신호(BGOUT*)을 그대로 '하이'로 머물러 있게하여 다음 슬로트에 이는 마스터 보드들은 시스템 버스(3)를 사용하지 못하게 하고, 자기 자신이 시스템 버스(3)를 사용한다.
한편, 마이 버스 리퀘스터 신호(MYBR*)='로우'이고 버스 사용 응답 입력신호(BGiN*)가 '하이'→'로우'가 되면 버스 요청기(2)는 버스 인식신호(BUSACK*)를 '하이'→'로우'로 마스터(1)에게 전달하는 것이다.
(g), 버스 인식신호(BUSACK*); 버스 요청기(PAL IC; 2)가 시스템 콘트로울러 보드에게 시스템 버스(3) 사용을 요청하여 버스 사용 허가를 받았을 경우(즉, BGiN* '하이'→'로우') 마스터(1)에게 버스 사용 허가를 받았음을 알려주는 신호(BUSACK*; '하이'→'로우')이며, 이때부터 마스터(1)는 시스템 버스(3)를 사용할 수 있게 된다.
(h), 비지신호(BBSY*); 마스터 보드가 시스템 버스(3)를 사용하고 있음을 나타내는 신호로서; 마스터(1)가 시스템 버스(3) 사용 허가를 받아 사용하고 있는 동안 이 신호는 '로우'로 계속 유지되고, 또다른 새로운 시스템 버스(3) 사용 요청에 대한 허가는 보류되며, 마스터(1)가 시스템 버스(3) 사용을 종료하면 이 신호(BBSY*)가 '로우'→'하이'로 되고 시스템 버스(3) 사용 요청에 대한 허가가 다시 이루어진다.
(i), 버스 감시 프로그램 호출명령(BUSSVC*); 마스터(1)가 시스템 버스(3) 사용 허가를 받아 사용하게 되면 이 신호는 '하이'→'로우'로 되고, 마스터(1)가 시스템 버스(3) 사용을 종료하면 이미 시스템 버스(3)상의 다른 마스터 보드가 시스템 버스(3) 사용 요청을 하고 있으면(BR*='로우')이 신호(BUSSVE*)는 그대로 '로우'로 유지된다.
따라서, 마스터(1)가 재차 시스템 버스(3)의 사용을 요청한다고 하더라도 (즉, BUSREQ*; '하이'→'로우') 다른 마스터 보드가 시스템 버스(3) 사용을 종료할 때까지 (즉,BR*; '로우'→'하이')는 버스 요청기(PAL IC; 2)는 버스 사용 요청을 하지 못하게 되는 것이다.
상기 버스 감시 프로그램 호출명령(BUSSVC*)선은 다른 어디에도 연결되지 않고 있는데, 이것은 버스 요청기인 PAL IC(2)의 내부 스테이트 머쉰(state machine)가 구동되면서 필요한 하나의 스테이트(state)이다.
(j), 리세트 신호(RESET*); 전원이 인가될 때 마스터(1)가 버스 요청기(PAL IC; 2)를 초기화하는 신호이다.
(k), 시스템 클럭신호(SYSCLK); 시스템 콘트로울러 보드에서 제공되는 시스템 클럭신호로서 이 신호에 동기되어 버스 요청기(PAL IC; 2)가 동작된다(제3도 및 제4도 참조).
(l), 상기 개방 콜렉터 버퍼(4)(5)를 사용하는 이유; 버스 사용 요청신호(BR*)와 비지신호(BBSY*)는 시스템 버스(3)인 VME 버스 규약상 마스터 보드들간에 공유되는 신호이므로 마스터 보드는 반드시 이 신호들을 개방형 콜렉터 버퍼를 통하여 시스템 버스(3)상에 출력시키게 되어 있으며, 이 신호선들은 물리적으로 풀업 저항기에 의해 정합된다.
상기한 바와 같은 각 신호들의 특성과 입출력 관계에 따른 본 발명의 버스 리퀘스터 운용 수순은 다음과 같이 이루어진다.
우선 PAL IC(2)는 레지스터드(registered) PAL로서 동작 클럭은 제3도와 제4도의 (a)에 도시된 바와 같이 VME 버스에서 제공되는 16MHz의 시스템 클럭신호(SYSCLK)인데 이는 도시생략한 시스템 콘트로울러 보드로부터 제공받게 된다.
만일, 마스터 보드(가)내의 마스터(1)로부터 리세트 신호(RESET*)가 로우 상태로 출력되면 PAL IC(2)의 모든 출력(Q1-Q4)은 '하이'사태가 된다.
즉, 마이 버스 리퀘스터 신호(MYBR*), 버스 인식신호(BUSACK*), 버스 사용 응답 출력신호(BGOUT*) 및 버스 감시 프로그램 호출명령(BUSSVC*)가 모두 '하이'상태가 되는 것이다.
또한, 마스터(1)로부터 버스 리퀘스터 신호(BUSREQ*)가 '로우'상태로 출력되면 마이 버스 리퀘스터 신호(MYBR*)는 액티브 '로우'가 되어 VME 버스 사용 요청신호(BR*)도 '로우'가 된다.
한편, 시스템 콘트로울러 보드로부터 버스 사용 응답 입력신호(BGiN*)가 '로우'로 PAL IC(2)에 입력되면 버스 인식신호(BUSACK*)가 '로우'상태가 되어 VME 버스상의 임의의 마스터 보드가 버스를 사용하고 있음을 나타내는 신호(BBSY*)도 '로우'가 됨에 따라 소정의 마스터 보드가 VME 버스를 사용할 수 있게 된다.
또한, 현재 마스터(1)가 버스 사용을 끝내면 버스 리퀘스터 신호(BUSREQ*)가 '하이'가 되고, 버스 인식신호(BUSACK*)와 신호(BBSY*)가 '하이'가 됨으로써 VME 버스상의 다른 마스터 보드가 VME 버스를 사용할 수 있게 된다.
한편, 버스를 자기 자신이 요청했다는 신호인 마이 버스 리퀘스터 신호(MYBR*)가 '로우'가 되어 VME 버스상에 출력되는 버스 사용 요청신호(BR*)가 '로우'가 됨에 따라 시스템 콘트로울러 보드에서는 버스 사용 응답신호(BUSSVC*)가 '로우'상태로 된다.
이때 마이 버스 리퀘스터 신호(MYBR*)는 '하이'로 되돌아가게 되고, 현재 마스터(1)가 버스 사용을 끝내면 버스 리퀘스터 신호(BUSREQ*), 버스 인식신호(BUSACK*), 비지신호(BBSY*)가 모드 '하이'로 되돌아 가는데, 이때 만약 VME 버스상의 버스 사용 요청신호(BR*)가 계속 '로우'상태로 머물러 있을 경우 즉, 동일 레벨의 버스 사용 요청신호(BR*)를 사용하는 다른 마스터 보드가 VME 버스를 사용하기를 원하고 있을 경우에는 버스 감시 프로그램 호출명령(BUSSVC*)는 계속 '로우'상태를 유지하게 된다.(버스 사용 요청신호(BR*)는 모든 마스터 보드들이 공유하는 신호이므로 마이 버스 리퀘스터 신호(MYBR*)가 '하이'가 되더라도 다른 마스터가 VME 버스를 사용하기 위해 다른 마스터로부터의 마이 버스 리퀘스터 신호(MYBR*)를 '로우'로 출력한 상태이면 공유하는 버스 사용 요청신호(BR*)는 계속 '로우'상태(액티브상태)로 된다).
이때에는 마스터(1)가 현재의 VME 버스 사용을 종료하고 재차 VME 버스를 사용 요청하게 된다고 하더라도(즉, BUSREQ* 신호가 재차 '로우'인 상태) 마이 버스 리퀘스터 신호(MYBR*)가 액티브되지 않으며, 다른 마스터 보드가 버스의 사용을 끝내게 되면 VME 버스상의 버스 사용 요청신호(BR*)가 '하이'가 되어 버스 감시 프로그램 호출명령신호(BUSSVC*)가 '하이'가 될때 비로소 마이 버스 리퀘스터 신호(MYBR*)가 '로우'상태로 되어 VME 버스상의 버스 사용 요청신호(BR*)가 '로우'가 됨에 따라 재차 시스템 콘트로울러 보드에 VME 버스 사용을 요청하게 되는 것이다.
한편, 버스 사용 응답 출력신호(BGOUT*)는 시스템 콘트로울러 보드로부터 출력되어 버스 리퀘스터에 전달되면 자기 자신의 버스 사용을 요청한 경우(즉 MYBR*) 그대로 '하이'상태에 있고, 다른 마스터 보드가 버스 사용을 요청한 경우에는 '로우'상태로 만들어 다음번 VME 버스상의 버스 사용 응답 입력신호(BGiN*)로 전달해준다.
한편 제3도의 (a) 내지 (j)와 제4도의 (a) 내지 (j)는 각각 신호의 상태를 나타낸 것으로서, 제3도의 (a) 내지 (j)는 동일 레벨의 버스 사용 요청신호를 사용하는 마스터 보드가 버스 사용 요구를 하지 않았을 경우의 동작 타이밍과 파형이고, 제4도의 (a) 내지 (j)는 버스 사용 도중 동일 레벨의 버스 사용 요청신호를 사용하는 마스터가 버스 사용 요구를 동시에 했을 경우에 각각의 신호에 대한 동작 타이밍과 파형을 나타낸 것으로서 상기한 바와 일치함을 알 수 있다.
이상에서 설명한 바와 같이 본 발명의 버스 리퀘스터 운용방법에 의하면 버스 리퀘스터를 구성할 경우에, 비록 동일 레벨의 버스 사용 요청신호를 사용하는 마스터 보드가 복수개 존재한다고 하더라도 항상 모든 버스 마스터 보드들이 균등하게 버스를 사용할 수 있는 효과를 제공하는 것이다.
Claims (1)
- 마스터(1)로부터 로우신호가 가해져 PAL IC(2)를 리세트시키는 제1과정과, PAL IC(2)에서 출력되는 버스 감시 프로그램 호출명령(BUSSVC*)를 '1'로 세트하는 제2과정과, 시스템 버스(3)를 통해 출력되는 버스 사용 응답 입력신호(BGiN*) 및 PAL IC(2)에서 출력되는 마이 버스 리퀘스터 신호(MYBR*)가 모두 '0'인가를 검출하는 제3과정과, 상기 제3과정의 검출결과 버스 사용 응답 입력신호(BGiN*) 및 마이 버스 리퀘스터 신호(MYBR*)가 '0'이 아니면 상기 제2과정으로 되돌아가고, 모두 '0'이면 버스 감시 프로그램 호출명령(BUSSVC*)을 '0'으로 하는 제4과정과, 마이 버스 리퀘스터 신호(MYBR*)와 임의의 마스터 보드가 버스를 사용하고 있음을 나타내는 신호(BBSY*)와 버스 사용 요청신호(BR*) 및 버스 리퀘스터 신호(BUSREQ*)중 적어도 어느 하나가 '0'인가를 검출하는 제5과정과, 상기 제5과정의 검출결과 '0'이면 상기 제4과정에서 버스 감시 프로그램 호출명령(BUSSSVC*)을 '0'으로 하는 단계로 되돌아가고, 모드 '0'이 아니면 상기 제2과정으로 되돌아가는 제6과정과, 상기 버스 감시 프로그램 호출명령(BUSSVC*)의 상태에 따라 상기 버스 사용 요청신호(BR*)를 제어하는 제7과정으로 이루어진 버스 리퀘스터 운용방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890007348A KR960014829B1 (ko) | 1989-05-31 | 1989-05-31 | 버스 리퀘스터 운용방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890007348A KR960014829B1 (ko) | 1989-05-31 | 1989-05-31 | 버스 리퀘스터 운용방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900018840A KR900018840A (ko) | 1990-12-22 |
KR960014829B1 true KR960014829B1 (ko) | 1996-10-21 |
Family
ID=19286635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890007348A KR960014829B1 (ko) | 1989-05-31 | 1989-05-31 | 버스 리퀘스터 운용방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960014829B1 (ko) |
-
1989
- 1989-05-31 KR KR1019890007348A patent/KR960014829B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900018840A (ko) | 1990-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4631670A (en) | Interrupt level sharing | |
EP0278264B1 (en) | Data processing system with overlap bus cycle operations | |
KR920006745B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
EP1253518B1 (en) | Memory access arbitration guaranteeing a desired data transfer rate | |
US10936524B2 (en) | Bus system with slave devices | |
KR930002791B1 (ko) | 펜디드 버스에서의 인터럽트 서비스노드 | |
US4131942A (en) | Non-volatile storage module for a controller | |
JPS61500512A (ja) | 改良されたアクセス調停スキ−ム | |
AU7726081A (en) | Improved system for interrupt arbitration | |
JPS581452B2 (ja) | デツドロツク回避装置 | |
US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
CA1205567A (en) | Distributed priority network logic for allowing a low priority unit to reside in a high priority position | |
JPS6048791B2 (ja) | アクセス制御装置 | |
US5787263A (en) | Method of an apparatus for controlling data transfer | |
US5150466A (en) | Flexible distributed bus priority network | |
KR960014829B1 (ko) | 버스 리퀘스터 운용방법 | |
US4131944A (en) | System bus module for a controller | |
JP2772352B2 (ja) | 制御システムおよび処理装置 | |
US6940311B2 (en) | Data transmission system | |
US6934782B2 (en) | Process and apparatus for managing use of a peripheral bus among a plurality of controllers | |
CN107729273B (zh) | 一种总线逻辑仲裁装置及方法 | |
JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
US5734845A (en) | Bus arbiter provided in a multi-processor system | |
US5799160A (en) | Circuit and method for controlling bus arbitration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010830 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |