JPH0740650B2 - 電流補正回路 - Google Patents
電流補正回路Info
- Publication number
- JPH0740650B2 JPH0740650B2 JP61106617A JP10661786A JPH0740650B2 JP H0740650 B2 JPH0740650 B2 JP H0740650B2 JP 61106617 A JP61106617 A JP 61106617A JP 10661786 A JP10661786 A JP 10661786A JP H0740650 B2 JPH0740650 B2 JP H0740650B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- pnp transistor
- transistor
- circuit
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路にて形成されたトランジスタ
の特性に関りなく、安定化した出力信号を得る電流補正
回路に関し、特にVTR等のAGC回路に適用して好適なもの
である。
の特性に関りなく、安定化した出力信号を得る電流補正
回路に関し、特にVTR等のAGC回路に適用して好適なもの
である。
VTRのAGC回路の一例は、「VTR関連基礎講座」（昭和56
年９月16日発行、発行所ラジオ技術社、pp69〜70）に記
載されている。その概要については、映像信号からAGC
信号を得るものである。
年９月16日発行、発行所ラジオ技術社、pp69〜70）に記
載されている。その概要については、映像信号からAGC
信号を得るものである。
VTRを半導体集積回路（以下においてICという）にて形
成した場合の動作の安定について検討した。以下は、公
知とされた技術ではないが、本発明者によって検討され
た技術であり、その概要は下記のとおりである。
成した場合の動作の安定について検討した。以下は、公
知とされた技術ではないが、本発明者によって検討され
た技術であり、その概要は下記のとおりである。
すなわち、ICは微細化デバイスプロセスにて形成される
ようになってきた。
ようになってきた。
上記プロセスにてPNPトランジスタを形成すると、電流
増幅率が大幅に低下することが本発明者の検討により明
らかになった。
増幅率が大幅に低下することが本発明者の検討により明
らかになった。
そして上記プロセスにてVTRのAGC回路を形成すると、上
記電流増幅率のばらつきによって安定したAGC信号が得
られないことも明らかになった。
記電流増幅率のばらつきによって安定したAGC信号が得
られないことも明らかになった。
そこで、同一のデバイスプロセスでは、同一の特性のト
ランジスタが形成されることに着目し、PNPトランジス
タの電流増幅率のばらつきを他のPNPトランジスタを利
用して補正すれば、安定したAGC信号が得られることに
気づき、本発明を提案するに至った。
ランジスタが形成されることに着目し、PNPトランジス
タの電流増幅率のばらつきを他のPNPトランジスタを利
用して補正すれば、安定したAGC信号が得られることに
気づき、本発明を提案するに至った。
本発明の目的は、微細化デバイスプロセスにて形成され
る増幅回路等の回路動作を安定化することのできる電流
補正回路を提供することにある。
る増幅回路等の回路動作を安定化することのできる電流
補正回路を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書および添付図面から明らかになるであろう。
明細書および添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、一対のトランジスタの一方に基準電圧が供給
され、他方に入力信号が供給される増幅器を設け、上記
入力信号が供給されるトランジスタに第１のPNPトラン
ジスタを介して制御された電流を供給するとともに、上
記第１のPNPトランジスタと同一デバイスプロセスに形
成された第２のPNPトランジスタから基準電流が供給さ
れる電流制御回路を設け、その出力電流によって上記増
幅器の電流を上記第２のPNPトランジスタの電流増幅率
に応じて補正するものである。
され、他方に入力信号が供給される増幅器を設け、上記
入力信号が供給されるトランジスタに第１のPNPトラン
ジスタを介して制御された電流を供給するとともに、上
記第１のPNPトランジスタと同一デバイスプロセスに形
成された第２のPNPトランジスタから基準電流が供給さ
れる電流制御回路を設け、その出力電流によって上記増
幅器の電流を上記第２のPNPトランジスタの電流増幅率
に応じて補正するものである。
上記した手段によれば、第１のPNPトランジスタによっ
て増幅器に供給される電流に応じて、上記第１のPNPト
ランジスタと同一の特性を有する第２のPNPトランジス
タによって増幅器の増幅度が制御されることになり、上
記第１のPNPトランジスタの電流増幅率を補正した出力
信号が得られ、微細化デバイスプロセスにて増幅回路等
を形成し安定に動作せしめる、という本発明の目的を達
成するものである。
て増幅器に供給される電流に応じて、上記第１のPNPト
ランジスタと同一の特性を有する第２のPNPトランジス
タによって増幅器の増幅度が制御されることになり、上
記第１のPNPトランジスタの電流増幅率を補正した出力
信号が得られ、微細化デバイスプロセスにて増幅回路等
を形成し安定に動作せしめる、という本発明の目的を達
成するものである。
以下、第１図を参照して本発明を適用した電流補正回路
の一実施例を説明する。
の一実施例を説明する。
本実施例の特徴は、AGC回路の回路動作を安定化すべく
電流補正回路を適用したことにある。
電流補正回路を適用したことにある。
１は本発明を適用した電流補正回路であり、増幅器２の
増幅度を安定化すべく設けられている。３は前置増幅器
であり、入力信号Vinは輝度信号である。４はバイアス
回路である。
増幅度を安定化すべく設けられている。３は前置増幅器
であり、入力信号Vinは輝度信号である。４はバイアス
回路である。
トランジスタQ1,Q2のベースには、抵抗R1,R2を介して基
準電圧Vref1を供給される。トランジスタQ2は、入力信
号Vinのレベル変化に対応してPNPトランジスタQ11のコ
レクタ電流を吸い込むように動作する。
準電圧Vref1を供給される。トランジスタQ2は、入力信
号Vinのレベル変化に対応してPNPトランジスタQ11のコ
レクタ電流を吸い込むように動作する。
PNPトランジスタQ11は、本発明でいう第１のPNPトラン
ジスタであり、トラジスタQ3の電流制御を行う。トラン
ジスタQ4のコレクタ電流は、トランジスタQ3を流れる電
流、換言すれば上記トランジスタQ2の電流吸い込み量に
よって変化する。そして抵抗R4の電圧降下によって出力
トランジスタQ6が駆動され、AGC信号V0を得る。
ジスタであり、トラジスタQ3の電流制御を行う。トラン
ジスタQ4のコレクタ電流は、トランジスタQ3を流れる電
流、換言すれば上記トランジスタQ2の電流吸い込み量に
よって変化する。そして抵抗R4の電圧降下によって出力
トランジスタQ6が駆動され、AGC信号V0を得る。
したがって、PNPトランジスタQ11の電流増幅率にばらつ
きがあれば、トランジスタQ2により電流吸い込みがあっ
たとき、トランジスタQ3の電流量の全体が変動すること
になる。
きがあれば、トランジスタQ2により電流吸い込みがあっ
たとき、トランジスタQ3の電流量の全体が変動すること
になる。
しかし、電流補正回路１によって上記変動は補正され
る。
る。
PNPトランジスタQ12は、本発明でいう第２のトランジス
タに相当し、電流増幅率は上記PNPトランジスタQ11と同
一なばらつきである。そしてトランジスタQ11,Q12には
共通のバイアス電圧V1が供給されている。両者の電流増
幅率が仮りに小であれば、カレントミラー回路を構成す
るトランジスタQ13の基準電流も小になる。そしてトラ
ンジスタQ14によってトランジスタQ3,Q4を流れる電流が
小に制御される。
タに相当し、電流増幅率は上記PNPトランジスタQ11と同
一なばらつきである。そしてトランジスタQ11,Q12には
共通のバイアス電圧V1が供給されている。両者の電流増
幅率が仮りに小であれば、カレントミラー回路を構成す
るトランジスタQ13の基準電流も小になる。そしてトラ
ンジスタQ14によってトランジスタQ3,Q4を流れる電流が
小に制御される。
この結果、トランジスタQ11のコレクタ電流の全体が減
少し、それに対応してトランジスタQ4の電流量が増大し
ようとしても、トランジスタQ14の出力電流によってト
ランジスタQ4の電流量が小に規制されることになる。し
たがって、出力トランジスタQ6のバイアス電圧が大幅に
変動することがなく、AGC信号V0の安定化がなされる。
少し、それに対応してトランジスタQ4の電流量が増大し
ようとしても、トランジスタQ14の出力電流によってト
ランジスタQ4の電流量が小に規制されることになる。し
たがって、出力トランジスタQ6のバイアス電圧が大幅に
変動することがなく、AGC信号V0の安定化がなされる。
なお、トランジスタQ4には基準電圧Vref2が供給されて
いるが、この回路構成はミラー効果による波形なまりを
低減するものである。
いるが、この回路構成はミラー効果による波形なまりを
低減するものである。
上記電流補正回路１が設けられていない場合を想定する
と、トランジスタQ11の電流増幅率が小になるにともな
い、トランジスタQ3の電流量が減少してその分トランジ
スタQ4の電流量が増大する。抵抗R4の電圧降下が大にな
るので、AGC信号V0のレベルが、トランジスタQ11の電流
増幅率に応じて低レベルに変動する。
と、トランジスタQ11の電流増幅率が小になるにともな
い、トランジスタQ3の電流量が減少してその分トランジ
スタQ4の電流量が増大する。抵抗R4の電圧降下が大にな
るので、AGC信号V0のレベルが、トランジスタQ11の電流
増幅率に応じて低レベルに変動する。
しかし、上記電流補正回路１によって上記不都合がな
く、入力信号Vinに対応したAGC信号V0が得られる。
く、入力信号Vinに対応したAGC信号V0が得られる。
トランジスタQ21〜Q23、定電流回路CS4、抵抗R11,R12か
らなる定電圧回路４は、トランジスタQ24に安定化した
バイアス電圧を供給するものである。そしてトランジス
タQ24から、上記バイアス電圧V1が得られる。
らなる定電圧回路４は、トランジスタQ24に安定化した
バイアス電圧を供給するものである。そしてトランジス
タQ24から、上記バイアス電圧V1が得られる。
本実施例に示す電流補正回路は、下記の如き効果を奏す
る。
る。
（１） 第１のPNPトランジスタから制御された電流が
供給される増幅器の定電流を上記第１のPNPトランジス
タと同一のデバイスプロセスによって形成された第２の
PNPトランジスタによって制御するように構成したの
で、上記第１のPNPトランジスタの電流増幅率のばらつ
きにより上記制御された電流に変動があっても、上記第
２のPNPトランジスタによって補正され、安定化された
出力信号を得る、という効果が得られる。
供給される増幅器の定電流を上記第１のPNPトランジス
タと同一のデバイスプロセスによって形成された第２の
PNPトランジスタによって制御するように構成したの
で、上記第１のPNPトランジスタの電流増幅率のばらつ
きにより上記制御された電流に変動があっても、上記第
２のPNPトランジスタによって補正され、安定化された
出力信号を得る、という効果が得られる。
（２） 上記（１）により、PNPトランジスタを含む電
子回路の微細化デバイスプロセスによるIC化が容易にな
る、という効果が得られる。
子回路の微細化デバイスプロセスによるIC化が容易にな
る、という効果が得られる。
（３） 上記（１）により、上記電流補正回路を用いた
AGC回路の出力レベルが安定化される、という効果が得
られる。
AGC回路の出力レベルが安定化される、という効果が得
られる。
以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。たとえば、前置増
幅器はエミッタフォロワになされた１個のトランジスタ
であってもよい。
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。たとえば、前置増
幅器はエミッタフォロワになされた１個のトランジスタ
であってもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるVTRのAGC回路に適
用した場合について説明したが、それに限定されるもの
ではなく、PNPトランジスタを用いる各種の電子回路に
広く利用できる。
明をその背景となった利用分野であるVTRのAGC回路に適
用した場合について説明したが、それに限定されるもの
ではなく、PNPトランジスタを用いる各種の電子回路に
広く利用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、第１のPNPトランジスタによって制御された
信号が供給される増幅器の定電流を上記第１のPNPトラ
ンジスタと同一デバイスプロセスによって形成される第
２のPNPトランジスタによって制御するように構成した
ので、上記第１のPNPトランジスタの電流増幅率に対応
した補正を上記第２のPNPトランジスタによって行うこ
とができ、上記増幅器の増幅度を安定化させることがで
きる。
信号が供給される増幅器の定電流を上記第１のPNPトラ
ンジスタと同一デバイスプロセスによって形成される第
２のPNPトランジスタによって制御するように構成した
ので、上記第１のPNPトランジスタの電流増幅率に対応
した補正を上記第２のPNPトランジスタによって行うこ
とができ、上記増幅器の増幅度を安定化させることがで
きる。
第１図は本発明を適用した電流補正回路の一例を示す回
路図である。 １……電流補正回路、２……増幅器、３……前置増幅
器、４……定電圧回路、Q1〜Q24……トランジスタ、R1
〜R22……抵抗、CS1〜CS4……定電流回路、Vin……入力
信号、V0……AGC信号。
路図である。 １……電流補正回路、２……増幅器、３……前置増幅
器、４……定電圧回路、Q1〜Q24……トランジスタ、R1
〜R22……抵抗、CS1〜CS4……定電流回路、Vin……入力
信号、V0……AGC信号。
Claims (1)
- 【請求項１】基準電圧と入力信号とを比較して増幅する
増幅器の入力側トランジスタに制御電流をそのコレクタ
から供給する第１のPNPトランジスタと、 上記第１のPNPトランジスタと同一デバイスプロセスに
て形成され、かつそのベースへのバイアス電圧が上記第
１のPNPトランジスタのベースへのバイアス電圧と共通
に供給される第２のPNPトランジスタと、 電源電圧を受けて上記バイアス電圧を形成する定電圧回
路と、 上記第２のPNPトランジスタのコレクタ電流によって基
準電流が制御され、上記基準電流に対応した出力電流に
よって上記増幅器に流すべき動作電流を形成するカレン
トミラー接続の第１、第2NPNトランジスタを持つ電流制
御回路と、を具備してなり上記第２のPNPトランジスタ
と上記電流制御回路とを介する上記増幅器の動作電流制
御によって上記第１のPNPトランジスタの特性に対応し
て上記増幅器の出力信号を所定レベルに安定化すること
を特徴とする電流補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106617A JPH0740650B2 (ja) | 1986-05-12 | 1986-05-12 | 電流補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61106617A JPH0740650B2 (ja) | 1986-05-12 | 1986-05-12 | 電流補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62264707A JPS62264707A (ja) | 1987-11-17 |
| JPH0740650B2 true JPH0740650B2 (ja) | 1995-05-01 |
Family
ID=14438080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61106617A Expired - Lifetime JPH0740650B2 (ja) | 1986-05-12 | 1986-05-12 | 電流補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740650B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175305A (ja) * | 1987-12-29 | 1989-07-11 | Fujitsu Ltd | 前置増幅回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165408A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 差動増幅回路 |
-
1986
- 1986-05-12 JP JP61106617A patent/JPH0740650B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62264707A (ja) | 1987-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| JP2004320892A (ja) | 電源装置 | |
| US3828266A (en) | Signal control circuit | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JPH0740650B2 (ja) | 電流補正回路 | |
| US4433302A (en) | Amplifier with independent quiescent output voltage control | |
| JP2002057287A (ja) | 半導体装置 | |
| JPS59172819A (ja) | 利得可変増幅器 | |
| JPH1065469A (ja) | アッテネータ付エミッタ接地型増幅回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JP2874429B2 (ja) | 記録電流増幅回路 | |
| JPH057886B2 (ja) | ||
| JPH0724807Y2 (ja) | 直流増幅回路 | |
| KR890007291Y1 (ko) | 음향기기의 증폭기 출력 레벨 자동 조절 장치 | |
| JPS6246326Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0251318B2 (ja) | ||
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JPH074654Y2 (ja) | ボルテージレギュレータ回路 | |
| JP3342345B2 (ja) | 利得制御回路 | |
| JPH0332097Y2 (ja) | ||
| JP2722769B2 (ja) | 利得制御回路 | |
| JPS6113403B2 (ja) | ||
| JPS6127213Y2 (ja) | ||
| JP2591805Y2 (ja) | 電源電圧監視回路 |