JPS6127213Y2 - - Google Patents

Info

Publication number
JPS6127213Y2
JPS6127213Y2 JP16095978U JP16095978U JPS6127213Y2 JP S6127213 Y2 JPS6127213 Y2 JP S6127213Y2 JP 16095978 U JP16095978 U JP 16095978U JP 16095978 U JP16095978 U JP 16095978U JP S6127213 Y2 JPS6127213 Y2 JP S6127213Y2
Authority
JP
Japan
Prior art keywords
transistor
signal
circuit
agc
agc signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP16095978U
Other languages
English (en)
Other versions
JPS5576521U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP16095978U priority Critical patent/JPS6127213Y2/ja
Publication of JPS5576521U publication Critical patent/JPS5576521U/ja
Application granted granted Critical
Publication of JPS6127213Y2 publication Critical patent/JPS6127213Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 本考案は可変利得増幅器の制御信号を発生する
に適した可変利得増幅器の制御回路に係り、特に
前記可変利得増幅器を対数的に直線制御出来る制
御回路を提供せんとするものである。
従来第1図に示す如き制御回路が公知である。
第1図において、1は可変利得増幅器を構成する
トランジスタ、は電流ミラー接続された第1及
び第2トランジスタ3及び4によつて構成された
制御回路で、前記第1トランジスタ3のコレクタ
は前記可変利得増幅器を構成するトランジスタ1
のエミツタに、ベースは第2トランジスタ4のベ
ースに接続され、前記第2トランジスタ4のコレ
タは自己のベースに接続されるとともに、AGC
(自動利得制御)電圧供給端子5に接続される。
しかして、前記制御回路は、第6図に示す如き
AGCループ内に配設される。第6図において、
6はアンテナ回路、7はRF(ラジオ周波)増幅
回路、8はIF(中間周波)増幅回路、9は検波
回路で、該検波回路9の出力信号の一部がAGC
信号発生回路10に印加され、該AGC信号発生
回路10の出力信号であるAGC信号が、IF用制
御回路11、RF用制御回路12、アンテナ回路
用制御回路13、及びメータ駆動回路14に印加
される様に構成されている。第1図の制御回路は
例えば第6図のRF用制御回路12に用いられる
ものであり、AGC信号がAGC信号入力端子5に
印加されると、第2トランジスタ4に前記AGC
信号の大きさに応じた電流が流れ、電流ミラー接
続されている第1トランジスタ3にも同様の電流
が流れる。前記AGC信号は、第6図の入力端子
15に入力信号が印加されない時所定の値Vp
なり、前記入力信号が大になるにつれて減少して
いく信号である。そして、AGC信号入力端子5
に印加されるAGC信号と、第1トランジスタ3
のコレクタ電流をは略比例関係にあり、第2図a
の点線の如く変化する。前記第1トランジスタ3
のコレクタ電流の変化は、可変利得増幅器を構成
するトランジスタ1の利得変化を招き、前記コレ
クタ電流すなわちAGC電圧と前記可変利得増幅
器の利得dBとの関係は、第2図bの点線で示さ
れる如くなる。前記第2図bの点線で示される特
性から明らかな如く、第1図に示される制御回路
による制御は、直線性が悪く、AGCのループ利
得が変化し、前記ループの安定性対策に支障を生
じるという欠点を有する。
前記第1図に示される制御回路を用いたまま
で、直線性を改善せんとすれば、AGC信号入力
端子5に印加されるAGC信号自体が相当する変
化をする様にすればよい。しかしながら、その様
にすると、第6図に示す如きシステムに使用した
場合、AGC信号発生回路10の出力信号が直線
的で無くなり、メータ駆動回路14の場合によつ
ては、他の制御回路11及び13に悪影響を及ぼ
すという欠点を有する。
本考案は上述の点に鑑み成されたもので、以下
実施例に基き図面を参照しながら説明する。第3
図は本考案の一実実施例を示す回路図である。第
3図において、16は利得制御増幅器を構成する
増幅トランジスタ、17はコレタが前記増幅トラ
ンジスタ16のエミツタに、エミツタが第1抵抗
18を介してアースに接続された第1トランジス
タ、19は該第1トランジスタ17のベースにベ
ース及びコレクタが接続され、コレクタが抵抗2
0を介してAGC信号入力端子21に、エミツタ
が第2抵抗22を介してアースに接続された第2
トランジスタ、23は前記AGC信号入力端子2
1に印加されるAGC信号を分圧する為の第3抵
抗、及び24は前記第1トランジスタ17のエミ
ツタに抵抗25を介して定電圧が印加される定電
圧入力端子で、前記第1及び第2トランジスタ1
7及び19は、電流ミラー回路構成と成されてい
る。
いま、第6図の信号入力端子15に印加される
信号が無いとすれば、AGC信号入力端子21に
は初期値Vpが印加されている。そして第2トラ
ンジスタ19のエミツタには前記所期値Vpを第
2及び第3抵抗22及び23によつて分圧した信
号αVpが印加され、該分圧された信号αVpと等
しい値の定電圧が、第1トランジスタ17のエミ
ツタに供給される様に、定電圧供給端子24に定
電圧が供給されている。その為、無信号状態にお
いて第1及び第2トランジスタ17及び19のコ
レクタ電流は等しくIpとなる。
第6図の信号入力端子15に印加される信号の
レベルが増大するにつれ、AGC信号発生回路1
0の出力信号はVpから減少し、第3図のAGC信
号入力端子21に印加されるAGC信号もVpから
減少していく。前記AGC信号の減少に伴い、第
3抵抗23を介して第2トランジスタ19のエミ
ツタに印加される信号も減少し、その結果第2ト
ランジスタ19のコレクタ電流及びベース電圧も
減少する。そして、前記第2トランジスタ19の
ベース電圧の減少に応じて第1トランジスタ17
のコレクタ電流も減少し、その関係は第2図aの
実線の如くなる。前記第2図aの実線は、AGC
信号の減少開始時から徐々に減少度合がゆるくな
る曲線となつており、これは第2トランジスタ9
のベース電圧とエミタ電圧の双方を制御すること
に起因する。すなわち、AGC信号の減少開始直
後においては、ベース電圧の制御による作用が小
さいエミツタ電圧の制御が大きな作用を呈する
為、第1トランジスタ17のコレクタ電流は急激
に減少し、その後ベース電圧の減少による作用が
徐々となる為、前記コレクタ電流の減少はゆるや
かとなり、全体としてより対数的変化に近ずく。
第2図aの実線の如き特性変化は、可変利得増
幅器の利得dB変化を直線的にする効果を有し、
AGC信号と前記利得dBとの関係を第2図bの実
線に示す。
第4図は本考案の別の実施例を示すものであ
る。第4図において第3図と異る点は、第1及び
第2トランジスタ17及び19のエミツタ間に第
4抵抗26を接続した点と、第1トランジスタ1
7のエミツタに前記AGC信号入力端子21に印
加されるAGC信号と逆方向に変化するAGC信号
を第5抵抗27を介して供給する為の第2AGC信
号供給端子28と、第2トランジスタ19のエミ
ツタに抵抗29を介して定電圧を供給する為の定
電圧供給端子30とを有する点にある。
前記第4抵抗26は集積回路化する際に利点が
ある。すなわち、集積回路においては値が大きく
異る2つの抵抗の抵抗比のバラツキを小さするの
に困難さを伴う。そして、第5抵抗27の抵抗値
は大であり、第1抵抗値は小としなければならな
い為、第4図においては、第1トランジスタ17
のエミツタに関して第1抵抗18と並列関係とな
る第4抵抗26を配設し、前記第1抵抗18の値
をより大きくすることを行つている。
又、第2AGC信号供給端子28から第1トラン
ジスタ17のエミツタに至る回路の存在は、第3
図の第3抵抗23の代わりとなるものである。す
なわち、第3図において、第2トランジスタ19
のエミツタ電圧を減少させることと、第4図にお
いて、第1トランジスタ17のエミツタ電圧を増
大させることとは、第1及び第2トランジスタ1
7及び19が電流ミラー接続されていることから
等価となる。又、第2トランジスタ19のエミツ
タに定電圧を供給する回路は、第3図のそれと全
く同一の目的の為に配設されている。
第5図は本考案の更に別の実施例を示すもので
ある。そして、第3図及び第4図と異る点は、第
1AGC信号供給端子21から第3抵抗23を介し
て第2トランジスタ19のエミツタに負方向に変
化するAGC信号を供給する回路と、第2AGC信号
供給端子23から第5抵抗27を介して第1トラ
ンジスタ17のエミツタに正方向に変化する
AGC信号を供給する回路とを同時に設けた点に
ある。第5図の如き構成とすれば、第1及び第2
トランジスタ17及び19のエミツタ電圧は同時
に互いに逆方向に変化するので、より精密な制御
が可能となり、第2図ロの実線をより直線に近づ
けることが出来る。
以上述べた如く、本考案に係る可変利得増幅器
の制御回路は、利得を直線的に変化させることが
出来るという大きな特徴を有する上に、AGC信
号自体は何ら加工していないので、第6図に示す
如きシステムにおいて、他の回路に悪影響を及ぼ
さないという利点を有し、更にAGCループの安
定化対策も容易である等、多くの利点を有するも
のである。
【図面の簡単な説明】
第1図は従来の可変利得増幅器の制御回路を示
す回路図、第2図aはAGC信号と制御電流との
関係を示す特性図、第2図bはAGC信号と可変
利得増幅器の利得変化との関係を示す特性図、第
3図は本考案の一実施例を示す回路図、第4図は
本考案の別の実施例を示す回路図、第5図は本考
案の更に別の実施例を示す回路図、第6図は本考
案の説明に供するブロツク図である。 主な図番の説明、17,19……第1及び第2
トランジスタ、18……第1抵抗、21……
AGC信号入力端子、22……第2抵抗、23…
…第3抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 可変利得増幅器の利得を変化させる為の制御信
    号を発生する制御回路であつて、入力端子、該入
    力端子に供給される電流を流す第2トランジス
    タ、出力端子、及び前記第2トランジスタと電流
    ミラー関係に接続され、前記出力端子に出力電流
    を供給する第1トランジスタから成る電流ミラー
    回路と、該電流ミラー回路の入力端子にAGC信
    号を供給する手段と、前記可変利得増幅器の利得
    が前記電流ミラー回路の出力電流に応じて変化す
    る様に、前記電流ミラー回路の出力端子を前記可
    変利得増幅器に接続する手段と、前記AGC信号
    と同方向に変化する信号を前記第2トランジスタ
    のエミツタに、もしくは前記AGC信号と逆方向
    に変化する信号を前記第1トランジスタのエミツ
    タに供給する手段とから成り、前記可変利得増幅
    器の利得dBの変化が対数的に略直線になる様に
    制御することが出来る可変利得増幅器の制御回
    路。
JP16095978U 1978-11-21 1978-11-21 Expired JPS6127213Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16095978U JPS6127213Y2 (ja) 1978-11-21 1978-11-21

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16095978U JPS6127213Y2 (ja) 1978-11-21 1978-11-21

Publications (2)

Publication Number Publication Date
JPS5576521U JPS5576521U (ja) 1980-05-27
JPS6127213Y2 true JPS6127213Y2 (ja) 1986-08-14

Family

ID=29155213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16095978U Expired JPS6127213Y2 (ja) 1978-11-21 1978-11-21

Country Status (1)

Country Link
JP (1) JPS6127213Y2 (ja)

Also Published As

Publication number Publication date
JPS5576521U (ja) 1980-05-27

Similar Documents

Publication Publication Date Title
JPH0718180Y2 (ja) 無線周波受信機用トランジスタ化増幅兼混合入力段
KR100319009B1 (ko) 데시벨 선형 출력 전압을 갖는 증폭단
GB1566149A (en) Gain control circuit
US5256984A (en) Amplifier for controlling linear gain of wide band using external bias
US4041409A (en) Automatic gain control circuit
US4088963A (en) Gain control circuit
JP2733962B2 (ja) 利得制御増幅器
US4743861A (en) Frequency response compensation circuit
JPS6127213Y2 (ja)
JPS58147215A (ja) 自動利得制御装置
US4013972A (en) Amplifier with gain control means
JP3342345B2 (ja) 利得制御回路
JPS59172819A (ja) 利得可変増幅器
US4032799A (en) Automatic gain control circuit
JPH02151109A (ja) 半導体増幅回路
JPH0326565B2 (ja)
JPH0145766B2 (ja)
JPH0626291B2 (ja) 利得制御装置
JPH1065469A (ja) アッテネータ付エミッタ接地型増幅回路
JPS626361B2 (ja)
JPS5834809Y2 (ja) Agc回路
JPS6238347Y2 (ja)
JPS6223141Y2 (ja)
JPS58213517A (ja) 利得制御形差動増幅器
JPS6167310A (ja) Agc増幅回路