JP2002057287A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002057287A JP2002057287A JP2000240560A JP2000240560A JP2002057287A JP 2002057287 A JP2002057287 A JP 2002057287A JP 2000240560 A JP2000240560 A JP 2000240560A JP 2000240560 A JP2000240560 A JP 2000240560A JP 2002057287 A JP2002057287 A JP 2002057287A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- current
- base
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 駆動の対象とする負荷の抵抗値の範囲を狭め
ることなく、無駄な消費電流を低減させるとともに、負
荷の抵抗値による出力電圧のばらつきを低減させた半導
体装置を提供する。 【解決手段】 入力電流を増幅して出力段のトランジス
タ３のベースに供給する電流増幅回路２の入力側にベー
スが、エミッタがグランドに、コレクタが出力端子ＯＵ
Ｔにそれぞれ接続されたＮＰＮ型のトランジスタ４を設
けるとともに、このトランジスタ４をＰＮＰ型のトラン
ジスタ５が寄生する構造とする。
ることなく、無駄な消費電流を低減させるとともに、負
荷の抵抗値による出力電圧のばらつきを低減させた半導
体装置を提供する。 【解決手段】 入力電流を増幅して出力段のトランジス
タ３のベースに供給する電流増幅回路２の入力側にベー
スが、エミッタがグランドに、コレクタが出力端子ＯＵ
Ｔにそれぞれ接続されたＮＰＮ型のトランジスタ４を設
けるとともに、このトランジスタ４をＰＮＰ型のトラン
ジスタ５が寄生する構造とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関す
るものである。
るものである。
【０００２】
【従来の技術】従来の半導体装置では、駆動対象となる
負荷のうち最も重い負荷（換言すれば、抵抗値が最も小
さい負荷）を駆動できるように、各回路定数を設定して
いた。すなわち、図３に示すように、外部の負荷１００
を駆動する出力段のトランジスタ３のコレクタ電流ＩC
が、 ＩC＝（ＶCC−ＶLOW）／ＲLMIN となるように、出力段のトランジスタ３をＯＮさせる際
に、そのベースに供給する電流ＩBを設定していた。但
し、ＶCCは電源電圧、ＶLOWは出力段のトランジスタ３
がＯＮしたときに出力端子ＯＵＴの電圧として得たい電
圧、ＲLMINは負荷１００として接続され得る負荷の抵抗
値の最小値である。そして、出力段のトランジスタ３を
ＯＮさせる際に、そのベースに供給する電流ＩBの設定
は固定であった。
負荷のうち最も重い負荷（換言すれば、抵抗値が最も小
さい負荷）を駆動できるように、各回路定数を設定して
いた。すなわち、図３に示すように、外部の負荷１００
を駆動する出力段のトランジスタ３のコレクタ電流ＩC
が、 ＩC＝（ＶCC−ＶLOW）／ＲLMIN となるように、出力段のトランジスタ３をＯＮさせる際
に、そのベースに供給する電流ＩBを設定していた。但
し、ＶCCは電源電圧、ＶLOWは出力段のトランジスタ３
がＯＮしたときに出力端子ＯＵＴの電圧として得たい電
圧、ＲLMINは負荷１００として接続され得る負荷の抵抗
値の最小値である。そして、出力段のトランジスタ３を
ＯＮさせる際に、そのベースに供給する電流ＩBの設定
は固定であった。
【０００３】
【発明が解決しようとする課題】したがって、従来の半
導体装置では、負荷が軽い（換言すれば、負荷の抵抗値
が大きい）ほど、出力段のトランジスタをＯＮさせるに
あたって、そのベースには過剰な電流が供給されること
になって、無駄な消費電流が大きくなるという問題があ
った。そして、このような無駄な消費電流を低減させる
ためには、駆動の対象とする負荷の抵抗値の範囲を狭め
る必要があった。
導体装置では、負荷が軽い（換言すれば、負荷の抵抗値
が大きい）ほど、出力段のトランジスタをＯＮさせるに
あたって、そのベースには過剰な電流が供給されること
になって、無駄な消費電流が大きくなるという問題があ
った。そして、このような無駄な消費電流を低減させる
ためには、駆動の対象とする負荷の抵抗値の範囲を狭め
る必要があった。
【０００４】また、負荷の抵抗値に関係なく、一定のベ
ース電流で出力段のトランジスタをＯＮさせていたの
で、出力段のトランジスタがＯＮしたときの出力電圧に
関して、負荷の抵抗値によるばらつきが大きいという問
題があった。
ース電流で出力段のトランジスタをＯＮさせていたの
で、出力段のトランジスタがＯＮしたときの出力電圧に
関して、負荷の抵抗値によるばらつきが大きいという問
題があった。
【０００５】そこで、本発明は、駆動の対象とする負荷
の抵抗値の範囲を狭めることなく、無駄な消費電流を低
減させるとともに、負荷の抵抗値による出力電圧のばら
つきを低減させた半導体装置を提供することを目的とす
る。
の抵抗値の範囲を狭めることなく、無駄な消費電流を低
減させるとともに、負荷の抵抗値による出力電圧のばら
つきを低減させた半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体装置では、出力端子の外部に接続さ
れる負荷の抵抗値に応じて、前記負荷を駆動する出力段
のトランジスタをＯＮさせるためにそのベースに供給さ
れる電流を制御するトランジスタを設けている。
め、本発明の半導体装置では、出力端子の外部に接続さ
れる負荷の抵抗値に応じて、前記負荷を駆動する出力段
のトランジスタをＯＮさせるためにそのベースに供給さ
れる電流を制御するトランジスタを設けている。
【０００７】この構成により、最も重い負荷を駆動でき
るように各回路定数を設定したとしても、軽い負荷が接
続された場合に、出力段のトランジスタをＯＮさせるに
あたって、そのベースに供給される電流の過剰分が低減
する。
るように各回路定数を設定したとしても、軽い負荷が接
続された場合に、出力段のトランジスタをＯＮさせるに
あたって、そのベースに供給される電流の過剰分が低減
する。
【０００８】
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。本発明の一実施形態である半
導体装置の回路図を図１に示す。同図において、１は電
源電圧検出回路、２は電流増幅回路、３及び４はＮＰＮ
型のトランジスタ、１１及び１２は抵抗、１３はコンパ
レータ、１４は定電圧源、１５はＮＰＮ型のトランジス
タ、１６は定電流源、２１はＮＰＮ型のトランジスタ、
２２及び２３はＰＮＰ型のトランジスタ、２４は抵抗、
１００は外付けの負荷である。
を参照しながら説明する。本発明の一実施形態である半
導体装置の回路図を図１に示す。同図において、１は電
源電圧検出回路、２は電流増幅回路、３及び４はＮＰＮ
型のトランジスタ、１１及び１２は抵抗、１３はコンパ
レータ、１４は定電圧源、１５はＮＰＮ型のトランジス
タ、１６は定電流源、２１はＮＰＮ型のトランジスタ、
２２及び２３はＰＮＰ型のトランジスタ、２４は抵抗、
１００は外付けの負荷である。
【０００９】電源電圧検出回路１は、抵抗１１及び１
２、コンパレータ１３、定電圧源１４、トランジスタ１
５、及び、定電流源１６から成る。抵抗１１と抵抗１２
とは電源電圧ＶCCとグランドＧＮＤとの間に直列に接続
されている。コンパレータ１３は、非反転入力端子
（＋）が抵抗１１と抵抗１２との接続点に接続されてお
り、反転入力端子（−）には定電圧源１４で生成される
定電圧Ｖrefが印加されている。トランジスタ１５は、
ベースがコンパレータ１３の出力端子に接続されてお
り、エミッタがグランドＧＮＤに接続されており、コレ
クタには定電流源１６が接続されている。
２、コンパレータ１３、定電圧源１４、トランジスタ１
５、及び、定電流源１６から成る。抵抗１１と抵抗１２
とは電源電圧ＶCCとグランドＧＮＤとの間に直列に接続
されている。コンパレータ１３は、非反転入力端子
（＋）が抵抗１１と抵抗１２との接続点に接続されてお
り、反転入力端子（−）には定電圧源１４で生成される
定電圧Ｖrefが印加されている。トランジスタ１５は、
ベースがコンパレータ１３の出力端子に接続されてお
り、エミッタがグランドＧＮＤに接続されており、コレ
クタには定電流源１６が接続されている。
【００１０】電流増幅回路２は、トランジスタ２１、２
２、及び、２３、並びに、抵抗２４から成る。トランジ
スタ２１は、ベースがトランジスタ１５のコレクタに接
続されており、エミッタがグランドＧＮＤに接続されて
おり、コレクタがトランジスタ２２のコレクタに接続さ
れている。トランジスタ２２は、ベースとコレクタとが
接続されており、エミッタが電源電圧ＶCCに接続されて
いる。トランジスタ２３は、ベースがトランジスタ２２
のベースに接続されており、エミッタが電源電圧ＶCCに
接続されており、コレクタが抵抗２４を介してグランド
ＧＮＤに接続されている。
２、及び、２３、並びに、抵抗２４から成る。トランジ
スタ２１は、ベースがトランジスタ１５のコレクタに接
続されており、エミッタがグランドＧＮＤに接続されて
おり、コレクタがトランジスタ２２のコレクタに接続さ
れている。トランジスタ２２は、ベースとコレクタとが
接続されており、エミッタが電源電圧ＶCCに接続されて
いる。トランジスタ２３は、ベースがトランジスタ２２
のベースに接続されており、エミッタが電源電圧ＶCCに
接続されており、コレクタが抵抗２４を介してグランド
ＧＮＤに接続されている。
【００１１】トランジスタ３は、ベースがトランジスタ
２３のコレクタと抵抗２４との接続点に接続されてお
り、エミッタがグランドＧＮＤに接続されており、コレ
クタが出力端子ＯＵＴに接続されている。電源電圧ＶCC
と出力端子ＯＵＴとの間には外部で負荷１００が接続さ
れる。
２３のコレクタと抵抗２４との接続点に接続されてお
り、エミッタがグランドＧＮＤに接続されており、コレ
クタが出力端子ＯＵＴに接続されている。電源電圧ＶCC
と出力端子ＯＵＴとの間には外部で負荷１００が接続さ
れる。
【００１２】トランジスタ４は、ベースがトランジスタ
１５のコレクタに接続されており、エミッタがグランド
ＧＮＤに接続されており、コレクタが出力端子ＯＵＴに
接続されている。そして、トランジスタ４は、その断面
図を図２に示すように、トランジスタ４のベース領域４
３、コレクタ領域４２、サブストレート（Ｐ型の半導体
基板）４１をそれぞれエミッタ、ベース、コレクタとす
るＰＮＰ型のトランジスタ５が寄生する構造となってい
る。尚、トランジスタ３にも、ＰＮＰ型のトランジスタ
が寄生してしまうが、レイアウト的な工夫等によりβを
下げて影響が小さくなるようにしている。
１５のコレクタに接続されており、エミッタがグランド
ＧＮＤに接続されており、コレクタが出力端子ＯＵＴに
接続されている。そして、トランジスタ４は、その断面
図を図２に示すように、トランジスタ４のベース領域４
３、コレクタ領域４２、サブストレート（Ｐ型の半導体
基板）４１をそれぞれエミッタ、ベース、コレクタとす
るＰＮＰ型のトランジスタ５が寄生する構造となってい
る。尚、トランジスタ３にも、ＰＮＰ型のトランジスタ
が寄生してしまうが、レイアウト的な工夫等によりβを
下げて影響が小さくなるようにしている。
【００１３】以上の構成により、電源電圧が所定値より
も高くなると、コンパレータ１３の出力電圧がハイレベ
ルになり、トランジスタ１５がＯＮするようになってい
るので、定電流源１６から出力される定電流Ｉrefは全
てトランジスタ１５のコレクタに流れ込み、トランジス
タ２１及び４のベースには電流が供給されない。したが
って、トランジスタ３及び４はＯＦＦになるので、負荷
１００には電流が流れず、出力端子ＯＵＴの電圧（以
下、「出力電圧」と称する）はハイレベル（電源電圧レ
ベル）になる。
も高くなると、コンパレータ１３の出力電圧がハイレベ
ルになり、トランジスタ１５がＯＮするようになってい
るので、定電流源１６から出力される定電流Ｉrefは全
てトランジスタ１５のコレクタに流れ込み、トランジス
タ２１及び４のベースには電流が供給されない。したが
って、トランジスタ３及び４はＯＦＦになるので、負荷
１００には電流が流れず、出力端子ＯＵＴの電圧（以
下、「出力電圧」と称する）はハイレベル（電源電圧レ
ベル）になる。
【００１４】一方、電源電圧が所定値よりも低くなる
と、コンパレータ１３の出力電圧がローレベルになり、
トランジスタ１５がＯＦＦするようになっているので、
定電流源１６から出力される定電流Ｉrefはトランジス
タ２１及び４に分流する。これにより、トランジスタ３
及び４がＯＮするようになっており、出力電圧はローレ
ベル（ほぼグランドレベル）となる。即ち、図１の回路
は、電源電圧に応じて信号を出力するリセット回路、も
しくは、電源電圧検出回路として動作するようになって
いる。
と、コンパレータ１３の出力電圧がローレベルになり、
トランジスタ１５がＯＦＦするようになっているので、
定電流源１６から出力される定電流Ｉrefはトランジス
タ２１及び４に分流する。これにより、トランジスタ３
及び４がＯＮするようになっており、出力電圧はローレ
ベル（ほぼグランドレベル）となる。即ち、図１の回路
は、電源電圧に応じて信号を出力するリセット回路、も
しくは、電源電圧検出回路として動作するようになって
いる。
【００１５】尚、トランジスタ３のベース電流ＩB3は、
トランジスタ２１のベース電流をＩ B21、トランジスタ
２１の電流増幅率をｈFE21、トランジスタ２３のトラン
ジスタ２２に対するエミッタ面積の比をｎ、トランジス
タ３のベース−エミッタ間電圧をＶBE3、抵抗２４の抵
抗値をＲとすると、 ＩB3＝ｎ・ｈFE21・ＩB21−ＶBE3／Ｒ となる。
トランジスタ２１のベース電流をＩ B21、トランジスタ
２１の電流増幅率をｈFE21、トランジスタ２３のトラン
ジスタ２２に対するエミッタ面積の比をｎ、トランジス
タ３のベース−エミッタ間電圧をＶBE3、抵抗２４の抵
抗値をＲとすると、 ＩB3＝ｎ・ｈFE21・ＩB21−ＶBE3／Ｒ となる。
【００１６】そして、本実施形態では、負荷１００とし
て最も重い負荷が接続された場合に、トランジスタ３及
び４がＯＮしたときの出力電圧が所望の値となるよう
に、各回路定数が設定されている。このため、負荷１０
０として軽い負荷が接続された場合、トランジスタ３及
び４がＯＮしたときには、トランジスタ３に流れる電流
が小さくてすむようになるので、出力電圧が低下する。
これにより、トランジスタ５がより導通状態となり、そ
のエミッタ電圧が低下するので、定電流源１６からトラ
ンジスタ５のエミッタに流れ込む電流が大きくなる。
て最も重い負荷が接続された場合に、トランジスタ３及
び４がＯＮしたときの出力電圧が所望の値となるよう
に、各回路定数が設定されている。このため、負荷１０
０として軽い負荷が接続された場合、トランジスタ３及
び４がＯＮしたときには、トランジスタ３に流れる電流
が小さくてすむようになるので、出力電圧が低下する。
これにより、トランジスタ５がより導通状態となり、そ
のエミッタ電圧が低下するので、定電流源１６からトラ
ンジスタ５のエミッタに流れ込む電流が大きくなる。
【００１７】したがって、負荷１００として軽い負荷が
接続された場合には、負荷１００として最も重い負荷が
接続された場合に比して、電流増幅回路２への入力電流
（トランジスタ２１のベース電流）が小さくなるように
寄生トランジスタが働くので、トランジスタ３をＯＮさ
せるにあたって、そのベースに供給する電流の過剰分を
低減させることにより、無駄な消費電流を低減させるこ
とができる。
接続された場合には、負荷１００として最も重い負荷が
接続された場合に比して、電流増幅回路２への入力電流
（トランジスタ２１のベース電流）が小さくなるように
寄生トランジスタが働くので、トランジスタ３をＯＮさ
せるにあたって、そのベースに供給する電流の過剰分を
低減させることにより、無駄な消費電流を低減させるこ
とができる。
【００１８】また、負荷１００が軽いほど、定電流源１
６からトランジスタ５のエミッタに流れ込む電流が大き
くなり、電流増幅回路２への入力電流が小さくなるの
で、消費電流を小さくすることができる。
６からトランジスタ５のエミッタに流れ込む電流が大き
くなり、電流増幅回路２への入力電流が小さくなるの
で、消費電流を小さくすることができる。
【００１９】また、負荷１００が軽いほど、小さなベー
ス電流でトランジスタ３及び４をＯＮさせることになる
ので、トランジスタ３及び４がＯＮしたときの出力電圧
に関して、負荷１００の抵抗値によるばらつきを低減さ
せることができる。
ス電流でトランジスタ３及び４をＯＮさせることになる
ので、トランジスタ３及び４がＯＮしたときの出力電圧
に関して、負荷１００の抵抗値によるばらつきを低減さ
せることができる。
【００２０】尚、本実施形態のように、トランジスタ５
としてトランジスタ４の寄生トランジスタを用いること
により、静電破壊に対する耐圧を向上させることができ
る。また、電源電圧検出回路１をなくして、電源電圧に
関係なく、負荷の値のみに応じて出力電流を制御するこ
とができる。
としてトランジスタ４の寄生トランジスタを用いること
により、静電破壊に対する耐圧を向上させることができ
る。また、電源電圧検出回路１をなくして、電源電圧に
関係なく、負荷の値のみに応じて出力電流を制御するこ
とができる。
【００２１】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、最も重い負荷を駆動できるように各回路定
数を設定したとしても、軽い負荷が接続された場合に、
出力段のトランジスタをＯＮさせるにあたって、そのベ
ースに供給する電流の過剰分が低減するので、駆動可能
な負荷の抵抗値の範囲を狭めることなく、無駄な消費電
流を低減させることができ、また、負荷が軽いほど、小
さなベース電流で出力段のトランジスタをＯＮさせるこ
とになるので、負荷の抵抗値による出力電圧のばらつき
を低減させることができる。
置によれば、最も重い負荷を駆動できるように各回路定
数を設定したとしても、軽い負荷が接続された場合に、
出力段のトランジスタをＯＮさせるにあたって、そのベ
ースに供給する電流の過剰分が低減するので、駆動可能
な負荷の抵抗値の範囲を狭めることなく、無駄な消費電
流を低減させることができ、また、負荷が軽いほど、小
さなベース電流で出力段のトランジスタをＯＮさせるこ
とになるので、負荷の抵抗値による出力電圧のばらつき
を低減させることができる。
【図１】 本発明の一実施形態である半導体装置の回路
図である。
図である。
【図２】 本発明の一実施形態である半導体装置に形成
されたトランジスタの断面図である。
されたトランジスタの断面図である。
【図３】 従来技術を説明するための図である。
１ 電源電圧検出回路 ２ 電流増幅回路 ３、４ ＮＰＮ型のトランジスタ １１、１２ 抵抗 １３ コンパレータ １４ 定電圧源 １５ ＮＰＮ型のトランジスタ １６ 定電流源 ２１ ＮＰＮ型のトランジスタ ２２、２３ ＰＮＰ型のトランジスタ ２４ 抵抗 １００ 外付けの負荷
Claims (1)
- 【請求項１】 出力端子の外部に接続される負荷の抵抗
値に応じて、前記負荷を駆動する出力段のトランジスタ
をＯＮさせるためにそのベースに供給される電流を制御
するトランジスタを設けたことを特徴とする半導体装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240560A JP2002057287A (ja) | 2000-08-09 | 2000-08-09 | 半導体装置 |
| US09/924,113 US6605967B2 (en) | 2000-08-09 | 2001-08-08 | Low power consumption output driver circuit and supply voltage detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000240560A JP2002057287A (ja) | 2000-08-09 | 2000-08-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002057287A true JP2002057287A (ja) | 2002-02-22 |
Family
ID=18731892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000240560A Pending JP2002057287A (ja) | 2000-08-09 | 2000-08-09 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6605967B2 (ja) |
| JP (1) | JP2002057287A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2820546B1 (fr) * | 2001-02-05 | 2003-07-11 | St Microelectronics Sa | Structure de protection contre des parasites |
| US7019351B2 (en) * | 2003-03-12 | 2006-03-28 | Micron Technology, Inc. | Transistor devices, and methods of forming transistor devices and circuit devices |
| DE10319157A1 (de) * | 2003-04-29 | 2004-11-25 | Infineon Technologies Ag | Integrierte Schaltung mit einer Spannungsüberwachungsschaltung sowie ein Verfahren zum Überwachen einer bereitgestellten internen Burn-In-Spannung |
| DE10339047B4 (de) * | 2003-08-25 | 2006-10-26 | Infineon Technologies Ag | Treiber-Einrichtung, insbesondere für ein Halbleiter-Bauelement, sowie Verfahren zum Betreiben einer Treiber-Einrichtung |
| CN110758542B (zh) | 2014-05-22 | 2022-12-02 | Tk控股公司 | 用于屏蔽方向盘中的手传感器系统的系统和方法 |
| WO2015187647A1 (en) | 2014-06-02 | 2015-12-10 | Tk Holdings Inc. | Systems and methods for printing sensor circuits on a sensor mat for a steering wheel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2634605B1 (fr) * | 1988-07-22 | 1990-10-05 | Radiotechnique Compelec | Circuit de compensation de courant |
| DE69731501T2 (de) * | 1996-05-17 | 2005-10-20 | Denso Corp., Kariya | Lastbetätigungsschaltung |
| ITMI981217A1 (it) * | 1997-06-05 | 1999-12-02 | Denso Corp | Struttura perfezionata per un circuito di misura di corrente |
-
2000
- 2000-08-09 JP JP2000240560A patent/JP2002057287A/ja active Pending
-
2001
- 2001-08-08 US US09/924,113 patent/US6605967B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020024060A1 (en) | 2002-02-28 |
| US6605967B2 (en) | 2003-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3717492B2 (ja) | 電源装置 | |
| JP2020190792A (ja) | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 | |
| JP2002057287A (ja) | 半導体装置 | |
| JP2007043667A (ja) | ヒステリシス特性を有する電圧比較回路 | |
| US6903609B2 (en) | Operational amplifier | |
| JPH07212156A (ja) | リミッタ回路 | |
| JP3907640B2 (ja) | 過電流防止回路 | |
| JP2001216037A (ja) | レギュレータ | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JP3063345B2 (ja) | 飽和防止回路 | |
| JP2591805Y2 (ja) | 電源電圧監視回路 | |
| JP2005203848A (ja) | 出力回路およびオペアンプ | |
| JP2584137Y2 (ja) | 消費電力制御付ｅｃｌ回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPH09305245A (ja) | リモートセンス式電源装置 | |
| JP2006165707A (ja) | トランジスタ飽和防止回路 | |
| JPH09319442A (ja) | 電源回路 | |
| JP2003150256A (ja) | 定電圧回路 | |
| JPH06113441A (ja) | 電流検出回路 | |
| JP2001094203A (ja) | レーザ駆動装置 | |
| JPH10161757A (ja) | シリーズパス・レギュレータ回路 | |
| JPS61116410A (ja) | 出力トランジスタの電流制限回路 | |
| JP2000223976A (ja) | 積分器および自動利得制御増幅器 |