JPH0738947Y2 - デイスプレイメモリのアクセス制御装置 - Google Patents

デイスプレイメモリのアクセス制御装置

Info

Publication number
JPH0738947Y2
JPH0738947Y2 JP1989026089U JP2608989U JPH0738947Y2 JP H0738947 Y2 JPH0738947 Y2 JP H0738947Y2 JP 1989026089 U JP1989026089 U JP 1989026089U JP 2608989 U JP2608989 U JP 2608989U JP H0738947 Y2 JPH0738947 Y2 JP H0738947Y2
Authority
JP
Japan
Prior art keywords
bank
signal
mode
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989026089U
Other languages
English (en)
Other versions
JPH02117591U (ja
Inventor
正一 鯉渕
Original Assignee
山武ハネウエル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 山武ハネウエル株式会社 filed Critical 山武ハネウエル株式会社
Priority to JP1989026089U priority Critical patent/JPH0738947Y2/ja
Publication of JPH02117591U publication Critical patent/JPH02117591U/ja
Application granted granted Critical
Publication of JPH0738947Y2 publication Critical patent/JPH0738947Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案はメモリに記憶された情報をCRT画面に表示する
メモリアクセス制御装置に関し、特にこのメモリを有効
に使用するための装置に関するものである。
〔従来の技術〕
本来、ディスプレイ・メモリ(VRAM)の容量はCRTに表
示される情報量,あるいはそれ以上の容量が必要であ
る。
メモリ容量を表示容量より大きくとつた場合、そのメモ
リ上の表示開始アドレスを制御することで後述する表示
画面移動(スクロール)動作が可能になる。
また、メモリ容量を表示容量の2倍以上にすることによ
り、予め別の画面を表示されていないVRAM領域に描画し
ておき、メモリ上の表示開始アドレスをその別画面の先
頭部に設定することにより、瞬時の画面切換表示が可能
である。
なお、VRAMの便宜上の分割単位を、以下バンクと呼ぶこ
とにする。ここで、バンク1つ当たりのメモリ容量はCR
T表示容量以上とする。
従来、この種のメモリアクセス制御装置の回路構成とし
ては、第3図のブロック図に示されるものがある。
同図において、CRT画面表示のコントロールを行うCRTコ
ントローラ(CRTC)1は、メモリバンクがバンク0,バン
ク1に分割されたVRAM2,3に次のようにして表示情報を
描画(書き込み)し、表示(読み出し)する。つまり、
VRAMアクセス時のモードを描画または表示モードに切り
替えるストローブ信号がAND回路4,5のそれぞれの1入力
に入力され、また、他の1入力にはアドレスの最上位ビ
ットの信号が入力される。このため、CRTC1によりアク
セスされるVRAM2,3が選択され、この選択されたVRAM2,3
に情報が描画され、またはこの選択されたVRAM2,3から
情報が表示される。
例えば、第4図のアドレスマップを参照してこの動作を
説明すると以下のようになる。
同図において、6はVRAM2,3におけるアドレスマップを
示し、図の左側から右側に向かって、さらに上側から下
側に向かってアドレスが増えるものとし、範囲AをVRAM
2のメモリバンク0,範囲BをVRAM3のメモリバンク1とす
る。なお、7はCRT画面の表示を示す。
ここで、描画および表示開始アドレスをVRAM2,3上の任
意のロケーションに設定することにより、VRAM2,3と情
報の授受が行われる。表示の場合においてはこれにより
表示画面の移動、つまり、スクロールが可能となる。例
えば、表示開始アドレスをSA0に設定するとこのSA0以降
に記憶された情報が表示され、この表示中において表示
開始アドレスをSA1に設定すると、相対的にCRT画面の表
示は上方にスクロールし、従来表示されていなかった部
分がCRT画面の下部に表示される。さらに、予め表示さ
れていなかった部分に新たな表示情報を描画しておく
か、あるいはスクロール後に描画することによってもス
クロールアップが可能である。また、これとは逆に、表
示開始アドレスをSA1からSA0に換えることにより、CRT
画面の上部に新たな情報が表示されてスクロールダウン
が行われる。
〔考案が解決しようとする課題〕
しかしながら、上述のような操作を繰り返し、表示開始
アドレスを増加,減少しつつ表示されていなかった部分
のみ描画してスクロールを連続的に実行した場合、スク
ロールの速度は速くなるがこのために複数に分割された
VRAM領域のバンクをまたがって使用することになり、メ
モリエリアの利用効率が悪くなり、しかも、VRAMに保存
しておきたい別画面の表示情報も失われてしまうという
課題を有していた。
例えば、第4図を用いてこれを説明すると、描画および
表示開始アドレスをSA2に設定すると、VRAM2およびVRAM
3のバンク0およびバンク1に渡って情報が記憶される
こととなるので、有効にメモリエリアが使用されていな
いことになる。
〔課題を解決するための手段〕
本考案はこのような課題を解決するためになされたもの
で、CRT画面に表示させる表示データを記憶するととも
に、所定のアドレス領域単位で複数のバンクに分割され
たディスプレイメモリと、このディスプレイメモリの任
意のアドレスに所定の表示データを書き込むCRTコント
ローラと、CRTコントローラからの表示データを記憶す
るバンクとしてメモリバンクのうちのいずれか1つを決
定するバンクセレクタとから構成され、バンクセレクタ
は、予め設定されている情報に基づいて複数のメモリバ
ンクのうちのいずれか1つかを選択する選択信号を出力
するバンク選択回路と、予め設定されている情報に基づ
いてバンクセレクタを全域使用モードまたは指定バンク
使用モードのいずれかに決定するモード信号を出力する
モード決定回路と、選択信号、モード信号およびCRTコ
ントローラからのアドレス信号を入力とし、モード信号
により全域使用モードが選択されている場合にはアドレ
ス信号に対応するバンクを表示データ記憶のためのバン
クとして決定し、モード信号により指定バンク使用モー
ドが選択されている場合には選択信号により選択されて
いるバンクを表示データ記憶のためのバンクとして決定
するバンク決定回路とを有するものである。
〔作用〕
バンクセレクタにより選択されたメモリバンクにのみ情
報が記憶される。
〔実施例〕
次に本考案について図面を参照して説明する。第1図は
本考案の一実施例の回路構成を表すブロック図であり、
第3図と同一または相当部分については同符号を用いて
その説明は省略する。
同図において、11はVRAM2,3のメモリバンク0,1を選択し
て使用バンクを決定するバンクセレクタ、12はCRTC1に
より制御されバンク0,1を選択するためのセレクト信号
を出力するバンク選択フリップフロップ、13はCRTC1に
より制御されバンクセレクタ11のモードを決定するモー
ド信号を出力するモード決定フリップフロップである また、14はCRTC1の出力するストローブ信号,CRTC1の出
力するアドレスの最上位ビット信号の反転信号およびモ
ード信号の反転信号を入力するAND回路、15はストロー
ブ信号,アドレスの最上位ビット信号およびモード信号
の反転信号を入力とするAND回路、16はストローブ信
号,セレクト信号の反転信号およびモード信号を入力と
するAND回路、17はストローブ信号,セレクト信号およ
びモード信号を入力とするAND回路、18はAND回路14とAN
D回路16の出力を入力とするOR回路、19はAND回路15とAN
D回路17の出力を入力とするOR回路であり、これらAND回
路14〜17およびOR回路18,19はモード決定回路を構成す
る。
このような構成において、第2図のアドレスマップを参
照して本実施例の動作を説明すると以下のようになる。
なお、第2図において、第4図と同一または相当部分に
ついては同一符号を用いてその説明は省略する。
まず、CRT画面に表示される情報をVRAM2に描画する場合
について説明する。
CRTC1は、モード決定フリップフロップ13を制御してモ
ード信号を「H」レベルにし、バンクセレクタ11の動作
モードをバンクを一方に固定する動作モードに設定す
る。つまり、モード決定フリップフロップ13の出力する
モード信号が「H」レベルになると、AND回路14,15のモ
ード信号入力が偽となるため、これら各回路の出力信号
は必ず「L」レベル信号となる。なお、この際、AND回
路14,15に入力されているアドレス信号は無効となる。
続いて、CRTC1は、バンク選択フリップフロップ12を制
御してセレクト信号を「L」レベルにし、AND回路17の
出力信号を「L」レベル信号とする。さらに、ストロー
ブ信号を「H」レベルにしてRAMアクセスを開始する。
このため、AND回路16に入力される3入力のみが全て有
効となり、AN回路16の出力信号のみが「H」レベルにな
る。そして、この「H」レベル信号はOR回路18から出力
され、VRAM2のバンク0がイネーブル状態となり、デー
タバス上の表示情報はVRAM2に記憶される。
この状態で第2図のアドレスマップに示されるようにSA
2以降を描画すると、CRTC1により指定されたアドレスが
バンク0の最終アドレスに達した後バンク0の先頭アド
レスに戻り、引き続く描画情報はバンクの先頭部に記憶
される。これは、従来のようにCRTC1から出力されるス
トローブ信号が切り替わらず、VRAM2にストローブ信号
が出力され続けてバンク0がイネーブル状態にあり、か
つ、アドレスの最上位ビットが無視されるためである。
一方、CRT画面に表示される情報をVRAM2から読み出し、
これをCRT画面に表示する場合についても以上の処理と
同様である。
このように本実施例は、バンクセレクタ11を設けたこと
により、VRAM2のバンク0あるいはバンク1のみを使用
してCRT画面に情報を表示することが出来、メモリエリ
アの有効利用を図ることが可能となった。
〔考案の効果〕
以上説明したように本考案は、バンクセレクタに、設定
情報に基づいて複数のメモリバンクのうちのいずれか1
つを選択する選択信号を出力するバンク選択回路と、設
定情報に基づいてバンクセレクタを全域使用モードまた
は指定バンクを使用モードのいずかに決定するモード信
号を出力するモード決定回路とを設けて、モード決定回
路からのモード信号により全域使用モードが選択されて
いる場合にはアドレス信号に対応するバンクを表示デー
タ記憶のためのバンクとして決定し、また指定バンク使
用モードが選択されている場合にはバンク選択回路から
の選択信号により選択されているバンクを表示データ記
憶のためのバンクとして決定するようにしたので、予め
指定バンク使用モードを設定するとともに実際に使用す
るバンクを設定しておくことにより、CRTコントローラ
からバンクに割り当てられた領域を越えるアドレスか指
定された場合でも、バンクセレクタにより選択されたメ
モリバンクにのみ情報が記憶される。このため、メモリ
エリアの利用効率は向上してメモリエリアの有効利用が
図れるディスプレイメモリアクセス制御装置が得られる
という効果を有し、また、従来のように、メモリに保存
しておきたい別画面の表示情報が失われてしまうといっ
た課題は解消されるという効果を有する。
【図面の簡単な説明】
第1図は本考案の一実施例の回路構成を表すブロック
図、第2図はこの実施例によるバンクの使用状況を示す
アドレスマップ、第3図は従来の回路構成を示すブロッ
ク図、第4図はこの従来技術によるバンクの使用状況を
示すアドレスマップである。 1……CRTコントローラ、2,3……VRAM、11……バンクセ
レクタ、12……バンク選択フリップフロップ、13……モ
ード決定フリップフロップ、14,15,16,17……AND回路、
18,19……OR回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】CRT画面に表示させる表示データを記憶す
    るとともに、所定のアドレス領域単位で複数のバンクに
    分割されたディスプレイメモリと、 このディスプレイメモリの任意のアドレスに所定の表示
    データを書き込むCRTコントローラと、 CRTコントローラからの表示データを記憶するバンクと
    して前記メモリバンクのうちのいずれか1つを決定する
    バンクセレクタとから構成され、 前記バンクセレクタは、 予め設定されている情報に基づいて前記複数のメモリバ
    ンクのうちのいずれか1つを選択する選択信号を出力す
    るバンク選択回路と、 予め設定されている情報に基づいて前記バンクセレクタ
    を全域使用モードまたは指定バンク使用モードのいずれ
    かに決定するモード信号を出力するモード決定回路と、 前記選択信号、モード信号および前記CRTコントローラ
    からのアドレス信号を入力とし、前記モード信号により
    前記全域使用モードが選択されている場合には前記アド
    レス信号に対応するバンクを表示データ記憶のためのバ
    ンクとして決定し、前記モード信号により前記指定バン
    ク使用モードが選択されている場合には前記選択信号に
    より選択されているバンクを表示データ記憶のためのバ
    ンクとして決定するバンク決定回路とを有することを特
    徴とするディスプレイメモリのアクセス制御装置。
JP1989026089U 1989-03-09 1989-03-09 デイスプレイメモリのアクセス制御装置 Expired - Lifetime JPH0738947Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989026089U JPH0738947Y2 (ja) 1989-03-09 1989-03-09 デイスプレイメモリのアクセス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989026089U JPH0738947Y2 (ja) 1989-03-09 1989-03-09 デイスプレイメモリのアクセス制御装置

Publications (2)

Publication Number Publication Date
JPH02117591U JPH02117591U (ja) 1990-09-20
JPH0738947Y2 true JPH0738947Y2 (ja) 1995-09-06

Family

ID=31247397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989026089U Expired - Lifetime JPH0738947Y2 (ja) 1989-03-09 1989-03-09 デイスプレイメモリのアクセス制御装置

Country Status (1)

Country Link
JP (1) JPH0738947Y2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56154784A (en) * 1980-04-30 1981-11-30 Fujitsu Ltd Monochromatic imaginary picture system
JPS61145589A (ja) * 1984-12-19 1986-07-03 株式会社ピーエフユー メモリ制御装置

Also Published As

Publication number Publication date
JPH02117591U (ja) 1990-09-20

Similar Documents

Publication Publication Date Title
JPH0347514B2 (ja)
JP2659614B2 (ja) 表示制御装置
JPH0569229B2 (ja)
JPH0738947Y2 (ja) デイスプレイメモリのアクセス制御装置
JPS6273385A (ja) 境界検出対象領域指示回路
JPH02310592A (ja) 画面スクロール制御方式
JPS5835592A (ja) 表示画面分割装置
US6002391A (en) Display control device and a method for controlling display
JPS62127790A (ja) マルチウインドウ表示制御方式
JPH08286602A (ja) 地図表示装置
JP2555325B2 (ja) 表示装置
JPH06230758A (ja) 表示装置の表示制御装置
JPS63253396A (ja) 表示装置
JPH03150678A (ja) グラフィックディスプレイ装置
JPS6147984A (ja) 画像表示装置
JP2000298463A (ja) 静止画像表示装置
JPH04263375A (ja) ダブルバッファ描画制御方法
JPH08263014A (ja) 液晶表示制御回路及び液晶表示制御方法
JPH06149222A (ja) スクロール表示制御装置
JPS60254225A (ja) ビデオramのアクセス方法
JPS59180584A (ja) 画面表示制御装置
JPH0752336B2 (ja) マルチウィンドウ表示におけるステータス行の表示方式
JPH0362394A (ja) メモリ高速ライト方式
JPS6350891A (ja) 塗り潰し描画形成装置
JPS6029837A (ja) 情報処理装置