JPS6350891A - 塗り潰し描画形成装置 - Google Patents

塗り潰し描画形成装置

Info

Publication number
JPS6350891A
JPS6350891A JP61195860A JP19586086A JPS6350891A JP S6350891 A JPS6350891 A JP S6350891A JP 61195860 A JP61195860 A JP 61195860A JP 19586086 A JP19586086 A JP 19586086A JP S6350891 A JPS6350891 A JP S6350891A
Authority
JP
Japan
Prior art keywords
color
boundary
screen memory
fill
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61195860A
Other languages
English (en)
Inventor
勝 田ノ下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP61195860A priority Critical patent/JPS6350891A/ja
Publication of JPS6350891A publication Critical patent/JPS6350891A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、ビットマツプ形(ラスクスキャン形)ディ
スプレイ装置における塗り潰し描画形成装置の改良に関
する。
〔従来の技術〕
従来の塗り潰し描画形成装置としては、例えば第2図に
示す構成を有するものが知られている。
この従来例は、ビットマツプ型CRTディスプレイ装置
の表示画面の画素(ドソ:・)に1:1で対応して表示
画面の色情報を画素単位で記憶する画面メモリ1を有し
、この画面メモリ1にアドレスバス2及びデータバス3
を介してプロセッサユニット4が接続されている。この
プロセッサユニット4は、画面メモリ1をアクセスして
種々の描画の書込及び続出を実行して、ビットマツプ型
CRTディスプレイ装置の表示画面に表示する。
ところで、描画を行う場合に、ある特定の境界色で囲ま
れた範囲を所望色で塗り潰すようにした塗り潰し描画手
法を必要とする場合がある。この塗り潰し描画において
は、描画範囲が境界色で決定されるため、プロセッサユ
ニット・tは、画面メモリ1を一画素ずつ読出して、境
界色を表す画素情報を探査する処理が必要となる。
この境界色探査処理は、通常第3図に示すように、画素
aから境界色が書込まれている画素fまで塗り潰す場合
、プロセッサユニット4は、第4図に示す処理を実行す
る。
すなわち、ステップ■で境界色探査処理の開始画素アド
レスを設定する(第3図の画素a)。
次いで、ステップ■に移行して画素の色情報を読込んで
からステップ■に移行して読込んだ色情報が境界色であ
るか否かを判定する。その判定結果が境界色以外の色で
あるときには、ステップ■に移行して、予め設定した塗
り潰し色で画素を画面メモリ2に書込み、次いでステッ
プ■に移行して画素アドレスを更新してからステップ■
に戻る。
一方、ステップ■の判定結果が境界色であるときには、
そのまま境界色探査処理を終了する。
〔発明が解決しようとする問題点〕
しかしながら、上記従来の塗り潰し描画形成装置にあっ
ては、プロセッサユニット4で、画素の′読込み及び境
界色か否かの判定を行う必要があるため、塗り潰しのた
めの描画速度が遅くなるという問題点があった。
そこで、この発明は、上記従来例の問題点に着目してな
されたものであり、画面メモリからの画素の読込み、境
界色の判定及び塗り潰し色の書込みを処理装置の1回の
アクセスサイクル間に実行させることによって、塗り潰
し描画の描画時間を短縮させることが可能な塗り潰し描
画形成装置を提供することを目的としている。
〔問題点を解決するための手段〕
上記目的を達成するために、この発明は、画素単位のア
クセスが可能な画面メモリと、該画面メモリをアクセス
可能な処理装置と、該処理装置による前記画面メモリの
読込時にその出力画素情報が境界色か否かを判定する境
界色判定回路と、該境界色判定回路の判定結果が境界色
であるときに、そのことを前記処理装置に通知し、境界
色以外であるときに前記画面メモリに塗り潰し色及び書
込信号を出力する制御回路とを備えたことを特徴として
いる。
〔作用〕
この発明においては、塗り潰し描画を行う際に、処理装
置で画面メモリの1画素分を読出す読込時に、画面メモ
リから出力された画素色情報を境界色判定手段で境界色
であるか否かを判定し、該境界色判定手段の判定結果が
境界色以外の色であるときに、制御回路で予め設定され
た塗り潰し色及び書込信号を画面メモリに出力して、前
記処理装置の読込アドレスを使用して書込み、境界色判
定手段の判定結果が境界色であるときには、制御回路で
その旨を処理装置に通知することにより、処理装置が画
面メモリの読込みを行うサイクルの間に、境界色の判定
、画素の塗り潰しを同時に行わせることが可能となり、
塗り潰し描画の描画時間を短縮することができる。
〔実施例〕
以下、この発明の実施例を図面に基づいて説明する。
第1図はこの発明の一実施例を示すブロック図である。
図中、1はビットマツプ型CRTディスプレイ装置の表
示画面の各画素に1;1で対応して画素色情報をアクセ
ス可能な画面メモリ、2はアドレスバス、3はデータバ
ス、4は処理装置としてのプロセッサユニット、5はモ
ード切換レジスタ、6はアドレスセレクタ、7は境界テ
ーブルメモリ、8は退避レジスタ、9はマルチプレクサ
、10は塗り潰し色レジスタである。
モード切換レジスタ5は、プロセッサユニット4から書
込可能に構成され、プロセッサユニットlで塗り潰し描
画以外の通常描画モードが設定された時に例えば論理値
“°0”、塗り潰し描画モードが設定された時に論理値
“1”のモード選択信号Mを出力する。
アドレスセレクタ6は、アドレスバス2及びデータバス
3の各データが供給されると共に、モード切換レジスタ
5のモード選択信号Mが選択信号として供給され、モー
ド切換レジスタ5のモード選択信号Mが論理値“0°“
のときには、アドレスバス2を選択し、論理値゛1′”
のときにはデータバス3を選択してこれらを境界テーブ
ルメモリ7に出力する。
境界テーブルメモリ7は、境界色判定回路としての境界
色を記憶するメモリであり、ビットマツプ型CRTディ
スプレイ装置の表示色と同数のメモリ容量を有し、これ
らが表示色の色情報に対応してアドレス付けされ、且つ
プロセッサユニット4からアクセス可能で、通常描画モ
ード時にプロセッサユニット4から境界色情報に対応す
るアドレスデータによって当該アドレス位置のビットに
“1”が書込まれる。したがって、塗り潰しモードで、
アドレスセレクタ6を介して画面メモリ1の読出色情報
がアドレス信号として入力されると、そのアドレスに対
応するビットが“1”であるときには、これがそのまま
境界色であることを表す境界色判定信号BDとして読出
され、“′0”であるときには、境界色以外の色である
ことを表す境界色判定信号BDとして読出される。
退避レジスタ8は、境界テーブルメモリ7から出力され
る境界色判定信号BDを取り込み、これをプロセッサユ
ニット4による画面メモリ1の一画素の読込動作が終了
するまで保持し、その読込動作の終了後に保持内容をク
リアする。
マルチプレクサ9は、退避レジスタ8の出力、モード選
択信号M、プロセッサユニット4からの読込信号REが
入力され、これらに基づき書込信号WR及び境界色フラ
グ信号BFをそれぞれ形成する。ここで、書込信号WR
は、画面メモリ1にデータバス3上のデータを書込ませ
る信号であり、退避レジスタ8の出力が論理値“0” 
(境界色以外)で且つ塗り潰しモード時で、プロセッサ
ユニット4で画面メモリ1の読込サイクルが実行された
ときに出力される。また、境界色フラグ信号BFは、プ
ロセッサユニット4に境界色が発見されたことを通知す
るための信号であり、退避レジスタ8の出力が論理値“
1” (境界色)で且つ塗り潰しモード時であり、プロ
セッサユニット4で画面メモリ1の読込サイクルが実行
されたときに出力される。
塗り潰し色レジスタ10は、プロセッサユニット4から
塗り潰し色を書込可能なレジスタであり、塗り潰し描画
を行う際にプロセッサユニット4から塗り潰し色情報が
書込まれ、マルチプレクサ9からの書込信号WRが入力
されると格納している塗り潰し色をデータバス3に出力
する。
ここに、マルチプレクサ9及び塗り潰し色レジスタ10
で制御回路が構成されている。
次に、上記実施例の動作を説明する。今、塗り潰し描画
以外の通常の描画を行うものとすると、この状態では、
プロセッサユニット4によってモード切換レジスタ5に
通常描画モードが設定されるので、このモード切換レジ
スタ5から論理値“0”のモード選択信号Mがアドレス
レジスタ6及びマルチプレクサ9に出力される。
このため、アドレスセレクタ6でアドレスバス2が選択
され、そのアドレスデータが境界色テーブルメモリ7に
入力され、そのアドレスデータに応じたアドレスに格納
されている境界色が選定される。
しかしながら、この状態では、マルチプレクサ9から書
込信号WR及び境界色フラグ信号BFが出力されること
がないので、塗り潰し描画動作を行うことはなく、プロ
セッサユニット4によって所望の描画を画面メモリ1に
書込むと共に、これをルックアップテーブル(図示せず
)によって読出し、ビデオD/Aコンバータ(図示せず
)で信号に変換してビットマツプ型CRTディスプレイ
装置(図示せず)に供給することにより、その表示画面
に表示することができる。
この通常描画モードから、プロセッサユニット4で画面
メモリ1に所望の色を境界色とした描画を書込み、次い
でモード切換レジスタ5を通常描画モードを設定したま
ま、アドレスバス2に前記画面メモリ1に書込んだ境界
色情報をアドレスデータとして境界色テーブルメモリ7
に送出する。
すると、モード切換レジスタ5からの論理値“0”″の
モード選択信号Mによってアドレスセレクタ6がアドレ
スバス2側に切換えられているので、アドレスバス2上
のアドレスデータがアドレスセレクタ6を介して境界色
テーブルメモリ7に入力され、これに格納されている境
界色に対応するビットに“llnが、それ以外のビット
に”0”が書込まれる。
この状態で、プロセッサユニット4によってモード切換
レジスタ5に塗り潰しモードを設定し、そのモード選択
信号Mを論理値“1゛とすると共に、塗り潰し色レジス
タ10に所望の塗り潰し色情報を書込む。
したがって、アドレスセレクタ6がデータバス3側に切
換えられ、次いでプロセッサユニット4から読込信号R
Eを画面メモリ1及びマルチプレクサ12に出力すると
共に、境界色探索処理の開始画素アドレスをアドレスバ
ス2に送出して画面メモリ1の読込処理を開始する。
このように、プロセッサユニット4から読込信号RE及
び画素アドレスが出力されると、画面メモリ1からその
画素アドレスに対応する位置に格納されている色情報が
データバス3に読出される。
この続出された色情報は、アドレスセレクタ6を介して
境界色テーブルメモリ7に入力され、この境界色テーブ
ルメモリ7で色情報のアドレス位置のビットが読出され
る。このとき、読出色情報が境界色以外の色情報である
ときには、境界テーブルメモリ7から“0パの境界色判
定信号BDが退避レジスタ8に出力され、この退避レジ
スタ8によって、プロセッサユニット4の読込動作が終
了するまで保持されると共に、マルチプレクサ9に入力
される。
このとき、マルチプレクサ9には、論理値“1”のモー
ド選択信号Mと論理値“1”の読込信号REが入力され
ているので、このマルチプレクサ9から論理値“1″′
の書込信号WRが画面メモリ1及び塗り潰し色レジスタ
10のゲート1)に出力される。その結果、塗り潰し色
レジスタ10に格納されている所定の塗り潰し色情報が
データバス3を介して画面メモリ1に送出され、これが
前記読込アドレスによって指定されたアドレス位置に書
込まれる。以上の処理がプロセッサユニット4の読込動
作の1サイクル内で瞬時的に実行される。
上記読込サイクルが終了すると、プロセッサユニット4
からのアドレスが更新されると共に、読込信号REが出
力されて、画面メモリ1から再度色情報が読出され、こ
れが境界色と異なる場合には、上記と同様の処理を行う
そして、画面メモリ1から読出された色情報が境界色と
一致すると、境界色テーブルメモリ7から1”の境界色
判定信号BDが出力され、これが退避レジスタ8を介し
てマルチプレクサ9に入力される。したがって、このマ
ルチプレクサ9から境界色フラグ信号BFがプロセッサ
ユニット4に出力され、このプロセッサユニット4で境
界色であることを認識することができる。
以上のように、プロセッサユニット4は境界色フラグ信
号BFが入力されるまで、順次アドレスを更新しながら
画面メモリ1の読込動作を行うだけで、塗り潰し描画処
理を実行することができる。
しかも、境界色判定回路として境界色テーブルメモリ7
を適用しているので、プロセッサユニット4による境界
色の指定及び画面メモリ1から出力される色情報が境界
色であるか否かの判定を容易に行うことができ、境界色
判定回路の構成を簡略化することができる利点がある。
なお、上記実施例では、境界色判定回路として境界色テ
ーブルメモリ7を適用した場合について説明したが、こ
れに限定されるものではなく、比較回路、一致検出回路
等を通用し得るものである。
〔発明の効果〕
以上説明したように、この発明によれば、処理装置で画
面メモリを画素単位でアクセスして所要の所要色を境界
色とする描画パターンを書込み、その境界色と、指定し
た画素との間の画素を所望色で塗り潰すようにした塗り
潰し描画を形成する際に、処理装置から画面メモリに読
込信号及び読込アドレスデータを送出し、これによって
読出した色情報を境界色判定回路で境界色であるか否か
を判定し、その判定結果が境界色以外の色であるときに
は、画面メモリの読込アドレスによって指定された画素
位置に、制御回路によって塗り潰し色を書込み、境界色
であるときには、制御回路でその旨を処理装置に通知す
るように構成したので、処理装置で画面メモリを読込動
作中に境界色の判定及び画素の塗り潰しを実行すること
ができ、これらの処理を処理装置で行う必要がないので
、塗り潰し描画処理を従来例に比較して高速化すること
ができ、描画処理時間を通常の描画処理と同様の処理時
間に短縮することができるという効果が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は従来例を示すブロック図、第3図は境界色探査処理の
説明に供する説明図、第4図は従来例における塗り潰し
描画処理手順を示すフローチャートである。 図中、1は画面メモリ、2はアドレスバス、3はデータ
バス、4はプロセッサユニット、5はモード切換レジス
タ、6はアドレスセレクタ、7は境界色テーブルメモリ
、8は退避レジスタ、9はマルチプレクサ、10は塗り
潰し色レジスタである。 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)画素単位のアクセスが可能な画面メモリと、該画
    面メモリをアクセス可能な処理装置と、該処理装置によ
    る前記画面メモリの読込時にその出力画素情報が境界色
    か否かを判定する境界色判定回路と、該境界色判定回路
    の判定結果が境界色であるときに、そのことを前記処理
    装置に通知し、境界色以外であるときに前記画面メモリ
    に塗り潰し色及び書込信号を出力する制御回路とを備え
    たことを特徴とする塗り潰し描画形成装置。
  2. (2)前記境界色判定回路が画面メモリに格納される色
    情報をアドレス信号とする境界色テーブルメモリで構成
    されている特許請求の範囲第1項記載の塗り潰し描画形
    成装置。
JP61195860A 1986-08-21 1986-08-21 塗り潰し描画形成装置 Pending JPS6350891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195860A JPS6350891A (ja) 1986-08-21 1986-08-21 塗り潰し描画形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195860A JPS6350891A (ja) 1986-08-21 1986-08-21 塗り潰し描画形成装置

Publications (1)

Publication Number Publication Date
JPS6350891A true JPS6350891A (ja) 1988-03-03

Family

ID=16348191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195860A Pending JPS6350891A (ja) 1986-08-21 1986-08-21 塗り潰し描画形成装置

Country Status (1)

Country Link
JP (1) JPS6350891A (ja)

Similar Documents

Publication Publication Date Title
JPS6318227B2 (ja)
EP0324386A2 (en) Memory testing device
JPH0355832B2 (ja)
US5440680A (en) Image display controller having a common memory for storage of image overlay data and window identification data
US4816812A (en) Method and system for displaying images in adjacent display areas
KR890004306B1 (ko) 라스터주사 디지탈 디스플레이 시스템과 상기 시스템의 예정된 데이타조합 및 화소 검출방법과 그래픽제어 시스템 및 그 방법
KR940001668B1 (ko) 컴퓨터시스템의 출력디스플레이를 신속하게 소거하는 개량된 장치
US4748442A (en) Visual displaying
JPS6267632A (ja) コンピュータ表示装置
JPS5960488A (ja) カラ−グラフイツクメモリのデ−タ書き込み装置
JPS6350891A (ja) 塗り潰し描画形成装置
US4574347A (en) Data processing apparatus for performing high-speed arithmetic operations
JPS60135995A (ja) 色コ−ド変換メモリ
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JP2001505674A (ja) Vgaと整合性を有するビデオ表示アダプタを用いて効率的なメモリ読み出し動作を行なうための方法及び装置
JPS60128493A (ja) 表示制御方式
JPH076087A (ja) フレームバッファのアクセス方法
JPH0528771A (ja) メモリ素子
JPS6067986A (ja) 表示装置への表示デ−タ書き込み方法
JPH06333004A (ja) 画像処理装置
JPH08241420A (ja) 図形の描画方法および装置
JPS60205584A (ja) カラ−グラフイツクデイスプレイ装置
JPS59184393A (ja) カ−ソル表示装置
JPS60192988A (ja) 表示装置
JPH0318716B2 (ja)