JPH0318716B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はカラー表示装置に関し、特にビツド・
マツプ方式のカラーグラフイクデイスプレイ装置
におけるグラフイツク描画機能の改良に関する。

従来技術 この種のデイスプレイ装置は、画面上に表示さ
れるピクセル（点）の色を例えば３原色（青、
赤、緑）に分解して、これ等各原色毎に１画面を
構成する画素数（ビツト数）からなるビデオ用ラ
ンダムアクセスメモリ（VRAM）に夫々記憶す
る構成となつている。この場合、１つの原色に対
応するVRAMを１プレーンと称し原色数に相当
するだけのプレーンを有するもので、３原色の場
合には３つのプレーンを有することになる。この
様な装置において、ペイント機能（予めある色の
ピクセルで描画された閉領域内を塗りつぶす描画
機能をいう）を実現する場合、ペイント処理の端
点である閉領域の境界点の検出は、次の如く行わ
れる。

(1) 画面上の１水平線に対する第１のプレーンの
VRAMから画面上のピクセル（画素）に対応
する１ビツトの情報を読出す。

(2) 上記(1)の操作を全プレーンにつき行う。

(3) 読出した全プレーンのビツトパターンと、境
界点として予め指定されているビツトパターン
とが一致するか否かを検出して、一致していれ
ば境界点と判断する。

(4) 上記(1)〜(3)を、ぬりつぶし範囲（線分）が決
定されるまで１水平線上のビツトアドレスを１
ビツトずつずらしつつ繰返す。

こゝで、VRAMの読出し機構は16ビツト（ワ
ード）又は８ビツト（バイト）単位で読出すよう
になつているのに対し、上述した方式では、１回
に読出されるワード又はバイト中のビツトしか処
理に用いておらず、よつてペイント処理速度が著
しく遅いという欠点がある。

発明の目的 本発明の目的はペイント処理を高速化するよう
にしたカラー表示装置のペイント処理時における
境界点検出装置を提供することである。

発明の構成 本発明によるカラー表示装置のペイント処理時
における境界点検出装置は、カラーデイスプレイ
の１画面に相当する画素情報を各原色毎に夫々記
憶する画面記憶手段と、当該１画面における１水
平線を構成する画素情報を記憶するに必要な容量
を有する水平線記憶手段と、画面上においてペイ
ント処理をなすべき部分の所定水平線上における
境界点の各原色毎の指定情報を予め記憶する境界
点記憶手段と、画面記憶手段の各々から順次読出
された所定水平線上の各原色毎の画素情報と境界
点記憶手段の各原色毎の指定情報との一致不一致
を夫々検出してこれ等一致不一致に夫々対応した
２値情報を水平線記憶手段に順次格納する制御手
段とを有し、この水平線記憶手段の内容を基にペ
イント処理部分の境界点を探索可能としてなるこ
とを特徴としている。

実施例 以下に図面を用いて本発明の実施例について説
明する。本例ではカラー表示を青Ｂ、赤Ｒ及び緑
Ｇの３原色にて行う場合につき述べる。図におい
て、これ等３原色に夫々対応してＢ，Ｒ及びＧの
３つのVRAMプレーン１〜３が設けられており、
カラーデイスプレイの１画面に相当する画素情報
「１」，「０」を各原色毎に夫々記憶し得るように
なつている。

これ等各プレーン１〜３において互いに対応す
る所定水平線を構成する画素情報群１０１〜１０
３がメモリ読出し信号４〜６として図の左から右
へ順次画素単位に導出されて夫々対応する排他的
論理和ゲート１１〜１３の各１入力となつてい
る。

一方、Ｂ，Ｒ及びＧの各原色用の境界点記憶用
レジスタ７が設けられており、VRAMプレーン
１〜３から現在読出されている水平線１０１〜１
０３上における各原色のペイント処理領域の境界
点指定情報がこのレジスタ７に予め記憶されてい
る。すなわち、図の例では、原色Ｂに対して水平
線１０１の境界点指定情報は「１」であり、Ｒ及
びＧに対しての各境界点指定情報は夫々「０」及
び「１」となつている。これ等各指定情報が、
VRAMプレーン１〜３の水平線１０１〜１０３
の構成ビツト情報４〜６と同期して読出されて排
他的論理和ゲート１１〜１３の各他入力信号８〜
１０となるのである。

これ等各ゲート１１〜１３の出力は否定論理ゲ
ート（インバータ）１４〜１６によつて夫々ビツ
ト反転を受け論理積ゲート１７の３入力となる。
この論理積ゲート１７の出力１８が順次メモリ１
９へ入力され記憶される。このメモリ１９は１本
の水平線１０１〜１０３を構成する画素情報に対
する上記の論理演算結果を記憶する容量を備えて
いる。このメモリ１９には、指定された境界色の
ピクセルに対応するビツトは「１」、そうでない
ものは「０」となるので、各プレーンメモリ１〜
３を全て走査することなく、当該水平線メモリ１
９を走査するのみでこの水平線上の境界点が瞬時
に探査可能となるのである。従つて、１画面上の
ペイント処理部のすべての境界点の探査は、上記
動作をすべての水平線に対して順次を行うことに
より可能となる。

図において、アドレス指定部２１，２２は境界
点検出処理時にCPU２０からの制御によつて
夫々水平線メモリ１９、メモリプレーン１〜３の
アドレスを指定するものである。境界点を指定す
るレジスタ７の水平線毎の境界点指定ビツト情報
は、CPU２０により逐次更新される。

水平線メモリ１９に格納されている１水平線の
境界点検出情報はCPU２０により順次読出され
つつメインメモリ２３に書込まれ、各水平線対応
に境界点検出情報がこのメインメモリ２３内に全
て記憶される。

一方、ペイント処理を含む描画制御をなすグラ
フイツク表示制御部２４、CRT制御部２５、
CRT２６及び描画制御時の各メモリプレーン１
〜３のアドレスを指定するアドレス指定部２７と
が設けられている。

ペイント処理命令によつてペイン開始点が予め
指定されており、このペイント開始点は塗つぶす
べき閉領域内の所定の一点であり、アドレス（座
標）として命令オペランドにて与えられており、
これを用いて、その点を含む水平線上の境界点間
（この境界点は既にメインメモリ２３に水平線対
応に記憶されている）を指定色で塗つぶすのであ
る。

当該指定点を含む水平線に対する上記処理が終
了すると、その水平線から上の水平線に対して上
記と同様の処理を行い、また下の水平線対しても
同様の処理をなし、ペイント処理を行うのであ
る。かかるペイント処理自体は従来の周知のペイ
ント処理動作と何等変わるものではなく、要は本
発明では、ペイント処理の前処理である境界点の
検出に特徴を有するのである。

尚、メモリ１９とレジスタ７とは、全水平線の
数だけ設けておくこともできるが各論理ゲートも
それに応じて必要となり構成が複雑化するので、
図の様に１組の回路構成のみで、コンピユータ等
にる制御により各水平線に関する上記動作を切替
えて行うようにすれば簡素化可能となる。

発明の効果 本発明によれば、ペイント処理専用の水平線メ
モリと、境界点情報メモリと、更には論理ゲート
回路を付加する構成により、当該水平線メモリの
内容を走査するのみでペイント処理領域の境界点
が瞬時に探査可能となり、ペイント処理機能の高
速化が実現できるという効果がある。

【図面の簡単な説明】

図は本発明の実施例のブロツク図である。 主要部分の符号の説明、１〜３…VRAMプレ
ーン、７…境界点情報レジスター、１９…水平線
メモリ。

Claims (1)

【特許請求の範囲】
1. １ カラーデイスプレイの１画面に相当する画素
   情報を、色の構成要素である原色毎に夫々記憶す
   る複数のビデオメモリプレーンを有するカラー表
   示装置のペイント処理時における境界点検出装置
   であつて、前記１画面における水平線を構成する
   画素情報を記憶するに必要な容量を有する水平線
   記憶手段と、画面上においてペイント処理をなす
   べき部分の１の水平線上における境界点の各原色
   毎の指定情報を予め記憶する境界点情報記憶手段
   と、前記ビデオメモリプレーン上の各々の前記１
   の水平線上に対応した同一位置画素を順次読出す
   読出手段と、この読出された画素情報と前記境界
   点記憶手段に記憶されている指定情報とを各原色
   毎に比較して全て一致しているか否かを検出する
   一致検出手段と、この一致検出手段の検出結果を
   前記水平線記憶手段の対応する位置に書込む書込
   手段とを含み、この水平線記憶手段内に一致を示
   す情報が格納されている水平線上の位置を前記境
   界点とするようにしたことを特徴とする境界点検
   出装置。