JPH0736496B2 - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH0736496B2 JPH0736496B2 JP62140995A JP14099587A JPH0736496B2 JP H0736496 B2 JPH0736496 B2 JP H0736496B2 JP 62140995 A JP62140995 A JP 62140995A JP 14099587 A JP14099587 A JP 14099587A JP H0736496 B2 JPH0736496 B2 JP H0736496B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体回路に関し、特に低電圧動作が可能で
ありしかもトランジスタのβ依存性が少ないカレントミ
ラー回路の構成に適した半導体回路に関する。
ありしかもトランジスタのβ依存性が少ないカレントミ
ラー回路の構成に適した半導体回路に関する。
（従来の技術） 第５図は従来の典型的なカレントミラー回路を示すもの
で、NPNトランジスタT1、T2のそれぞれのエミッタが接
地端子に共通接続され、またそれぞれのベースが相互接
続されると共に、一方のトランジスタT1のベースおよび
コレクタが相互接続された構成になっている。トランジ
スタT1、T2のβが同一値で、このβが無限大の値を有す
るような理想状態では、トランジスタT2のコレクタ電流
すなわち出力電流I outの値はトランジスタT1のコレク
タに供給され入力電流I inの同一値となる。しかしなが
ら、実際にはトランジスタT1、T2のβは有限の値である
ため、以下の式から明らかのように出力電流I outの値
はβに依存し、入力電流I inの値と等しくなくなる。
で、NPNトランジスタT1、T2のそれぞれのエミッタが接
地端子に共通接続され、またそれぞれのベースが相互接
続されると共に、一方のトランジスタT1のベースおよび
コレクタが相互接続された構成になっている。トランジ
スタT1、T2のβが同一値で、このβが無限大の値を有す
るような理想状態では、トランジスタT2のコレクタ電流
すなわち出力電流I outの値はトランジスタT1のコレク
タに供給され入力電流I inの同一値となる。しかしなが
ら、実際にはトランジスタT1、T2のβは有限の値である
ため、以下の式から明らかのように出力電流I outの値
はβに依存し、入力電流I inの値と等しくなくなる。
トランジスタT1のコレクタ電流をI c1、ベース電流をI
b1とし、トランジスタT2のコレクタ電流をI c2、ベース
電流をI b2とすると、入力電流I inは、 I in＝I c1＋I b1＋I b2＝I c1＋２・I c1/βＮ となる。ここで、βＮはNPNトランジスタT1、T2のエミ
ッタ接地電流増幅率である。したがって、出力電流I ou
tは、 I out＝I c2＝I c1＝I in/｛１＋（2/βＮ）｝ となる。βＮの値を350、70、20、10とした場合のI out
とI inとの関係は以下のように成る。
b1とし、トランジスタT2のコレクタ電流をI c2、ベース
電流をI b2とすると、入力電流I inは、 I in＝I c1＋I b1＋I b2＝I c1＋２・I c1/βＮ となる。ここで、βＮはNPNトランジスタT1、T2のエミ
ッタ接地電流増幅率である。したがって、出力電流I ou
tは、 I out＝I c2＝I c1＝I in/｛１＋（2/βＮ）｝ となる。βＮの値を350、70、20、10とした場合のI out
とI inとの関係は以下のように成る。
I out＝0.9943・I in（βＮ＝350） ＝0.9722・I in（βＮ＝70） ＝0.9091・I in（βＮ＝20） ＝0.8333・I in（βＮ＝10） このように、出力電流I outと入力電流I inとの関係は
βＮに大きく依存する。
βＮに大きく依存する。
このようなβＮ依存性を改善した回路としては、特公昭
49−12939号明細書に記載されている回路が知られてい
る。この回路を第６図に示す。第６図の回路はトランジ
スタT1のコレクタとベースを直接接続する代わりに、NP
NトランジスタT3を設け、このトランジスタT3のベース
をトランジスタT1のコレクタに、またそのエミッタをト
ランジスタT1とT2の共通ベースに接続したものであり、
トランジスタQ3のコレクタ電流を利用して前述のβ依存
性を改善している。
49−12939号明細書に記載されている回路が知られてい
る。この回路を第６図に示す。第６図の回路はトランジ
スタT1のコレクタとベースを直接接続する代わりに、NP
NトランジスタT3を設け、このトランジスタT3のベース
をトランジスタT1のコレクタに、またそのエミッタをト
ランジスタT1とT2の共通ベースに接続したものであり、
トランジスタQ3のコレクタ電流を利用して前述のβ依存
性を改善している。
すなわち、第６図の回路における入力電流I inと出力電
流I outとの関係は、 I 0ut＝I in・｛１＋（2/βN 2）｝ で与えられ、第５図と同様にβＮの値を350、70、20、1
0とすると、 I out＝0.9999・I in（βＮ＝350） I out＝0.9996・I in（βＮ＝70） I out＝0.9950・I in（βＮ＝20） I out＝0.9804・I in（βＮ＝10） となる。以上の計算値より明らかなように、第６図の回
路では第５図の回路に比べβ依存性をかなり減少するこ
とが可能となる。しかしながら、第５図においてはI in
入力端子電圧がトランジスタT1のベース・エミッタ間電
圧V bel≒0.7Vであったのに対し、第６図においては、I
in入力端子電圧がトランジスタT1のベース・エミッタ
間電圧V belとトランジスタT3のベース・エミッタ間電
圧V be3との和、すなわちV be1＋V be3≒1.4Vとなり、
低電圧動作においてはむしろ劣る欠点がある。
流I outとの関係は、 I 0ut＝I in・｛１＋（2/βN 2）｝ で与えられ、第５図と同様にβＮの値を350、70、20、1
0とすると、 I out＝0.9999・I in（βＮ＝350） I out＝0.9996・I in（βＮ＝70） I out＝0.9950・I in（βＮ＝20） I out＝0.9804・I in（βＮ＝10） となる。以上の計算値より明らかなように、第６図の回
路では第５図の回路に比べβ依存性をかなり減少するこ
とが可能となる。しかしながら、第５図においてはI in
入力端子電圧がトランジスタT1のベース・エミッタ間電
圧V bel≒0.7Vであったのに対し、第６図においては、I
in入力端子電圧がトランジスタT1のベース・エミッタ
間電圧V belとトランジスタT3のベース・エミッタ間電
圧V be3との和、すなわちV be1＋V be3≒1.4Vとなり、
低電圧動作においてはむしろ劣る欠点がある。
（発明が解決しようとする問題点） この発明は前記のような点に鑑みなされたもので、従来
の回路ではβ依存性を少なくすると低電圧動作が困難と
なる点を改善し、トランジスタのβ依存性を少なくして
入出力電流間の電流誤差を削減でき、しかも充分に低電
圧動作が可能な半導体回路を提供することを目的とす
る。
の回路ではβ依存性を少なくすると低電圧動作が困難と
なる点を改善し、トランジスタのβ依存性を少なくして
入出力電流間の電流誤差を削減でき、しかも充分に低電
圧動作が可能な半導体回路を提供することを目的とす
る。
［発明の構成］ （問題点を解決するための手段） この発明による半導体回路にあっては、入力電流を供給
する入力電流供給手段と、この入力電流供給手段からの
電流がコレクタに供給され、エミッタが第１の電源電位
供給端子に結合している第１極性の第１のトランジスタ
とエミッタが前記第１の電源電位供給端子に結合され、
ベースおよびコレクタが前記第１のトランジスタのベー
スに接続されている第１極性の第２のトランジスタと、
コレクタが第１の電流出力端子に接続され、エミッタが
前記第１の電源電位供給端子に結合され、ベースが前記
第１および第２のトランジスタの共通ベースに接続され
ている第１極性の第３のトランジスタと、前記第１のト
ランジスタのコレクタにベースが結合され、エミッタが
前記第１の電源電位供給端子に結合されている第１極性
の第４のトランジスタと、ベースおよびコレクタが前記
第４のトランジスタのコレクタに接続され、エミッタが
第２の電源電位供給端子に結合された第２極性の第５の
トランジスタと、コレクタが前記第１乃至第３のトラン
ジスタの共通ベースに接続され、ベースが前記第５のト
ランジスタのベースに接続され、エミッタが前記第２の
電源電位供給端子に結合された第２極性の第６のトラン
ジスタと、コレクタが第２の電流出力端子に接続され、
ベースが前記第５および第６のトランジスタの共通ベー
スに接続され、エミッタが前記第２の電源電位供給端子
に結合された第２極性の第７のトランジスタとを具備す
ることを第１の特徴とする。
する入力電流供給手段と、この入力電流供給手段からの
電流がコレクタに供給され、エミッタが第１の電源電位
供給端子に結合している第１極性の第１のトランジスタ
とエミッタが前記第１の電源電位供給端子に結合され、
ベースおよびコレクタが前記第１のトランジスタのベー
スに接続されている第１極性の第２のトランジスタと、
コレクタが第１の電流出力端子に接続され、エミッタが
前記第１の電源電位供給端子に結合され、ベースが前記
第１および第２のトランジスタの共通ベースに接続され
ている第１極性の第３のトランジスタと、前記第１のト
ランジスタのコレクタにベースが結合され、エミッタが
前記第１の電源電位供給端子に結合されている第１極性
の第４のトランジスタと、ベースおよびコレクタが前記
第４のトランジスタのコレクタに接続され、エミッタが
第２の電源電位供給端子に結合された第２極性の第５の
トランジスタと、コレクタが前記第１乃至第３のトラン
ジスタの共通ベースに接続され、ベースが前記第５のト
ランジスタのベースに接続され、エミッタが前記第２の
電源電位供給端子に結合された第２極性の第６のトラン
ジスタと、コレクタが第２の電流出力端子に接続され、
ベースが前記第５および第６のトランジスタの共通ベー
スに接続され、エミッタが前記第２の電源電位供給端子
に結合された第２極性の第７のトランジスタとを具備す
ることを第１の特徴とする。
また、この発明による半導体回路にあっては、第１およ
び第２の電流入力端子と、第１および第２の電流出力端
子と、入力電流を前記第１および第２の電流入力端子に
それぞれ供給する第１および第２の入力電流供給手段
と、コレクタが前記第１の電流入力端子に結合され、エ
ミッタが第１の電源電位供給端子に結合している第１極
性の第１のトランジスタと、コレクタが前記第１の電流
出力端子に接続され、ベースが前記第１のトランジスタ
のベースに接続されている第１極性の第２のトランジス
タと、前記第１のトランジスタのコレクタにベースが結
合され、エミッタが前記第１の電源電位供給端子に結合
されている第１極性の第３のトランジスタと、この第３
のトランジスタのコレクタに入力側端子が接続され、出
力側端子が前記第１および第２のトランジスタの共通ベ
ースに接続され、前記第３のトランジスタのコレクタ電
流に比例した電流を第２の電源電位供給端子から前記第
１および第２のトランジスタの共通ベースに供給する第
１のカレントミラー回路と、前記第１および第２のトラ
ンジスタの共通ベースと前記第１の電源電位供給端子と
の間に挿入された第１の電流源と、コレクタが前記第２
の電流入力端子に結合され、エミッタが前記第１の電源
電位供給端子に結合している第１極性の第４のトランジ
スタと、コレクタが前記第２の電流出力端子に接続さ
れ、ベースが前記第４のトランジスタのベースに接続さ
れている第１極性の第５のトランジスタと、前記第４の
トランジスタのコレクタにベースが結合され、エミッタ
が前記第１の電源電位供給端子に結合されている第１極
性の第６のトランジスタと、この第６のトランジスタの
コレクタに入力側端子が接続され、出力側端子が前記第
４および第５のトランジスタの共通ベースに接続され、
前記第６のトランジスタのコレクタ電流に比例した電流
を第２の電源電位供給端子から前記第４および第５のト
ランジスタの共通ベースに供給する第２のカレントミラ
ー回路と、前記第４および第５のトランジスタの共通ベ
ースと前記第１の電源電位供給端子との間に挿入された
第２の電流源と、前記第２および第５のトランジスタの
エミッタと前記第１の電源電位供給端子と間に挿入され
た△型またはＹ型の負荷回路と、前記第１の電流入力端
子に入力信号電圧に対応する交流信号電流を供給する手
段とを具備し、前記入力信号電圧に対応した第１および
第２の異なる電流出力を前記第１および第２の電流出力
端子から発生できることを第２の特徴とする。
び第２の電流入力端子と、第１および第２の電流出力端
子と、入力電流を前記第１および第２の電流入力端子に
それぞれ供給する第１および第２の入力電流供給手段
と、コレクタが前記第１の電流入力端子に結合され、エ
ミッタが第１の電源電位供給端子に結合している第１極
性の第１のトランジスタと、コレクタが前記第１の電流
出力端子に接続され、ベースが前記第１のトランジスタ
のベースに接続されている第１極性の第２のトランジス
タと、前記第１のトランジスタのコレクタにベースが結
合され、エミッタが前記第１の電源電位供給端子に結合
されている第１極性の第３のトランジスタと、この第３
のトランジスタのコレクタに入力側端子が接続され、出
力側端子が前記第１および第２のトランジスタの共通ベ
ースに接続され、前記第３のトランジスタのコレクタ電
流に比例した電流を第２の電源電位供給端子から前記第
１および第２のトランジスタの共通ベースに供給する第
１のカレントミラー回路と、前記第１および第２のトラ
ンジスタの共通ベースと前記第１の電源電位供給端子と
の間に挿入された第１の電流源と、コレクタが前記第２
の電流入力端子に結合され、エミッタが前記第１の電源
電位供給端子に結合している第１極性の第４のトランジ
スタと、コレクタが前記第２の電流出力端子に接続さ
れ、ベースが前記第４のトランジスタのベースに接続さ
れている第１極性の第５のトランジスタと、前記第４の
トランジスタのコレクタにベースが結合され、エミッタ
が前記第１の電源電位供給端子に結合されている第１極
性の第６のトランジスタと、この第６のトランジスタの
コレクタに入力側端子が接続され、出力側端子が前記第
４および第５のトランジスタの共通ベースに接続され、
前記第６のトランジスタのコレクタ電流に比例した電流
を第２の電源電位供給端子から前記第４および第５のト
ランジスタの共通ベースに供給する第２のカレントミラ
ー回路と、前記第４および第５のトランジスタの共通ベ
ースと前記第１の電源電位供給端子との間に挿入された
第２の電流源と、前記第２および第５のトランジスタの
エミッタと前記第１の電源電位供給端子と間に挿入され
た△型またはＹ型の負荷回路と、前記第１の電流入力端
子に入力信号電圧に対応する交流信号電流を供給する手
段とを具備し、前記入力信号電圧に対応した第１および
第２の異なる電流出力を前記第１および第２の電流出力
端子から発生できることを第２の特徴とする。
（作用） 第１発明の半導体回路においては、第４トランジスタ、
第５トランジスタ、第２トランジスタ、第１トランジス
タ、および第４トランジスタにより帰還ループを構成す
ることで、NPN,PNP両極性のβ補償を実現でき、ゲイン
低下しがちなアナログ集積回路において、電流誤差の低
減および動作電圧の低電圧化を達成しつつ、十分な２つ
の電流出力値を得る事ができる。また、第２発明の半導
体回路においては、△型またはＹ型回路の負荷の調整な
どによって同一入力信号に対して２つの電流出力を、互
いに相補な差動出力として取り出すことが可能となる。
この差動出力はアンプを容易に構成できるなど、各種ア
ナログ回路に有効利用できる。
第５トランジスタ、第２トランジスタ、第１トランジス
タ、および第４トランジスタにより帰還ループを構成す
ることで、NPN,PNP両極性のβ補償を実現でき、ゲイン
低下しがちなアナログ集積回路において、電流誤差の低
減および動作電圧の低電圧化を達成しつつ、十分な２つ
の電流出力値を得る事ができる。また、第２発明の半導
体回路においては、△型またはＹ型回路の負荷の調整な
どによって同一入力信号に対して２つの電流出力を、互
いに相補な差動出力として取り出すことが可能となる。
この差動出力はアンプを容易に構成できるなど、各種ア
ナログ回路に有効利用できる。
（実施例） 以下、図面を参照してこの発明の実施例を説明する。
第１図はこの発明の一実施例に係わる半導体回路を示す
もので、NPNトランジスタQ1とNPNトランジスタQ2のベー
スは相互接続されており、トランジスタQ1のコレクタに
は入力電流I inが供給され、トランジスタQ2のコレクタ
が出力電流I outの取出し端子となっている。トランジ
スタQ1およびQ2の各エミッタは、抵抗R1およびR2をそれ
ぞれ介して接地端子に接続されている。また、トランジ
スタQ1のコレクタにはNPNトランジスタQ3のベースが接
続されており、トランジスタQ3のエミッタは接地端子
に、またそのコレクタはPNPトランジスタQ4のコレクタ
に接続されている。このトランジスタQ4のコレクタおよ
びベースは相互接続され、またトランジスタQ4のベース
にはPNPトランジスタQ5のベースが接続されている。さ
らに、トランジスタQ4とQ5の各エミッタは電源Vcc端子
に共通に接続されている。したがって、トランジスタQ4
とQ5とによって、カレントミラー回路11が構成される。
そして、PNPトランジスタQ5のコレクタはトランジスタQ
1とQ2の共通ベースに接続されている。
もので、NPNトランジスタQ1とNPNトランジスタQ2のベー
スは相互接続されており、トランジスタQ1のコレクタに
は入力電流I inが供給され、トランジスタQ2のコレクタ
が出力電流I outの取出し端子となっている。トランジ
スタQ1およびQ2の各エミッタは、抵抗R1およびR2をそれ
ぞれ介して接地端子に接続されている。また、トランジ
スタQ1のコレクタにはNPNトランジスタQ3のベースが接
続されており、トランジスタQ3のエミッタは接地端子
に、またそのコレクタはPNPトランジスタQ4のコレクタ
に接続されている。このトランジスタQ4のコレクタおよ
びベースは相互接続され、またトランジスタQ4のベース
にはPNPトランジスタQ5のベースが接続されている。さ
らに、トランジスタQ4とQ5の各エミッタは電源Vcc端子
に共通に接続されている。したがって、トランジスタQ4
とQ5とによって、カレントミラー回路11が構成される。
そして、PNPトランジスタQ5のコレクタはトランジスタQ
1とQ2の共通ベースに接続されている。
このような構成の回路にあっては、トランジスタQ1のコ
レクタ電流I c1に比例した電流がトランジスタQ3、およ
びカレントミラー回路11の介して、トランジスタQ1とQ2
の共通ベースに流れることにより、入力電流I inと出力
電流I outとの間の電流値誤差を充分に小さくすること
ができる。
レクタ電流I c1に比例した電流がトランジスタQ3、およ
びカレントミラー回路11の介して、トランジスタQ1とQ2
の共通ベースに流れることにより、入力電流I inと出力
電流I outとの間の電流値誤差を充分に小さくすること
ができる。
この回路における入力電流I inと出力電流I outとの関
係式は次のように与えられる。
係式は次のように与えられる。
トランジスタQ1〜Q5のコレクタ電流をそれぞれI c1〜I
c5、ベース電流をI b1〜I b5とし、NPNトラジスタQ1〜Q
3の各電流増幅率をβＮ、PNPトランジスタQ4〜Q5の各電
流増幅率をβｐとすると、入力電流I inは、 I in＝I c1＋I b3 ＝I c1＋（１＋2/βＰ）・（I c4/βＮ） ＝I c1＋（１＋2/βＰ）・（2I c1/βN 2） となるので、出力電流I outは、 となる。したがって、βＮの値を350、70、20、10とし
た場合のI outとI inとの関係は以下のように成る I out＝0.9999・I in（βＮ＝350） I out＝0.9995・I in（βＮ＝70） I out＝0.9940・I in（βＮ＝20） I out＝0.9766・I in（βＮ＝10） 以上の計算値は、βＰの最悪値βＰ＝10とした場合であ
る。この計算結果から明らかなように、この回路は第６
図とほぼ同様のβ補償特性が得られる。しかも、前述の
ように、トランジスタQ3のエミッタは接地端子に接続さ
れているので、I inの入力端子の電圧はトランジスタQ3
のベース・エミッタ間電圧V be3すなわち0.7V程度とな
り、従来に比し低電圧動作が可能となる。
c5、ベース電流をI b1〜I b5とし、NPNトラジスタQ1〜Q
3の各電流増幅率をβＮ、PNPトランジスタQ4〜Q5の各電
流増幅率をβｐとすると、入力電流I inは、 I in＝I c1＋I b3 ＝I c1＋（１＋2/βＰ）・（I c4/βＮ） ＝I c1＋（１＋2/βＰ）・（2I c1/βN 2） となるので、出力電流I outは、 となる。したがって、βＮの値を350、70、20、10とし
た場合のI outとI inとの関係は以下のように成る I out＝0.9999・I in（βＮ＝350） I out＝0.9995・I in（βＮ＝70） I out＝0.9940・I in（βＮ＝20） I out＝0.9766・I in（βＮ＝10） 以上の計算値は、βＰの最悪値βＰ＝10とした場合であ
る。この計算結果から明らかなように、この回路は第６
図とほぼ同様のβ補償特性が得られる。しかも、前述の
ように、トランジスタQ3のエミッタは接地端子に接続さ
れているので、I inの入力端子の電圧はトランジスタQ3
のベース・エミッタ間電圧V be3すなわち0.7V程度とな
り、従来に比し低電圧動作が可能となる。
第２図はこの発明の第２の実施例を示すもので、１つの
電流入力に対して２つの電流出力を得る構成である。こ
の回路では前述した第１図の回路に加え、別のNPNトラ
ンジスタQ6、およびPNPトランジスタQ7を電流取出し用
としてそれぞれ設け、トランジスタQ6のコレクタを第１
の出力電流I out1の取出し端子とし、トランジスタQ7の
コレクタを第２の出力電流I out2の取出し端子としてい
る。
電流入力に対して２つの電流出力を得る構成である。こ
の回路では前述した第１図の回路に加え、別のNPNトラ
ンジスタQ6、およびPNPトランジスタQ7を電流取出し用
としてそれぞれ設け、トランジスタQ6のコレクタを第１
の出力電流I out1の取出し端子とし、トランジスタQ7の
コレクタを第２の出力電流I out2の取出し端子としてい
る。
すなわち、NPNトランジスタQ6のベースはNPNトランジス
タQ1とQ2の共通ベースに接続され、トランジスタQ2のベ
ースとコレクタが相互接続されている。また、PNPトラ
ンジスタQ7のベースもトランジスタQ4とQ5の共通ベース
に接続されている。したがって、NPNトランジスタQ1、Q
2、Q6により第１のカレントミラー回路21が構成され、P
NPトランジスタQ4、Q5およびQ7により第２のカレントミ
ラー回路22が構成される。つまり第２図の回路ではトラ
ンジスタQ3→カレントミラー回路22→カレントミラー回
路21→トランジスタQ3の帰還ループを形成し、これによ
りNPN、PNP両極性のβ補償を１つのループで実現して、
第１と出力電流I out1と第２の出力電流I out2とのバラ
ンスを取っている。
タQ1とQ2の共通ベースに接続され、トランジスタQ2のベ
ースとコレクタが相互接続されている。また、PNPトラ
ンジスタQ7のベースもトランジスタQ4とQ5の共通ベース
に接続されている。したがって、NPNトランジスタQ1、Q
2、Q6により第１のカレントミラー回路21が構成され、P
NPトランジスタQ4、Q5およびQ7により第２のカレントミ
ラー回路22が構成される。つまり第２図の回路ではトラ
ンジスタQ3→カレントミラー回路22→カレントミラー回
路21→トランジスタQ3の帰還ループを形成し、これによ
りNPN、PNP両極性のβ補償を１つのループで実現して、
第１と出力電流I out1と第２の出力電流I out2とのバラ
ンスを取っている。
第１および第２の出力電流I out1、I out2と入力電力I
inとの関係は次式で与えられる。
inとの関係は次式で与えられる。
ここで、最悪値としてβＮ＝70、βＰ＝10とすると、 I out1＝0.9810・I in I out2＝1.0230・I in となり、第１および第２の出力電流ともにβ依存性が少
ない回路が実現できる。また、第２の出力電流I out2の
値は入力電流I inよりも大きくなるので、一般にβＮが
小さいことによってゲイン低下しがちな半導体集積回路
において第２図の回路は非常に有効である。
ない回路が実現できる。また、第２の出力電流I out2の
値は入力電流I inよりも大きくなるので、一般にβＮが
小さいことによってゲイン低下しがちな半導体集積回路
において第２図の回路は非常に有効である。
第３図はこの発明の第３の実施例を示すもので、電圧−
電流交換（Ｖ−Ｉ変換）回路の構成例である。Ｖ−Ｉ変
換回路を構成するには、第１図に示した回路のトランジ
スタQ3のベースに、抵抗とキャパシタの直列接続を介し
て交流電圧源V inを接続すればよいが、単にこのような
接続をしただけでは、電流入力端子の交流インピーダン
スが大きいことから歪みの大きなＶ−Ｉ変換回路となっ
てしまう。そこで、第３図の回路では、トランジスタQ1
とQ2の共通ベースと、接地端子との間に電流源I oを設
け、これによってトランジスタQ3のコレクタ電流がI o
にほぼ等しくなくるようにし、電流入力端子における交
流インピーダンスを充分に小さく設定したものである。
このような構成のＶ−Ｉ変換回路では、入力電流の変動
に伴うトランジスタQ3のベース・エミッタ間電圧V be3
の変動が抑えられるので、線形性にすぐれたＶ−Ｉ変換
回路が得られる。
電流交換（Ｖ−Ｉ変換）回路の構成例である。Ｖ−Ｉ変
換回路を構成するには、第１図に示した回路のトランジ
スタQ3のベースに、抵抗とキャパシタの直列接続を介し
て交流電圧源V inを接続すればよいが、単にこのような
接続をしただけでは、電流入力端子の交流インピーダン
スが大きいことから歪みの大きなＶ−Ｉ変換回路となっ
てしまう。そこで、第３図の回路では、トランジスタQ1
とQ2の共通ベースと、接地端子との間に電流源I oを設
け、これによってトランジスタQ3のコレクタ電流がI o
にほぼ等しくなくるようにし、電流入力端子における交
流インピーダンスを充分に小さく設定したものである。
このような構成のＶ−Ｉ変換回路では、入力電流の変動
に伴うトランジスタQ3のベース・エミッタ間電圧V be3
の変動が抑えられるので、線形性にすぐれたＶ−Ｉ変換
回路が得られる。
第４図は第３図に示したＶ−Ｉ変換回路を２個用い、各
回路における電流出力用のトランジスタQ2、Q2′のエミ
ッタを抵抗で相互接続して差動増幅器を構成した例であ
る。第４図においては、抵抗とキャパシタの直列接続を
介して交流電圧源を一方の回路の電流入力端子に供給
し、その電圧信号に応じた第１および第２の電流出力を
それぞれトランジスタQ2、Q2′のコレクタから取出して
いる。この場合、トランジスタQ2のコレクタ電流とトラ
ンジスタQ2′のコレクタ電流との関係は、抵抗R10とR2
とR2′の抵抗比で決定され、１つの入力信号に対して値
の異なる２つの出力電流を得ることができる。
回路における電流出力用のトランジスタQ2、Q2′のエミ
ッタを抵抗で相互接続して差動増幅器を構成した例であ
る。第４図においては、抵抗とキャパシタの直列接続を
介して交流電圧源を一方の回路の電流入力端子に供給
し、その電圧信号に応じた第１および第２の電流出力を
それぞれトランジスタQ2、Q2′のコレクタから取出して
いる。この場合、トランジスタQ2のコレクタ電流とトラ
ンジスタQ2′のコレクタ電流との関係は、抵抗R10とR2
とR2′の抵抗比で決定され、１つの入力信号に対して値
の異なる２つの出力電流を得ることができる。
また、抵抗R10、R2およびR2′より成るΔ型回路はΔ−
Ｙ変換して、Ｙ型回路としても同じ特性が得られること
はもちろんである。
Ｙ変換して、Ｙ型回路としても同じ特性が得られること
はもちろんである。
尚、第４図に示したような差動増幅器構成は、第１図お
よび第２図にそれぞれ示した回路でも同様に実現でき
る。
よび第２図にそれぞれ示した回路でも同様に実現でき
る。
［発明の効果］ 以上のようにこの発明による半導体回路によれば、トラ
ンジスタのβ依存性を少なくして入出力電流間の電流誤
差を削減でき、しかも充分に低電圧動作が可能な半導体
回路が実現できる。
ンジスタのβ依存性を少なくして入出力電流間の電流誤
差を削減でき、しかも充分に低電圧動作が可能な半導体
回路が実現できる。
第１図乃至第４図はそれぞれこの発明の一実施例に係わ
る半導体回路を説明する回路図、第５図および第６図は
それぞれ従来の半導体回路を説明する回路図である。 Q1,Q2,Q3,Q6……NPNトランジスタ、Q4,Q5,Q7……PNPト
ランジスタ、11,21,22……カレントミラー回路。
る半導体回路を説明する回路図、第５図および第６図は
それぞれ従来の半導体回路を説明する回路図である。 Q1,Q2,Q3,Q6……NPNトランジスタ、Q4,Q5,Q7……PNPト
ランジスタ、11,21,22……カレントミラー回路。
Claims (2)
- 【請求項１】入力電流を供給する入力電流供給手段と、 この入力電流供給手段からの電流がコレクタに供給さ
れ、エミッタが第１の電源電位供給端子に結合している
第１極性の第１のトランジスタと、 エミッタが前記第１の電源電位供給端子に結合され、ベ
ースおよびコレクタが前記第１のトランジスタのベース
に接続されている第１極性の第２のトランジスタと、 コレクタが第１の電流出力端子に接続され、エミッタが
前記第１の電源電位供給端子に結合され、ベースが前記
第１および第２のトランジスタの共通ベースに接続され
ている第１極性の第３のトランジスタと、 前記第１のトランジスタのコレクタにベースが結合さ
れ、エミッタが前記第１の電源電位供給端子に結合され
ている第１極性の第４のトランジスタと、 ベースおよびコレクタが前記第４のトランジスタのコレ
クタに接続され、エミッタが第２の電源電位供給端子に
結合された第２極性の第５のトランジスタと、 コレクタが前記第１乃至第３のトランジスタの共通ベー
スに接続され、ベースが前記第５のトランジスタのベー
スに接続され、エミッタが前記第２の電源電位供給端子
に結合された第２極性の第６のドランジスタと、 コレクタが第２の電流出力端子に接続され、ベースが前
記第５および第６のトランジスタの共通ベースに接続さ
れ、エミッタが前記第２の電源電位供給端子に結合され
た第２極性の第７のトランジスタとを具備することを特
徴とする半導体回路。 - 【請求項２】第１および第２の電流入力端子と、 第１および第２の電流出力端子と、 入力電流を前記第１および第２の電流入力端子にそれぞ
れ供給する第１および第２の入力電流供給手段と、 コレクタが前記第１の電流入力端子に結合され、エミッ
タが第１の電源電位供給端子に結合している第１極性の
第１のトランジスタと、 コレクタが前記第１の電流出力端子に接続され、ベース
が前記第１のトランジスタのベースに接続されている第
１極性の第２のトランジスタと、 前記第１のトランジスタのコレクタにベースが結合さ
れ、エミッタが前記第１の電源電位供給端子に結合され
ている第１極性の第３のトランジスタと、 この第３のトランジスタのコレクタに入力側端子が接続
され、出力側端子が前記第１および第２のトランジスタ
の共通ベースに接続され、前記第３のトランジスタのコ
レクタ電流に比例した電流を第２の電源電位供給端子か
ら前記第１および第２のトランジスタの共通ベースに供
給する第１のカレントミラー回路と、 前記第１および第２のトランジスタの共通ベースと前記
第１の電源電位供給端子との間に挿入された第１の電流
源と、 コレクタが前記第２の電流入力端子に結合され、エミッ
タが前記第１の電源電位供給端子に結合している第１極
性の第４のトランジスタと、 コレクタが前記第２の電流出力端子に接続され、ベース
が前記第４のトランジスタのベースに接続されている第
１極性の第５のトランジスタと、 前記第４のトランジスタのコレクタにベースが結合さ
れ、エミッタが前記第１の電源電位供給端子に結合され
ている第１極性の第６のトランジスタと、 この第６のトランジスタのコレクタに入力側端子が接続
され、出力側端子が前記第４および第５のトランジスタ
の共通ベースに接続され、前記第６のトランジスタのコ
レクタ電流に比例した電流を第２の電源電位供給端子か
ら前記第４および第５のトランジスタの共通ベースに共
通する第２のカレントミラー回路と、 前記第４および第５のトランジスタの共通ベースと前記
第１の電源電位供給端子との間に挿入された第２の電流
源と、 前記第２および第５のトランジスタのエミッタと前記第
１の電源電位供給端子との間に挿入された△型またはＹ
型の負荷回路と、 前記第１の電流入力端子に入力信号電圧に対応する交流
信号電流を供給する手段とを具備し、前記入力信号電圧
に対応した第１および第２の異なる電流出力を前記第１
および第２の電流出力端子から発生できるように構成し
たことを特徴とする半導体回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140995A JPH0736496B2 (ja) | 1987-06-05 | 1987-06-05 | 半導体回路 |
| US07/201,218 US4857864A (en) | 1987-06-05 | 1988-06-02 | Current mirror circuit |
| KR1019880006731A KR900008752B1 (ko) | 1987-06-05 | 1988-06-04 | 전류미러회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140995A JPH0736496B2 (ja) | 1987-06-05 | 1987-06-05 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63304705A JPS63304705A (ja) | 1988-12-13 |
| JPH0736496B2 true JPH0736496B2 (ja) | 1995-04-19 |
Family
ID=15281708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140995A Expired - Fee Related JPH0736496B2 (ja) | 1987-06-05 | 1987-06-05 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736496B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2856207A1 (fr) | 2003-06-12 | 2004-12-17 | St Microelectronics Sa | Commutateur en technologie bipolaire |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54125950A (en) * | 1978-03-24 | 1979-09-29 | Victor Co Of Japan Ltd | Current mirror circuit |
| JPS59229908A (ja) * | 1983-05-27 | 1984-12-24 | Rohm Co Ltd | 電流反転回路 |
| JPH0728184B2 (ja) * | 1985-06-24 | 1995-03-29 | 松下電器産業株式会社 | カレントミラー回路 |
| JPS62152205A (ja) * | 1985-12-26 | 1987-07-07 | Matsushita Electric Ind Co Ltd | カレントミラ−回路 |
-
1987
- 1987-06-05 JP JP62140995A patent/JPH0736496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63304705A (ja) | 1988-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| US4928073A (en) | DC amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3097563B2 (ja) | 利得可変増幅器 | |
| JPS6154286B2 (ja) | ||
| JPH0736496B2 (ja) | 半導体回路 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JPS59135519A (ja) | 電流源回路 | |
| JP3627368B2 (ja) | アンプ | |
| JP2723563B2 (ja) | 可変電流源 | |
| JPH0151207B2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JP3135590B2 (ja) | トランジスタ回路 | |
| JPS6221059Y2 (ja) | ||
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0363847B2 (ja) | ||
| JP3294355B2 (ja) | 電流源回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH077905B2 (ja) | 電圧比較器 | |
| JPH01238210A (ja) | トランジスタ増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |