JPH07302331A - ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 - Google Patents
ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路Info
- Publication number
- JPH07302331A JPH07302331A JP7080763A JP8076395A JPH07302331A JP H07302331 A JPH07302331 A JP H07302331A JP 7080763 A JP7080763 A JP 7080763A JP 8076395 A JP8076395 A JP 8076395A JP H07302331 A JPH07302331 A JP H07302331A
- Authority
- JP
- Japan
- Prior art keywords
- scaling
- data
- processing
- image data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims abstract description 106
- 230000015654 memory Effects 0.000 claims abstract description 96
- 238000003672 processing method Methods 0.000 claims abstract description 14
- 238000004364 calculation method Methods 0.000 claims abstract description 5
- 239000000872 buffer Substances 0.000 claims description 32
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000013524 data verification Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000011946 reduction process Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000012508 change request Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- VCSAHSDZAKGXAT-AFEZEDKISA-M sodium;(z)-(1-carbamoyl-5-chloro-2-oxoindol-3-ylidene)-thiophen-2-ylmethanolate Chemical compound [Na+].C12=CC(Cl)=CC=C2N(C(=O)N)C(=O)\C1=C(/[O-])C1=CC=CS1 VCSAHSDZAKGXAT-AFEZEDKISA-M 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
- H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【目的】 ディジタル画像処理装置に於ける変倍率の
変更を要因行うことのできる画像デ−タ変倍処理方法及
び回路を提供すること。 【構成】 本発明による画像データ変倍処理方法によ
ると、ルックアップテーブルデータを利用して、画像デ
ータの縮小及び拡大に対応した変倍処理用データの算出
が行われる。また、本発明による画像データ変倍処理回
路は、ルックアップテーブルを貯蔵するためのＲＯＭ、
縮小及び拡大処理を行うためのＲＡＭ、縮小及び拡大処
理などを制御するマイクロプロセッサ、ラインメモリな
どを備えている。 【効果】 ユーザが望む広い範囲の変倍率に対応する
ことができ、回路の構成を簡単化にすることができ、プ
ログラムの変更によって変倍率を容易に拡張することが
できる。
変更を要因行うことのできる画像デ−タ変倍処理方法及
び回路を提供すること。 【構成】 本発明による画像データ変倍処理方法によ
ると、ルックアップテーブルデータを利用して、画像デ
ータの縮小及び拡大に対応した変倍処理用データの算出
が行われる。また、本発明による画像データ変倍処理回
路は、ルックアップテーブルを貯蔵するためのＲＯＭ、
縮小及び拡大処理を行うためのＲＡＭ、縮小及び拡大処
理などを制御するマイクロプロセッサ、ラインメモリな
どを備えている。 【効果】 ユーザが望む広い範囲の変倍率に対応する
ことができ、回路の構成を簡単化にすることができ、プ
ログラムの変更によって変倍率を容易に拡張することが
できる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル画像処理装置
に於ける画像データ変倍処理方法及び回路に係り、特に
入力された画像データをユーザにより指定された任意の
変倍率に従って変倍処理するための方法及び回路に関す
る。
に於ける画像データ変倍処理方法及び回路に係り、特に
入力された画像データをユーザにより指定された任意の
変倍率に従って変倍処理するための方法及び回路に関す
る。
【０００２】
【従来の技術】一般的に電荷結合素子（ＣＣＤ）などの
イメージセンサである光電変換素子を利用して画像を電
気的な信号に変換し処理するディジタル複写機やファク
シミリのようなディジタル画像処理装置では、原稿文書
の画像を拡大したり縮小したりすることのできる機能、
言い換えると倍率変換機能（変倍機能）に対する要求は
当たり前のこととなってきている。このような要求に応
ずるため、これまで、正規化された複写比率（拡大及び
縮小比率）だけでなく、標準的な大きさの文書に対して
１％単位での拡大及び縮小をすることのできる変倍機能
が実現されている。
イメージセンサである光電変換素子を利用して画像を電
気的な信号に変換し処理するディジタル複写機やファク
シミリのようなディジタル画像処理装置では、原稿文書
の画像を拡大したり縮小したりすることのできる機能、
言い換えると倍率変換機能（変倍機能）に対する要求は
当たり前のこととなってきている。このような要求に応
ずるため、これまで、正規化された複写比率（拡大及び
縮小比率）だけでなく、標準的な大きさの文書に対して
１％単位での拡大及び縮小をすることのできる変倍機能
が実現されている。
【０００３】従来の画像の拡大及び縮小に適用されてい
る技術は、図１に示されているように、一般的に画像デ
ータ出力同期信号ＶＣＬＫを利用して、変倍比率に合わ
せて、画像データを画像メモリ（例えば主走査方向の１
ライン分の画像データを貯蔵するラインメモリ）に書き
込む時に入力（書き込み）クロックのパルスレートを制
御したり、画像メモリから画像データを読み出す時に出
力（読み出し）クロックのパルスレートを制御したりし
ている。例えば画像データを２倍に拡大しようとする場
合、画像メモリへの書き込み時にはＶＣＬＫレートで入
力画像データを書き込み、読み出すときには２個のＶＣ
ＬＫパルスに対して同じ画像データを画像メモリから読
み出す。このようにして出力画像の大きさが原稿画像の
２倍となる。一方、１／２倍に縮小しようとする場合に
は２つのＶＣＬＫパルスごとに１画素飛ばして画像メモ
リに画像データを書き込み、読み出すときには元のＶＣ
ＬＫパルスレートで画像メモリから画像データを読み出
すことにより出力画像の大きさを原稿画像の１／２倍と
している。
る技術は、図１に示されているように、一般的に画像デ
ータ出力同期信号ＶＣＬＫを利用して、変倍比率に合わ
せて、画像データを画像メモリ（例えば主走査方向の１
ライン分の画像データを貯蔵するラインメモリ）に書き
込む時に入力（書き込み）クロックのパルスレートを制
御したり、画像メモリから画像データを読み出す時に出
力（読み出し）クロックのパルスレートを制御したりし
ている。例えば画像データを２倍に拡大しようとする場
合、画像メモリへの書き込み時にはＶＣＬＫレートで入
力画像データを書き込み、読み出すときには２個のＶＣ
ＬＫパルスに対して同じ画像データを画像メモリから読
み出す。このようにして出力画像の大きさが原稿画像の
２倍となる。一方、１／２倍に縮小しようとする場合に
は２つのＶＣＬＫパルスごとに１画素飛ばして画像メモ
リに画像データを書き込み、読み出すときには元のＶＣ
ＬＫパルスレートで画像メモリから画像データを読み出
すことにより出力画像の大きさを原稿画像の１／２倍と
している。
【０００４】具体的な方法の１つが、日本公開特許昭５
９−３９１５８号明細書に開示されている。前記の技術
を用いて行われる拡大（例えば１１５％再生）及び縮小
（例えば８５％再生）処理が、次の表１と表２にそれぞ
れ例示されている。ここで、Ｐは変倍率と関連して用い
られる値であり、Ｋは整数値、Ｒは変倍率をそれぞれ示
す。
９−３９１５８号明細書に開示されている。前記の技術
を用いて行われる拡大（例えば１１５％再生）及び縮小
（例えば８５％再生）処理が、次の表１と表２にそれぞ
れ例示されている。ここで、Ｐは変倍率と関連して用い
られる値であり、Ｋは整数値、Ｒは変倍率をそれぞれ示
す。
【０００５】
【表１】
【０００６】
【表２】
【０００７】これらの表に示されているように、変倍率
Ｒは入力画素数に応じて順次加算される。この累積値の
小数点以下の部分Ｐに対して変倍率Ｒを加算し、この計
算結果（Ｐ＋Ｒ）の整数部分Ｋを調べる。
Ｒは入力画素数に応じて順次加算される。この累積値の
小数点以下の部分Ｐに対して変倍率Ｒを加算し、この計
算結果（Ｐ＋Ｒ）の整数部分Ｋを調べる。
【０００８】表１では変倍率Ｒは１．１５であり、調べ
た結果Ｋが２以上である場合には、その際入力された１
画素の画像データに次の画素データを追加して対応させ
ることにより変倍率Ｒに対応した拡大処理が行われる。
た結果Ｋが２以上である場合には、その際入力された１
画素の画像データに次の画素データを追加して対応させ
ることにより変倍率Ｒに対応した拡大処理が行われる。
【０００９】表２の動作状態で変倍率Ｒは０．８５であ
り、調べた結果Ｋが１より小さい場合には、その際入力
された１画素の画像データを出力せず、次に入力された
１画素の画像データを出力することにより変倍率Ｒに対
応した縮小処理が行われる。
り、調べた結果Ｋが１より小さい場合には、その際入力
された１画素の画像データを出力せず、次に入力された
１画素の画像データを出力することにより変倍率Ｒに対
応した縮小処理が行われる。
【００１０】しかしながら、このような変倍処理方法を
用いて実際に回路を組むと極めて複雑になるだけでな
く、高速処理のためのタイミングの調節が困難になると
いう問題がある。また、回路の製造費用が大きくなると
いうだけでなく、変倍率の範囲を拡張させるのが難しい
という問題もある。
用いて実際に回路を組むと極めて複雑になるだけでな
く、高速処理のためのタイミングの調節が困難になると
いう問題がある。また、回路の製造費用が大きくなると
いうだけでなく、変倍率の範囲を拡張させるのが難しい
という問題もある。
【００１１】他の従来技術として、日本公開特許平２−
１３２９６３号明細書に開示された技術があり、これは
図２及び図３Ａ〜図３Ｃに示されている。図２に於い
て、参照符号２５と２６は、主走査方向１ライン分の容
量として、例えば４７５２ピクセル（16pixel/mm×297m
m；即ちＡ４サイズの用紙）分の容量を備えたＦＩＦＯ
メモリＡとＢを示す。図３Ａに於いて、書き込みイネー
ブル信号／ＡＷＥと／ＢＷＥが論理“ロー”状態である
時、メモリの書き込み動作が行われ、読み出しイネーブ
ル信号／ＡＲＥと／ＢＲＥが論理“ロー”状態である
時、メモリの読み出し動作が行われる。これと共に、読
み出しイネーブル信号／ＡＲＥが論理“ハイ”状態であ
る時にはＦＩＦＯメモリＡの出力が、読み出しイネーブ
ル信号／ＢＲＥが論理“ハイ”状態である時にはＦＩＦ
ＯメモリＢの出力がハイインピーダンス状態となるの
で、ＦＩＦＯメモリＡとＢの出力のワイヤード−オア
（Wired-OR）を取ってＤoutとして出力する。ＦＩＦＯ
メモリ２５と２６では、図３Ｂに示すように、それぞれ
内部に書き込みクロックＷＣＫと読み出しクロックＲＣ
Ｋで動作する書き込みアドレスカウンタと読み出しアド
レスカウンタを有しており、それらに従って内部のポイ
ンターが進行されるようになっている。それによって、
レート乗算器（ＲＭＰ１）２７により選ばれた画像デー
タ（Ｄin）の同期信号であるＶＣＬＫを書き込みアドレ
スメモリ３０の書き込みクロックポートに印加し、レー
ト乗算器（ＲＭＰ２）２８により同様に選ばれた画像デ
ータ（Ｄin）の同期信号であるＶＣＬＫを読み出しアド
レスメモリ３１の読み出しクロックポートに印加すれ
ば、入力された画像データは縮小処理される。一方、こ
れと反対のクロックを与えると拡大処理となる。即ち、
ＦＩＦＯメモリＡとＢは読み出し及び書き込み動作を交
互に行う。一方、ＦＩＦＯメモリ２５、２６の書き込み
アドレスカウンタ３０と読み出しアドレスカウンタ３１
はイネーブル信号（ＷＥ、ＲＥ）が論理“ロー”状態で
あるセクションに対してクロックにより計数が行われ、
リセット信号ＲＳＴの論理“ロー”状態で初期化される
ように構成されている。例えば、図３Ｃに示されている
ように、ＲＳＴパルス（主走査方向の反転同期信号，／
ＨＳＹＮＣ）が入力されれば、ピクセルｎ１からｎ１＋
ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの書き
込みイネーブル信号／ＡＷＥ、／ＢＷＥが論理“ロー”
状態の間書き込まれる。以後、ピクセルｎ２からｎ２＋
ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの読み
出しイネーブル信号／ＡＲＥ、／ＢＲＥが論理“ロー”
状態の間読み出される。その結果、図３Ｃに示したよう
に書き込みデータが読み出しデータとなる。
１３２９６３号明細書に開示された技術があり、これは
図２及び図３Ａ〜図３Ｃに示されている。図２に於い
て、参照符号２５と２６は、主走査方向１ライン分の容
量として、例えば４７５２ピクセル（16pixel/mm×297m
m；即ちＡ４サイズの用紙）分の容量を備えたＦＩＦＯ
メモリＡとＢを示す。図３Ａに於いて、書き込みイネー
ブル信号／ＡＷＥと／ＢＷＥが論理“ロー”状態である
時、メモリの書き込み動作が行われ、読み出しイネーブ
ル信号／ＡＲＥと／ＢＲＥが論理“ロー”状態である
時、メモリの読み出し動作が行われる。これと共に、読
み出しイネーブル信号／ＡＲＥが論理“ハイ”状態であ
る時にはＦＩＦＯメモリＡの出力が、読み出しイネーブ
ル信号／ＢＲＥが論理“ハイ”状態である時にはＦＩＦ
ＯメモリＢの出力がハイインピーダンス状態となるの
で、ＦＩＦＯメモリＡとＢの出力のワイヤード−オア
（Wired-OR）を取ってＤoutとして出力する。ＦＩＦＯ
メモリ２５と２６では、図３Ｂに示すように、それぞれ
内部に書き込みクロックＷＣＫと読み出しクロックＲＣ
Ｋで動作する書き込みアドレスカウンタと読み出しアド
レスカウンタを有しており、それらに従って内部のポイ
ンターが進行されるようになっている。それによって、
レート乗算器（ＲＭＰ１）２７により選ばれた画像デー
タ（Ｄin）の同期信号であるＶＣＬＫを書き込みアドレ
スメモリ３０の書き込みクロックポートに印加し、レー
ト乗算器（ＲＭＰ２）２８により同様に選ばれた画像デ
ータ（Ｄin）の同期信号であるＶＣＬＫを読み出しアド
レスメモリ３１の読み出しクロックポートに印加すれ
ば、入力された画像データは縮小処理される。一方、こ
れと反対のクロックを与えると拡大処理となる。即ち、
ＦＩＦＯメモリＡとＢは読み出し及び書き込み動作を交
互に行う。一方、ＦＩＦＯメモリ２５、２６の書き込み
アドレスカウンタ３０と読み出しアドレスカウンタ３１
はイネーブル信号（ＷＥ、ＲＥ）が論理“ロー”状態で
あるセクションに対してクロックにより計数が行われ、
リセット信号ＲＳＴの論理“ロー”状態で初期化される
ように構成されている。例えば、図３Ｃに示されている
ように、ＲＳＴパルス（主走査方向の反転同期信号，／
ＨＳＹＮＣ）が入力されれば、ピクセルｎ１からｎ１＋
ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの書き
込みイネーブル信号／ＡＷＥ、／ＢＷＥが論理“ロー”
状態の間書き込まれる。以後、ピクセルｎ２からｎ２＋
ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの読み
出しイネーブル信号／ＡＲＥ、／ＢＲＥが論理“ロー”
状態の間読み出される。その結果、図３Ｃに示したよう
に書き込みデータが読み出しデータとなる。
【００１２】しかしながら、前述したようにディジタル
画像処理装置に於いて従来の画像データ変倍処理方法は
ラインメモリに画像データを書き込んだり読み出したり
する時点で画像データ出力同期信号を制御して変倍処理
を行うため、回路の構成上１％単位の変倍処理が安定的
に行われないという問題がある。また、回路の構成が複
雑になるので一般的な変倍率（２５％〜４００％）より
拡張された範囲の変倍処理を行うためには回路構成を大
幅に変更しなければならないという問題がある。
画像処理装置に於いて従来の画像データ変倍処理方法は
ラインメモリに画像データを書き込んだり読み出したり
する時点で画像データ出力同期信号を制御して変倍処理
を行うため、回路の構成上１％単位の変倍処理が安定的
に行われないという問題がある。また、回路の構成が複
雑になるので一般的な変倍率（２５％〜４００％）より
拡張された範囲の変倍処理を行うためには回路構成を大
幅に変更しなければならないという問題がある。
【００１３】
【発明が解決しようとする課題】従って、本発明の目的
は、前述した問題点を解決するためにディジタル画像処
理装置に於いて、小容量のルックアップテーブル（ＬＵ
Ｔ）を具備してユーザが変倍率を変更する度にルックア
ップテーブルに貯蔵されたデータを参照して所望の変倍
率の画像を迅速に出力する変倍処理方法を提供すること
である。
は、前述した問題点を解決するためにディジタル画像処
理装置に於いて、小容量のルックアップテーブル（ＬＵ
Ｔ）を具備してユーザが変倍率を変更する度にルックア
ップテーブルに貯蔵されたデータを参照して所望の変倍
率の画像を迅速に出力する変倍処理方法を提供すること
である。
【００１４】本発明の他の目的は、ディジタル画像処理
装置に於いて、前記画像データ変倍処理方法を実現する
のに最も適した回路を提供することである。
装置に於いて、前記画像データ変倍処理方法を実現する
のに最も適した回路を提供することである。
【００１５】
【課題を達成するための手段】前記目的を達成するため
に本発明によると、小量の変倍処理用データが貯蔵され
ているルックアップテーブルと変倍処理用メモリを具備
してディジタル画像処理装置に入力される画像データを
変倍処理してユーザにより指定された変倍率に相当する
画像データを出力するための変倍処理方法であって、ユ
ーザにより指定された変倍率を１と除算して商と余りを
算出する変倍率除算過程と、前記変倍率除算過程から算
出された商が１より小さい場合、前記ルックアップテー
ブルに貯蔵されたデータを参照して縮小処理を行う縮小
処理過程と、前記変倍率除算過程から算出された商が１
より大きく、余りが０でない場合には前記ルックアップ
テーブルに貯蔵されたデータを参照して拡大処理を行う
第１拡大処理過程と、前記変倍率除算過程から算出され
た商が１より大きく、余りが０ならば単純拡大処理を行
う第２拡大処理過程と、前記過程を通じて計算された変
倍処理用データを前記変倍処理用メモリに書き込むデー
タ書き込み過程とを含むことを特徴とする画像データ変
倍処理方法が提供される。
に本発明によると、小量の変倍処理用データが貯蔵され
ているルックアップテーブルと変倍処理用メモリを具備
してディジタル画像処理装置に入力される画像データを
変倍処理してユーザにより指定された変倍率に相当する
画像データを出力するための変倍処理方法であって、ユ
ーザにより指定された変倍率を１と除算して商と余りを
算出する変倍率除算過程と、前記変倍率除算過程から算
出された商が１より小さい場合、前記ルックアップテー
ブルに貯蔵されたデータを参照して縮小処理を行う縮小
処理過程と、前記変倍率除算過程から算出された商が１
より大きく、余りが０でない場合には前記ルックアップ
テーブルに貯蔵されたデータを参照して拡大処理を行う
第１拡大処理過程と、前記変倍率除算過程から算出され
た商が１より大きく、余りが０ならば単純拡大処理を行
う第２拡大処理過程と、前記過程を通じて計算された変
倍処理用データを前記変倍処理用メモリに書き込むデー
タ書き込み過程とを含むことを特徴とする画像データ変
倍処理方法が提供される。
【００１６】前記他の目的を達成するために本発明によ
ると、ディジタル画像処理装置に入力された画像データ
を変倍処理してユーザにより指定された変倍率に相当す
る画像を出力するための変倍処理回路であって、変倍処
理用ルックアップテーブルを貯蔵している第１メモリ
と、前記第１メモリに貯蔵されたルックアップテーブル
のデータを利用してユーザにより指定された変倍率に相
当する変倍処理用データを算出するマイクロプロセッサ
と、前記マイクロプロセッサから変倍処理用データを算
出する途中に前記変倍処理用ルックアップテーブルのデ
ータと前記マイクロプロセッサから算出された１ライン
分の変倍処理用データを一時的に貯蔵する第２メモリ
と、縮小或いは拡大しようとする画像データを１走査ラ
イン単位で貯蔵する第１、第２ラインメモリと、前記第
２メモリに貯蔵された変倍処理用データを利用して変倍
処理を施す第３メモリと、変倍処理しようとして入力さ
れる前記１ライン分の画像データを前記第１、第２ライ
ンメモリの所定アドレスに書き込むように画像データ出
力同期信号を計数する第１カウンタと、前記マイクロプ
ロセッサにより前記第３メモリにデータを書き込んだ
り、走査動作中に所定の変倍率に対する変倍処理がなさ
れるように前記第３メモリのデータを前記第１、第２ラ
インメモリのアドレスとして出力するために前記画像デ
ータ出力同期信号を計数する第２カウンタと、前記第
１、第２ラインメモリの書き込み及び読み出し動作が交
互に行われるようにライン同期信号を分周する分周器と
を含むことを特徴とする画像データ変倍処理回路が提供
される。
ると、ディジタル画像処理装置に入力された画像データ
を変倍処理してユーザにより指定された変倍率に相当す
る画像を出力するための変倍処理回路であって、変倍処
理用ルックアップテーブルを貯蔵している第１メモリ
と、前記第１メモリに貯蔵されたルックアップテーブル
のデータを利用してユーザにより指定された変倍率に相
当する変倍処理用データを算出するマイクロプロセッサ
と、前記マイクロプロセッサから変倍処理用データを算
出する途中に前記変倍処理用ルックアップテーブルのデ
ータと前記マイクロプロセッサから算出された１ライン
分の変倍処理用データを一時的に貯蔵する第２メモリ
と、縮小或いは拡大しようとする画像データを１走査ラ
イン単位で貯蔵する第１、第２ラインメモリと、前記第
２メモリに貯蔵された変倍処理用データを利用して変倍
処理を施す第３メモリと、変倍処理しようとして入力さ
れる前記１ライン分の画像データを前記第１、第２ライ
ンメモリの所定アドレスに書き込むように画像データ出
力同期信号を計数する第１カウンタと、前記マイクロプ
ロセッサにより前記第３メモリにデータを書き込んだ
り、走査動作中に所定の変倍率に対する変倍処理がなさ
れるように前記第３メモリのデータを前記第１、第２ラ
インメモリのアドレスとして出力するために前記画像デ
ータ出力同期信号を計数する第２カウンタと、前記第
１、第２ラインメモリの書き込み及び読み出し動作が交
互に行われるようにライン同期信号を分周する分周器と
を含むことを特徴とする画像データ変倍処理回路が提供
される。
【００１７】
【作用】少量のルックアップテーブルデータを利用して
画像データの縮小及び拡大を行い、変倍率を変更する度
に変倍処理用データを算出して変倍処理用ＲＡＭに書き
込んだ後、再び読み出して検証する。
画像データの縮小及び拡大を行い、変倍率を変更する度
に変倍処理用データを算出して変倍処理用ＲＡＭに書き
込んだ後、再び読み出して検証する。
【００１８】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。
説明する。
【００１９】図４はディジタル画像処理装置に於ける本
発明による画像データ変倍処理を説明するための概念図
である。図１に示した従来の変倍処理と比較すると、変
倍率によらずラインメモリの書き込みデータは同一であ
り、ラインメモリの読み出しデータが変倍率に従って調
整されることがわかる。
発明による画像データ変倍処理を説明するための概念図
である。図１に示した従来の変倍処理と比較すると、変
倍率によらずラインメモリの書き込みデータは同一であ
り、ラインメモリの読み出しデータが変倍率に従って調
整されることがわかる。
【００２０】図５はディジタル画像処理装置に於ける本
発明による画像データ変倍処理回路を示した回路図であ
る。この回路は、ユーザが指定した変倍率を認識して実
際の複写動作時に用いる変倍処理用データを算出するた
めの変倍処理用データ算出手段と、この変倍処理用デー
タ算出手段によって算出された変倍処理用データを用い
て変倍処理を行う変倍処理手段より構成される。
発明による画像データ変倍処理回路を示した回路図であ
る。この回路は、ユーザが指定した変倍率を認識して実
際の複写動作時に用いる変倍処理用データを算出するた
めの変倍処理用データ算出手段と、この変倍処理用デー
タ算出手段によって算出された変倍処理用データを用い
て変倍処理を行う変倍処理手段より構成される。
【００２１】変倍処理用データ算出手段は、変倍処理用
ルックアップテーブルを貯蔵している第１メモリ（ＲＯ
Ｍ１０２）と、変倍処理用ルックアップテーブルのデー
タを利用して変倍処理用データを算出するマイクロプロ
セッサ１０１と、変倍処理用ルックアップテーブルのデ
ータと前記マイクロプロセッサ１０１が算出した変倍処
理用データを一時的に貯蔵する第２メモリ（ＲＡＭ１０
３）とから構成される。
ルックアップテーブルを貯蔵している第１メモリ（ＲＯ
Ｍ１０２）と、変倍処理用ルックアップテーブルのデー
タを利用して変倍処理用データを算出するマイクロプロ
セッサ１０１と、変倍処理用ルックアップテーブルのデ
ータと前記マイクロプロセッサ１０１が算出した変倍処
理用データを一時的に貯蔵する第２メモリ（ＲＡＭ１０
３）とから構成される。
【００２２】一方、変倍処理手段は、主走査方向（即ち
電荷結合素子（ＣＣＤ）から画像データが出力される方
向）の１ライン分に対応する画像データ（例えば400Ｄ
ＰＩ（Dot Per Inch）（=16pixel/mm）の解像度のと
き、Ａ４用紙の長手方向297mmに対しては、16（pixel/m
m）×297（mm/line）＝4752（pixel/line））を貯蔵す
る第１及び第２ラインメモリ６０１、６０２と、ＲＡＭ
１０３に貯蔵された変倍処理用データを利用して変倍処
理を施す第３メモリ（ズームＲＡＭ６０３）と、第１及
び第２ラインメモリ６０１、６０２の所定のアドレスに
主走査方向１ライン分の画像データが書き込まれるよう
に画像データ出力同期信号ＶＣＬＫをカウントする第１
カウンタ（書き込みアドレスカウンタ６０４）と、マイ
クロプロセッサ１０１によりズームＲＡＭ１０３にデー
タを書き込んだり、走査動作中に所定の変倍率に対する
変倍処理がなされるようにズームＲＡＭ６０３のデータ
を第１及び第２ラインメモリ６０１、６０２のアドレス
として出力するために画像データ出力同期信号ＶＣＬＫ
をカウントする第２カウンタ（ズームアドレスカウンタ
６０５）と、第１及び第２ラインメモリ６０１、６０２
の書き込み及び読み出し動作が交互に行われるようにラ
イン同期信号を分周する分周器（Ｄフリップフロップ６
１５）とを含む。
電荷結合素子（ＣＣＤ）から画像データが出力される方
向）の１ライン分に対応する画像データ（例えば400Ｄ
ＰＩ（Dot Per Inch）（=16pixel/mm）の解像度のと
き、Ａ４用紙の長手方向297mmに対しては、16（pixel/m
m）×297（mm/line）＝4752（pixel/line））を貯蔵す
る第１及び第２ラインメモリ６０１、６０２と、ＲＡＭ
１０３に貯蔵された変倍処理用データを利用して変倍処
理を施す第３メモリ（ズームＲＡＭ６０３）と、第１及
び第２ラインメモリ６０１、６０２の所定のアドレスに
主走査方向１ライン分の画像データが書き込まれるよう
に画像データ出力同期信号ＶＣＬＫをカウントする第１
カウンタ（書き込みアドレスカウンタ６０４）と、マイ
クロプロセッサ１０１によりズームＲＡＭ１０３にデー
タを書き込んだり、走査動作中に所定の変倍率に対する
変倍処理がなされるようにズームＲＡＭ６０３のデータ
を第１及び第２ラインメモリ６０１、６０２のアドレス
として出力するために画像データ出力同期信号ＶＣＬＫ
をカウントする第２カウンタ（ズームアドレスカウンタ
６０５）と、第１及び第２ラインメモリ６０１、６０２
の書き込み及び読み出し動作が交互に行われるようにラ
イン同期信号を分周する分周器（Ｄフリップフロップ６
１５）とを含む。
【００２３】また、変倍処理手段にはさらに、第１及び
第２ラインメモリ６０１、６０２の書き込みアドレス及
び読み出しアドレスを指定することができるように通路
の役割をする第１バッファ手段（バッファ６０７、６０
８、６０９、６１０）と、変倍処理される入力画像デー
タを第１及び第２ラインメモリ６０１、６０２に書き込
むことができるように通路の役割をする第２バッファ手
段（バッファ６１１、６１３）と、第１及び第２ライン
メモリ６０１、６０２から読み出される変倍処理された
画像データを出力する通路の役割をする第３バッファ手
段（バッファ６１２、６１４）と、ズームＲＡＭ６０３
のデータをマイクロプロセッサ１０１が書き込んだり読
み出したりできるように通路の役割を果たす第４バッフ
ァ手段（バッファ６０６）とが含まれる。
第２ラインメモリ６０１、６０２の書き込みアドレス及
び読み出しアドレスを指定することができるように通路
の役割をする第１バッファ手段（バッファ６０７、６０
８、６０９、６１０）と、変倍処理される入力画像デー
タを第１及び第２ラインメモリ６０１、６０２に書き込
むことができるように通路の役割をする第２バッファ手
段（バッファ６１１、６１３）と、第１及び第２ライン
メモリ６０１、６０２から読み出される変倍処理された
画像データを出力する通路の役割をする第３バッファ手
段（バッファ６１２、６１４）と、ズームＲＡＭ６０３
のデータをマイクロプロセッサ１０１が書き込んだり読
み出したりできるように通路の役割を果たす第４バッフ
ァ手段（バッファ６０６）とが含まれる。
【００２４】さらに、変倍処理手段には第１インバータ
〜第５インバータ６１６〜６２０、第１アンドゲート〜
第４アンドゲート６２１〜６２４、及び第１及び第２オ
アゲート６２５、６２６が含まれる。
〜第５インバータ６１６〜６２０、第１アンドゲート〜
第４アンドゲート６２１〜６２４、及び第１及び第２オ
アゲート６２５、６２６が含まれる。
【００２５】図６のＡ〜Ｋは図５の各部の動作波形であ
って、Ａは第１、２、４、５インバータ６１６、６１
７、６１９、６２０とＤフリップフロップ６１５のクリ
ア端子ＣＬＲに印加される走査信号ＳＣＡＮ、Ｂは第２
アンドゲート６２２とＤフリップフロップ６１５のクロ
ック端子ＣＫと書き込みアドレスカウンタ６０４のクリ
ア端子ＣＬＲとに印加されるライン同期信号／ＬＳＹＮ
Ｃ、ＣはＤフリップフロップ６１５のＱ端子から出力さ
れるイネーブル信号ＥＮＡＢＬＥ、ＤはＤフリップフロ
ップ６１５の／Ｑ端子から出力される反転されたイネー
ブル信号／ＥＮＡＢＬＥ、Ｅは第３インバータ６１８に
印加される画像データイネーブル信号／ＶＤＥＮ、Ｆは
第１及び第２オアゲート６２５、６２６と第３アンドゲ
ート６２３と書き込みアドレスカウンタ６０４のクロッ
ク端子ＣＫとに印加される反転された画像データ出力同
期信号／ＶＣＬＫ、Ｇは変倍処理される入力画像データ
ＤIN、Ｈは第２アンドゲート６２２に印加されるズーム
ＲＡＭアドレスクリア信号／ＣＳ１ＣＬＲ、Ｉは第１、
第３アンドゲート６２１、６２３に印加されるズームＲ
ＡＭ選択信号／ＣＳ１、Ｊはバッファ６０６のＤＩＲ端
子とズームＲＡＭ６０３の出力イネーブル／ＯＥ端子と
第４アンドゲート６２４とに印加されるズームＲＡＭ読
み出し信号／ＣＳ１ＲＤ、ＫはズームＲＡＭ６０３の／
ＷＥ端子に印加されるズームＲＡＭ書き込み信号／ＣＳ
１ＷＲをそれぞれ示す。
って、Ａは第１、２、４、５インバータ６１６、６１
７、６１９、６２０とＤフリップフロップ６１５のクリ
ア端子ＣＬＲに印加される走査信号ＳＣＡＮ、Ｂは第２
アンドゲート６２２とＤフリップフロップ６１５のクロ
ック端子ＣＫと書き込みアドレスカウンタ６０４のクリ
ア端子ＣＬＲとに印加されるライン同期信号／ＬＳＹＮ
Ｃ、ＣはＤフリップフロップ６１５のＱ端子から出力さ
れるイネーブル信号ＥＮＡＢＬＥ、ＤはＤフリップフロ
ップ６１５の／Ｑ端子から出力される反転されたイネー
ブル信号／ＥＮＡＢＬＥ、Ｅは第３インバータ６１８に
印加される画像データイネーブル信号／ＶＤＥＮ、Ｆは
第１及び第２オアゲート６２５、６２６と第３アンドゲ
ート６２３と書き込みアドレスカウンタ６０４のクロッ
ク端子ＣＫとに印加される反転された画像データ出力同
期信号／ＶＣＬＫ、Ｇは変倍処理される入力画像データ
ＤIN、Ｈは第２アンドゲート６２２に印加されるズーム
ＲＡＭアドレスクリア信号／ＣＳ１ＣＬＲ、Ｉは第１、
第３アンドゲート６２１、６２３に印加されるズームＲ
ＡＭ選択信号／ＣＳ１、Ｊはバッファ６０６のＤＩＲ端
子とズームＲＡＭ６０３の出力イネーブル／ＯＥ端子と
第４アンドゲート６２４とに印加されるズームＲＡＭ読
み出し信号／ＣＳ１ＲＤ、ＫはズームＲＡＭ６０３の／
ＷＥ端子に印加されるズームＲＡＭ書き込み信号／ＣＳ
１ＷＲをそれぞれ示す。
【００２６】図７Ａは変倍率が８５％のときの変倍処理
用ルックアップテーブルの例であり、図７Ｂは変倍率が
１８５％の場合のマイクロプロセッサ１０１により算出
された変倍処理用データの一部を示す。
用ルックアップテーブルの例であり、図７Ｂは変倍率が
１８５％の場合のマイクロプロセッサ１０１により算出
された変倍処理用データの一部を示す。
【００２７】図８はディジタル画像処理装置に於ける本
発明による画像データ変倍処理方法を説明するためのフ
ローチャートである。このフローチャートの各部を説明
すると、第１０過程は初期動作時に入力された画像デー
タに対して標準変倍処理を行う標準変倍処理過程であ
り、第２０〜４０過程はユーザにより変倍率が変更され
た場合に変更された変倍率を１で除算して商と余りを算
出する変倍率除算過程であり、第５０〜６０過程は変倍
率除算過程から算出された商が１より小さい場合、ルッ
クアップテーブルに貯蔵されたデータを参照して縮小処
理を行う縮小処理過程であり、第５０、７０、８０過程
は変倍率除算過程から算出された商が１より大きく余り
が０でない場合にルックアップテーブルに貯蔵されたデ
ータを参照して拡大処理を行う第１拡大処理過程であ
り、第５０、７０、９０過程は変倍率除算過程から算出
された商が１より大きく余りが０の時単純な拡大処理を
行う第２拡大処理過程であり、第１００過程は第１０〜
９０過程を通じて算出された変倍処理用データを変倍処
理用メモリに書き込むデータ書き込み過程であり、第１
１０、１２０過程は書き込まれた変倍処理用データを読
み出して元のデータと同一であるか否かを検証した後、
走査動作を行うデータ検証過程である。
発明による画像データ変倍処理方法を説明するためのフ
ローチャートである。このフローチャートの各部を説明
すると、第１０過程は初期動作時に入力された画像デー
タに対して標準変倍処理を行う標準変倍処理過程であ
り、第２０〜４０過程はユーザにより変倍率が変更され
た場合に変更された変倍率を１で除算して商と余りを算
出する変倍率除算過程であり、第５０〜６０過程は変倍
率除算過程から算出された商が１より小さい場合、ルッ
クアップテーブルに貯蔵されたデータを参照して縮小処
理を行う縮小処理過程であり、第５０、７０、８０過程
は変倍率除算過程から算出された商が１より大きく余り
が０でない場合にルックアップテーブルに貯蔵されたデ
ータを参照して拡大処理を行う第１拡大処理過程であ
り、第５０、７０、９０過程は変倍率除算過程から算出
された商が１より大きく余りが０の時単純な拡大処理を
行う第２拡大処理過程であり、第１００過程は第１０〜
９０過程を通じて算出された変倍処理用データを変倍処
理用メモリに書き込むデータ書き込み過程であり、第１
１０、１２０過程は書き込まれた変倍処理用データを読
み出して元のデータと同一であるか否かを検証した後、
走査動作を行うデータ検証過程である。
【００２８】さて、本発明の動作を図４〜図１２を参照
して以下により詳細に説明する。
して以下により詳細に説明する。
【００２９】まず図４を参照して本発明による変倍処理
の概念を説明すると、図４の（ｂ）の縮小処理と（ｃ）
の拡大処理に見られるように、ラインメモリへの画像デ
ータの書き込みは、常に画像データ出力同期信号ＶＣＬ
Ｋにより行われ、ラインメモリで画像データを変倍処理
することにより、画像データの縮小または拡大処理動作
が行われる。
の概念を説明すると、図４の（ｂ）の縮小処理と（ｃ）
の拡大処理に見られるように、ラインメモリへの画像デ
ータの書き込みは、常に画像データ出力同期信号ＶＣＬ
Ｋにより行われ、ラインメモリで画像データを変倍処理
することにより、画像データの縮小または拡大処理動作
が行われる。
【００３０】図５を参照すると、１％単位の変倍処理を
実現するためのルックアップテーブルはＲＯＭ１０２に
貯蔵されており、マイクロプロセッサ１０１は、このＲ
ＯＭ１０２に貯蔵されたルックアップテーブルをＲＡＭ
１０３で読み出して、ユーザが望む変倍率に相当する変
倍処理用データを算出し、算出された変倍処理用データ
をさらにＲＡＭ１０３の所定の領域に貯蔵する。即ち、
マイクロプロセッサ１０１はユーザが選択した変倍率に
応じた処理をするのにルックアップテーブルの参照が必
要だと判断される場合にのみ、ＲＯＭ１０２からルック
テーブルを読み出してＲＡＭ１０３に貯蔵する。この際
ルックアップテーブルが貯蔵されるＲＡＭ１０３の貯蔵
領域は１００バイトならば十分である。
実現するためのルックアップテーブルはＲＯＭ１０２に
貯蔵されており、マイクロプロセッサ１０１は、このＲ
ＯＭ１０２に貯蔵されたルックアップテーブルをＲＡＭ
１０３で読み出して、ユーザが望む変倍率に相当する変
倍処理用データを算出し、算出された変倍処理用データ
をさらにＲＡＭ１０３の所定の領域に貯蔵する。即ち、
マイクロプロセッサ１０１はユーザが選択した変倍率に
応じた処理をするのにルックアップテーブルの参照が必
要だと判断される場合にのみ、ＲＯＭ１０２からルック
テーブルを読み出してＲＡＭ１０３に貯蔵する。この際
ルックアップテーブルが貯蔵されるＲＡＭ１０３の貯蔵
領域は１００バイトならば十分である。
【００３１】マイクロプロセッサ１０１とＲＡＭ１０３
により１ラインに対する画素（即ち400ＤＰＩの解像度
の場合、4752画素）の変倍処理用データが生成される。
それらの変倍処理用データは、ＲＡＭ１０３から読み出
されてズームＲＡＭ６０３に書き込まれる。ズームＲＡ
Ｍ６０３に変倍処理用データを書き込むとき、マイクロ
プロセッサ１０１は、アドレスバスを利用したランダム
アクセスではなく、メモリの各領域に割り当てられた一
定したアドレスを用いてズームアドレスカウンタ６０５
から発生されるアドレスでズームＲＡＭ６０３にアクセ
スする。また、マイクロプロセッサ１０１による変倍処
理用データの書き込み及び読み出しはバッファ６０６を
通じてなされる。
により１ラインに対する画素（即ち400ＤＰＩの解像度
の場合、4752画素）の変倍処理用データが生成される。
それらの変倍処理用データは、ＲＡＭ１０３から読み出
されてズームＲＡＭ６０３に書き込まれる。ズームＲＡ
Ｍ６０３に変倍処理用データを書き込むとき、マイクロ
プロセッサ１０１は、アドレスバスを利用したランダム
アクセスではなく、メモリの各領域に割り当てられた一
定したアドレスを用いてズームアドレスカウンタ６０５
から発生されるアドレスでズームＲＡＭ６０３にアクセ
スする。また、マイクロプロセッサ１０１による変倍処
理用データの書き込み及び読み出しはバッファ６０６を
通じてなされる。
【００３２】前述した動作は、図６に示されているズー
ムデータダウンロード部分に該当する走査信号ＳＣＡＮ
（図６のＡ）の論理“ロー”状態に行われる。ここで、
／ＣＳＩＣＬＲ（図６のＨ）はズームＲＡＭ６０３から
のデータ読み出し又は書き込み時のアドレスを０に合わ
せるための信号である。そして、／ＣＳ１（図６のＩ）
と／ＣＳ１ＲＤ（図６のＪ）が論理“ロー”状態となっ
てズームＲＡＭ６０３からデータを読み出し、続いて／
ＣＳ１（図６のＩ）と／ＣＳ１ＷＲ（図６のＫ）とが論
理“ロー”状態となってズームＲＡＭ６０３にデータを
書き込むことができるようになる。変倍処理用データが
ズームＲＡＭ６０３に書き込まれると、変倍処理のため
の準備動作は全て完了する。走査信号ＳＣＡＮ（図６の
Ａ）が論理“ロー”状態の間は画像データは出力され
ず、第１及び第２ラインメモリ６０１、６０２は静止状
態（読み書きされない状態）にある。
ムデータダウンロード部分に該当する走査信号ＳＣＡＮ
（図６のＡ）の論理“ロー”状態に行われる。ここで、
／ＣＳＩＣＬＲ（図６のＨ）はズームＲＡＭ６０３から
のデータ読み出し又は書き込み時のアドレスを０に合わ
せるための信号である。そして、／ＣＳ１（図６のＩ）
と／ＣＳ１ＲＤ（図６のＪ）が論理“ロー”状態となっ
てズームＲＡＭ６０３からデータを読み出し、続いて／
ＣＳ１（図６のＩ）と／ＣＳ１ＷＲ（図６のＫ）とが論
理“ロー”状態となってズームＲＡＭ６０３にデータを
書き込むことができるようになる。変倍処理用データが
ズームＲＡＭ６０３に書き込まれると、変倍処理のため
の準備動作は全て完了する。走査信号ＳＣＡＮ（図６の
Ａ）が論理“ロー”状態の間は画像データは出力され
ず、第１及び第２ラインメモリ６０１、６０２は静止状
態（読み書きされない状態）にある。
【００３３】走査信号ＳＣＡＮ（図６のＡ）が論理“ハ
イ”状態になった後、第１のライン同期信号／ＬＳＹＮ
Ｃ（図６のＢ）が入力されることによりイネーブル信号
ＥＮＡＢＬＥ（図６のＣ）が論理“ハイ”状態になり、
それと同時に反転イネーブル信号／ＥＮＡＢＬＥ（図６
のＤ）が論理“ロー”状態となる。続いて画像データイ
ネーブル信号／ＶＤＥＮ（図６のＥ）が論理“ロー”状
態になると、反転画像データ出力同期信号／ＶＣＬＫ
（図６のＦ）に従って画像データが１画素単位で出力さ
れる。
イ”状態になった後、第１のライン同期信号／ＬＳＹＮ
Ｃ（図６のＢ）が入力されることによりイネーブル信号
ＥＮＡＢＬＥ（図６のＣ）が論理“ハイ”状態になり、
それと同時に反転イネーブル信号／ＥＮＡＢＬＥ（図６
のＤ）が論理“ロー”状態となる。続いて画像データイ
ネーブル信号／ＶＤＥＮ（図６のＥ）が論理“ロー”状
態になると、反転画像データ出力同期信号／ＶＣＬＫ
（図６のＦ）に従って画像データが１画素単位で出力さ
れる。
【００３４】この際、バッファ６０８とバッファ６１２
が活性化し、バッファ６０８を通じてズームＲＡＭ６０
３から出力される変倍処理用データが第１ラインメモリ
６０１にアドレスとして供給され、このアドレスに対応
して変倍処理された画像データがバッファ６１２を通じ
て出力される。即ち、第１ラインメモリ６０１は画像デ
ータ読み出しモードで動作する。ここで、第１ラインメ
モリ６０１のアドレス値としては、ズームアドレスカウ
ンタ６０５の出力値が供給されるが、このズームアドレ
スカウンタ６０５は、ライン同期信号／ＬＳＹＮＣ（図
６のＢ）により０に合わされた後、反転画像データ出力
同期信号／ＶＣＬＫ（図６のＦ）をトリガとしてカウン
トする。一方、バッファ６０９とバッファ６１３が活性
化されるため、書き込みアドレスカウンタ６０４の出力
値が第２ラインメモリ６０２のアドレスに印加され、反
転画像データ出力同期信号／ＶＣＬＫ（図６Ｆ）に同期
して第２ラインメモリ６０２に画像データが入力され
る。即ち、ラインメモリ６０２は画像データ書き込みモ
ードで動作する。ここまでの動作が図６のＧの第１状態
（ＳＴＡＴＥ１）に該当する。
が活性化し、バッファ６０８を通じてズームＲＡＭ６０
３から出力される変倍処理用データが第１ラインメモリ
６０１にアドレスとして供給され、このアドレスに対応
して変倍処理された画像データがバッファ６１２を通じ
て出力される。即ち、第１ラインメモリ６０１は画像デ
ータ読み出しモードで動作する。ここで、第１ラインメ
モリ６０１のアドレス値としては、ズームアドレスカウ
ンタ６０５の出力値が供給されるが、このズームアドレ
スカウンタ６０５は、ライン同期信号／ＬＳＹＮＣ（図
６のＢ）により０に合わされた後、反転画像データ出力
同期信号／ＶＣＬＫ（図６のＦ）をトリガとしてカウン
トする。一方、バッファ６０９とバッファ６１３が活性
化されるため、書き込みアドレスカウンタ６０４の出力
値が第２ラインメモリ６０２のアドレスに印加され、反
転画像データ出力同期信号／ＶＣＬＫ（図６Ｆ）に同期
して第２ラインメモリ６０２に画像データが入力され
る。即ち、ラインメモリ６０２は画像データ書き込みモ
ードで動作する。ここまでの動作が図６のＧの第１状態
（ＳＴＡＴＥ１）に該当する。
【００３５】続いて、第２のライン同期信号／ＬＳＹＮ
Ｃ（図６のＢ）が入力されると、イネーブル信号ＥＮＡ
ＢＬＥ（図６のＣ）が論理“ロー”状態となり、同時に
反転イネーブル信号／ＥＮＡＢＬＥ（図６のＤ）が論理
“ハイ”状態となる。従って、第１状態とは逆に、第１
ラインメモリ６０１ではバッファ６０７とバッファ６１
１が活性化され、書き込みアドレスカウンタ６０４の出
力値が第１ラインメモリ６０１のアドレスに印加され、
反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）に
同期して第１ラインメモリ６０１に画像データが入力さ
れる。即ち、第１ラインメモリ６０１は画像データ書き
込みモードで動作する。一方第２ラインメモリ６０２で
は、バッファ６１０とバッファ６１４が活性化されてズ
ームＲＡＭ６０３から出力される変倍処理用データが第
２ラインメモリ６０２のアドレスに印加され、変倍処理
された画像データがバッファ６１４を通じて出力され
る。即ち、第２ラインメモリ６０２は画像データ読み出
しモードで動作する。この動作は図６のＧの第２状態
（ＳＴＡＴＥ２）に相当する。
Ｃ（図６のＢ）が入力されると、イネーブル信号ＥＮＡ
ＢＬＥ（図６のＣ）が論理“ロー”状態となり、同時に
反転イネーブル信号／ＥＮＡＢＬＥ（図６のＤ）が論理
“ハイ”状態となる。従って、第１状態とは逆に、第１
ラインメモリ６０１ではバッファ６０７とバッファ６１
１が活性化され、書き込みアドレスカウンタ６０４の出
力値が第１ラインメモリ６０１のアドレスに印加され、
反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）に
同期して第１ラインメモリ６０１に画像データが入力さ
れる。即ち、第１ラインメモリ６０１は画像データ書き
込みモードで動作する。一方第２ラインメモリ６０２で
は、バッファ６１０とバッファ６１４が活性化されてズ
ームＲＡＭ６０３から出力される変倍処理用データが第
２ラインメモリ６０２のアドレスに印加され、変倍処理
された画像データがバッファ６１４を通じて出力され
る。即ち、第２ラインメモリ６０２は画像データ読み出
しモードで動作する。この動作は図６のＧの第２状態
（ＳＴＡＴＥ２）に相当する。
【００３６】さらに続けて入力されるライン同期信号／
ＬＳＹＮＣ（図６のＢ）により、第１ラインメモリ６０
１と第２ラインメモリ６０２は、第１状態と第２状態と
を交互に繰り返す。走査動作全体が終了すると、走査信
号ＳＣＡＮ（図６Ａ）が論理“ロー”状態となり、次の
変倍率変換その他の動作を行う準備をする。
ＬＳＹＮＣ（図６のＢ）により、第１ラインメモリ６０
１と第２ラインメモリ６０２は、第１状態と第２状態と
を交互に繰り返す。走査動作全体が終了すると、走査信
号ＳＣＡＮ（図６Ａ）が論理“ロー”状態となり、次の
変倍率変換その他の動作を行う準備をする。
【００３７】次に、図８〜図１２を参照してルックアッ
プテーブルを利用した変倍処理方法について説明する。
プテーブルを利用した変倍処理方法について説明する。
【００３８】図８を参照して全体的な流れを説明する
と、まず第１０過程では図９に示されている標準変倍処
理（１００％）を行う。続いて第２０過程では変倍率の
変更要求があったか否かを判断する。第２０過程で変倍
率を変更せず走査の開始命令をすると、ズームＲＡＭ６
０３に変倍処理用データが書き込まれる（第１００過
程）。一方、第２０過程で変倍率変更要求があったと判
断した場合は、ユーザが設定した変倍率が入力され（第
３０過程）、変倍率を１００で除算して（第４０過程）
商が１より大きい値であるか否かを判断する（第５０過
程）。
と、まず第１０過程では図９に示されている標準変倍処
理（１００％）を行う。続いて第２０過程では変倍率の
変更要求があったか否かを判断する。第２０過程で変倍
率を変更せず走査の開始命令をすると、ズームＲＡＭ６
０３に変倍処理用データが書き込まれる（第１００過
程）。一方、第２０過程で変倍率変更要求があったと判
断した場合は、ユーザが設定した変倍率が入力され（第
３０過程）、変倍率を１００で除算して（第４０過程）
商が１より大きい値であるか否かを判断する（第５０過
程）。
【００３９】第５０過程で商が１より小さい場合は図１
０に示すルックアップテーブル参照縮小処理を行い（第
６０過程）、商が１以上であれば、第７０過程で余りが
０か否かを判断する。
０に示すルックアップテーブル参照縮小処理を行い（第
６０過程）、商が１以上であれば、第７０過程で余りが
０か否かを判断する。
【００４０】第７０過程で余りが０でないときは図１１
に示すルックアップテーブル参照拡大処理を行い（第８
０過程）、余りが０ならば図１２に示す単純拡大処理を
行う（第９０過程）。
に示すルックアップテーブル参照拡大処理を行い（第８
０過程）、余りが０ならば図１２に示す単純拡大処理を
行う（第９０過程）。
【００４１】ここまでの処理が完了し変倍処理用データ
が算出されると、変倍処理用データのズームＲＡＭ６０
３への書き込み処理を行う（第１００過程）。さらにズ
ームＲＡＭ６０３に書き込まれたデータを読み出して元
のデータと同一であるか否かを検証し（第１１０過
程）、検証が完了すると走査動作を行う（第１２０過
程）。
が算出されると、変倍処理用データのズームＲＡＭ６０
３への書き込み処理を行う（第１００過程）。さらにズ
ームＲＡＭ６０３に書き込まれたデータを読み出して元
のデータと同一であるか否かを検証し（第１１０過
程）、検証が完了すると走査動作を行う（第１２０過
程）。
【００４２】図９を参照して標準変倍処理を説明すると
次の通りである。即ち、ＲＡＭ１０３内の変倍処理用デ
ータ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処理
用データを算出するための基準データＶＡＬＵＥを０に
設定し（第１２過程）、その後Ｚ＿ＡＤＤにＶＡＬＵＥ
を書き込み（第１４過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを
１増加させる（第１６過程）。主走査方向１ライン分の
最大画素数ＥＮＤ＿ＡＤとＺ＿ＡＤＤとを比較し（第１
８過程）、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより小さければ第
１４過程に戻り、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより大きけ
れば処理を完了する。
次の通りである。即ち、ＲＡＭ１０３内の変倍処理用デ
ータ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処理
用データを算出するための基準データＶＡＬＵＥを０に
設定し（第１２過程）、その後Ｚ＿ＡＤＤにＶＡＬＵＥ
を書き込み（第１４過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを
１増加させる（第１６過程）。主走査方向１ライン分の
最大画素数ＥＮＤ＿ＡＤとＺ＿ＡＤＤとを比較し（第１
８過程）、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより小さければ第
１４過程に戻り、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより大きけ
れば処理を完了する。
【００４３】図１０を参照してルックアップテーブル参
照縮小処理を説明すると次の通りである。即ち、ルック
アップテーブルに貯蔵されている変倍処理用データのう
ち、ユーザにより指定された変倍率に合ったデータを読
み出し、読み出されたデータを縮小比率に合う主走査方
向の１ラインデータに変換して縮小処理のための変倍処
理用データを算出する。
照縮小処理を説明すると次の通りである。即ち、ルック
アップテーブルに貯蔵されている変倍処理用データのう
ち、ユーザにより指定された変倍率に合ったデータを読
み出し、読み出されたデータを縮小比率に合う主走査方
向の１ラインデータに変換して縮小処理のための変倍処
理用データを算出する。
【００４４】図８の第４０過程により計算された余り値
からＲＯＭ１０２に貯蔵されているルックアップテーブ
ルの実アドレスＬ＿ＤＡＴＡを計算した後（６１過
程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥ
ＭＰをＺ＿ＡＤＤに設定し、ＬＰ＿ＣＮＴには図８の第
４０過程により計算された余り値を設定する（第６２過
程）。
からＲＯＭ１０２に貯蔵されているルックアップテーブ
ルの実アドレスＬ＿ＤＡＴＡを計算した後（６１過
程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥ
ＭＰをＺ＿ＡＤＤに設定し、ＬＰ＿ＣＮＴには図８の第
４０過程により計算された余り値を設定する（第６２過
程）。
【００４５】第６３過程では第６１過程で計算されたＬ
＿ＤＡＴＡからＺ＿ＡＤＤにルックアップテーブルの値
を書き込み、Ｌ＿ＤＡＴＡとＺ＿ＡＤＤをそれぞれ１増
加させる（第６４過程）。
＿ＤＡＴＡからＺ＿ＡＤＤにルックアップテーブルの値
を書き込み、Ｌ＿ＤＡＴＡとＺ＿ＡＤＤをそれぞれ１増
加させる（第６４過程）。
【００４６】第６５過程ではＬＰ＿ＣＮＴを１減少さ
せ、第６６過程で０と比較し、ＬＰ＿ＣＮＴが０と等し
くなければ第６３過程に戻り、ＬＰ＿ＣＮＴが０と等し
ければ縮小比率に合う主走査方向１ラインの最大画素数
分のデータを拡張し（第６７過程）処理を完了する。
せ、第６６過程で０と比較し、ＬＰ＿ＣＮＴが０と等し
くなければ第６３過程に戻り、ＬＰ＿ＣＮＴが０と等し
ければ縮小比率に合う主走査方向１ラインの最大画素数
分のデータを拡張し（第６７過程）処理を完了する。
【００４７】図１１を参照してルックアップテーブル参
照拡大処理を以下に説明する。ルックアップテーブルに
貯蔵されている変倍処理用データのうち、ユーザにより
指定された変倍率に合ったデータを読み出し、読み出さ
れたデータを拡大比率に合う主走査方向の１ラインデー
タに変換して拡大処理のための変倍処理用データを算出
する。
照拡大処理を以下に説明する。ルックアップテーブルに
貯蔵されている変倍処理用データのうち、ユーザにより
指定された変倍率に合ったデータを読み出し、読み出さ
れたデータを拡大比率に合う主走査方向の１ラインデー
タに変換して拡大処理のための変倍処理用データを算出
する。
【００４８】図８の第４０過程により計算された余り値
からＲＯＭ１０２に貯蔵されているルックアップテーブ
ルの実アドレスＬ＿ＤＡＴＡを計算した後（第８１１過
程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥ
ＭＰ０をＺ＿ＡＤＤに設定し、変倍処理用データを算出
するための基準データＶＡＬＵＥを０に設定し、ＬＰ＿
ＣＮＴには図８の第４０過程により計算された余り値を
設定し、Ｌ＿ＡＤＤにはＲＯＭ１０２の該当ルックアッ
プテーブルデータが貯蔵されるＲＡＭ１０３の任意領域
ＴＥＭＰ１を設定する（第８１２過程）。
からＲＯＭ１０２に貯蔵されているルックアップテーブ
ルの実アドレスＬ＿ＤＡＴＡを計算した後（第８１１過
程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥ
ＭＰ０をＺ＿ＡＤＤに設定し、変倍処理用データを算出
するための基準データＶＡＬＵＥを０に設定し、ＬＰ＿
ＣＮＴには図８の第４０過程により計算された余り値を
設定し、Ｌ＿ＡＤＤにはＲＯＭ１０２の該当ルックアッ
プテーブルデータが貯蔵されるＲＡＭ１０３の任意領域
ＴＥＭＰ１を設定する（第８１２過程）。
【００４９】第８１３過程では、Ｌ＿ＡＤＤに第８１１
過程で計算されたＬ＿ＤＡＴＡを書き込み、第８１４過
程では、Ｌ＿ＤＡＴＡとＬ＿ＡＤＤをそれぞれ１増加さ
せる。
過程で計算されたＬ＿ＤＡＴＡを書き込み、第８１４過
程では、Ｌ＿ＤＡＴＡとＬ＿ＡＤＤをそれぞれ１増加さ
せる。
【００５０】第８１５過程ではＬＰ＿ＣＮＴを１減少さ
せ、第８１６過程でその結果を０と比較し、ＬＰ＿ＣＮ
Ｔ値が０と等しくなければ第８１３過程に戻って０にな
るまで反復し、ＬＰ＿ＣＮＴ値が０と等しければＬＰ＿
ＣＮＴに図８の第４０過程により計算された商を設定
し、Ｌ＿ＡＤＤにはＴＥＭＰ１を設定する（第８１７過
程）。
せ、第８１６過程でその結果を０と比較し、ＬＰ＿ＣＮ
Ｔ値が０と等しくなければ第８１３過程に戻って０にな
るまで反復し、ＬＰ＿ＣＮＴ値が０と等しければＬＰ＿
ＣＮＴに図８の第４０過程により計算された商を設定
し、Ｌ＿ＡＤＤにはＴＥＭＰ１を設定する（第８１７過
程）。
【００５１】第８１８過程ではＺ＿ＡＤＤにＶＡＬＵＥ
を書き込み、第８１９過程ではＺ＿ＡＤＤを１増加させ
る。第８２０過程ではＬＰ＿ＣＮＴを１減少させ、第８
２１過程で０と比較する。ＬＰ＿ＣＮＴが０でないとき
は第８１６過程に戻り、ＬＰ＿ＣＮＴが０の場合はＬＰ
＿ＣＮＴに図８の第４０過程により計算された商を更に
設定した後（第８２２過程）、Ｌ＿ＡＤＤとＶＡＬＵＥ
とを比較する（第８２３過程）。
を書き込み、第８１９過程ではＺ＿ＡＤＤを１増加させ
る。第８２０過程ではＬＰ＿ＣＮＴを１減少させ、第８
２１過程で０と比較する。ＬＰ＿ＣＮＴが０でないとき
は第８１６過程に戻り、ＬＰ＿ＣＮＴが０の場合はＬＰ
＿ＣＮＴに図８の第４０過程により計算された商を更に
設定した後（第８２２過程）、Ｌ＿ＡＤＤとＶＡＬＵＥ
とを比較する（第８２３過程）。
【００５２】第８２３過程でＬ＿ＡＤＤがＶＡＬＵＥと
等しくないときは第８１８過程に戻り、Ｌ＿ＡＤＤがＶ
ＡＬＵＥと等しい場合は、次のルックアップテーブルデ
ータを読み出すためにＬ＿ＡＤＤを１増加させる（第８
２４過程）。次のＺ＿ＡＤＤにＶＡＬＵＥを書き込んで
（第８２５過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを１増加さ
せ（第８２６過程）、現在のＬ＿ＡＤＤとＴＥＭＰ１の
減算結果を図８の第４０過程により計算された余りと比
較し（第８２７過程）、異なる場合は第８１８過程に戻
り、等しければ今まで作られた変倍処理用データを利用
して拡大比率に合う主走査方向を１ラインの最大画素数
分データを拡張し（第８２８過程）、処理を完了する。
等しくないときは第８１８過程に戻り、Ｌ＿ＡＤＤがＶ
ＡＬＵＥと等しい場合は、次のルックアップテーブルデ
ータを読み出すためにＬ＿ＡＤＤを１増加させる（第８
２４過程）。次のＺ＿ＡＤＤにＶＡＬＵＥを書き込んで
（第８２５過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを１増加さ
せ（第８２６過程）、現在のＬ＿ＡＤＤとＴＥＭＰ１の
減算結果を図８の第４０過程により計算された余りと比
較し（第８２７過程）、異なる場合は第８１８過程に戻
り、等しければ今まで作られた変倍処理用データを利用
して拡大比率に合う主走査方向を１ラインの最大画素数
分データを拡張し（第８２８過程）、処理を完了する。
【００５３】図１２を参照して単純拡大処理を説明すれ
ば次の通りである。即ち、ＲＡＭ１０３内の変倍処理用
データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処
理用データを算出するための基準データＶＡＬＵＥを０
に設定した後（第９１過程）、ＬＰ＿ＣＮＴには図８の
第４０過程により計算された商を設定する（第９２過
程）。次に、Ｚ＿ＡＤＤにＶＡＬＵＥを書き込み（第９
３過程）、Ｚ＿ＡＤＤを１増加させる（第９４過程）。
ば次の通りである。即ち、ＲＡＭ１０３内の変倍処理用
データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処
理用データを算出するための基準データＶＡＬＵＥを０
に設定した後（第９１過程）、ＬＰ＿ＣＮＴには図８の
第４０過程により計算された商を設定する（第９２過
程）。次に、Ｚ＿ＡＤＤにＶＡＬＵＥを書き込み（第９
３過程）、Ｚ＿ＡＤＤを１増加させる（第９４過程）。
【００５４】第９５過程ではＬＰ＿ＣＮＴを１減少さ
せ、その結果を０と比較し（第９６過程）、ＬＰ＿ＣＮ
Ｔが０と等しくない場合は第９３過程に戻り、ＬＰ＿Ｃ
ＮＴが０と等しければＶＡＬＵＥの値を１増加させた後
（第９７過程）、主走査方向１ライン分の画素数ＥＮＤ
＿ＡＤとＺ＿ＡＤＤとを比較し（第９８過程）、ＥＮＤ
＿ＡＤがＺ＿ＡＤＤより小さければ第９３過程に戻り、
大きければフローチャートを終了する。
せ、その結果を０と比較し（第９６過程）、ＬＰ＿ＣＮ
Ｔが０と等しくない場合は第９３過程に戻り、ＬＰ＿Ｃ
ＮＴが０と等しければＶＡＬＵＥの値を１増加させた後
（第９７過程）、主走査方向１ライン分の画素数ＥＮＤ
＿ＡＤとＺ＿ＡＤＤとを比較し（第９８過程）、ＥＮＤ
＿ＡＤがＺ＿ＡＤＤより小さければ第９３過程に戻り、
大きければフローチャートを終了する。
【００５５】上記に図８〜図１２のフローチャートを参
照して説明した変倍処理方法を、図７Ａ、図７Ｂに示し
た変倍処理用ルックアップテーブルを参照して８５％縮
小処理と１８５％拡大処理の場合について説明する。ル
ックアップテーブルには１〜９９％までのルックアップ
テーブルデータが連続的に貯蔵されているので、まず８
５％に相当するルックアップテーブルデータが貯蔵され
ている開始アドレスを計算する。ルックアップテーブル
アドレスの計算が完了すると、図１０に示したルックア
ップテーブル参照縮小処理ではルックアップテーブルデ
ータをそのまま利用するので８５％に相当するルックア
ップテーブル開始アドレスから８５個のルックアップテ
ーブルデータ値を変倍処理用データ貯蔵領域に読み取
り、このデータを利用して主走査方向１ラインに対する
変倍処理用データに拡張する。
照して説明した変倍処理方法を、図７Ａ、図７Ｂに示し
た変倍処理用ルックアップテーブルを参照して８５％縮
小処理と１８５％拡大処理の場合について説明する。ル
ックアップテーブルには１〜９９％までのルックアップ
テーブルデータが連続的に貯蔵されているので、まず８
５％に相当するルックアップテーブルデータが貯蔵され
ている開始アドレスを計算する。ルックアップテーブル
アドレスの計算が完了すると、図１０に示したルックア
ップテーブル参照縮小処理ではルックアップテーブルデ
ータをそのまま利用するので８５％に相当するルックア
ップテーブル開始アドレスから８５個のルックアップテ
ーブルデータ値を変倍処理用データ貯蔵領域に読み取
り、このデータを利用して主走査方向１ラインに対する
変倍処理用データに拡張する。
【００５６】一方、１８５％拡大処理に於いては８５％
に相当するルックアップテーブルデータをＲＡＭ１０３
の任意領域ＴＥＭＰ１に読み出した後、１００％に対し
ては図１２に示した単純拡大処理を行い、８５％拡大に
対しては図１１に示したルックアップテーブルを参照し
た拡大処理を行っている。
に相当するルックアップテーブルデータをＲＡＭ１０３
の任意領域ＴＥＭＰ１に読み出した後、１００％に対し
ては図１２に示した単純拡大処理を行い、８５％拡大に
対しては図１１に示したルックアップテーブルを参照し
た拡大処理を行っている。
【００５７】
【効果】前述したようにディジタル画像処理装置に於け
る本発明による画像データ変倍処理方法及び回路では小
量のルックアップテーブルデータを利用して画像データ
の縮小及び拡大を行うことにより、ユーザが望む広い範
囲の変倍率に対応しうるだけでなく、回路の構成を単純
化することができる。また、マイクロプロセッサにより
変倍処理用データを算出するのでプログラム変更により
変倍率を容易に拡張させうる。
る本発明による画像データ変倍処理方法及び回路では小
量のルックアップテーブルデータを利用して画像データ
の縮小及び拡大を行うことにより、ユーザが望む広い範
囲の変倍率に対応しうるだけでなく、回路の構成を単純
化することができる。また、マイクロプロセッサにより
変倍処理用データを算出するのでプログラム変更により
変倍率を容易に拡張させうる。
【００５８】また、ＲＡＭを利用して変倍処理を行うの
で一層安定した変倍処理がなされ、アクセスタイムが速
いＲＡＭに交換することにより、高速処理が要求される
場合にも容易に対応できる。
で一層安定した変倍処理がなされ、アクセスタイムが速
いＲＡＭに交換することにより、高速処理が要求される
場合にも容易に対応できる。
【００５９】また、変倍率を変更するごとに変倍処理用
データを算出して変倍処理用ＲＡＭに書き込んだ後、更
に読み取って検証することにより、メモリ素子の動作不
良による不良複写を防止して複写にかかるコストを節減
することができる上、ハードウェアの動作状態を点検し
て故障状態を知ることもできる。
データを算出して変倍処理用ＲＡＭに書き込んだ後、更
に読み取って検証することにより、メモリ素子の動作不
良による不良複写を防止して複写にかかるコストを節減
することができる上、ハードウェアの動作状態を点検し
て故障状態を知ることもできる。
【図１】図１はディジタル画像処理装置に於ける、従来
の画像データ変倍処理を説明するための概念図である。
の画像データ変倍処理を説明するための概念図である。
【図２】図２は、図３Ａ〜図３Ｃと共にディジタル画像
処理装置に於ける従来の画像データ変倍処理回路とその
動作波形を説明するための図面である。
処理装置に於ける従来の画像データ変倍処理回路とその
動作波形を説明するための図面である。
【図３】図３はＡ、Ｂ、及びＣからなり、それぞれ図２
と共にディジタル画像処理装置に於ける従来の画像デー
タ変倍処理回路とその動作波形を説明するための図面で
ある。
と共にディジタル画像処理装置に於ける従来の画像デー
タ変倍処理回路とその動作波形を説明するための図面で
ある。
【図４】図４はディジタル画像処理装置に於ける本発明
による画像データ変倍処理を説明するための概念図であ
る。
による画像データ変倍処理を説明するための概念図であ
る。
【図５】図５はディジタル画像データ処理装置に於ける
本発明による画像データ変倍処理回路を示した回路図で
ある。
本発明による画像データ変倍処理回路を示した回路図で
ある。
【図６】図６は図５に於ける各部の動作波形を示した図
である。
である。
【図７】図７はＡ及びＢからなり、図７Ａは変倍処理用
ルックアップテーブルデータの例であり、図７Ｂは変倍
処理用データの例である。
ルックアップテーブルデータの例であり、図７Ｂは変倍
処理用データの例である。
【図８】図８はディジタル画像処理装置に於ける本発明
による画像データ変倍処理方法を説明するためのフロー
チャートである。
による画像データ変倍処理方法を説明するためのフロー
チャートである。
【図９】図９は図８に於ける標準変倍処理過程を説明す
るためのフローチャートである。
るためのフローチャートである。
【図１０】図１０は図８に於けるルックアップテーブル
を参照した縮小処理過程を説明するためのフローチャー
トである。
を参照した縮小処理過程を説明するためのフローチャー
トである。
【図１１】図１１は図８に於けるルックアップテーブル
を参照した拡大処理過程を説明するためのフローチャー
トである。
を参照した拡大処理過程を説明するためのフローチャー
トである。
【図１２】図１２は図８に於ける単純拡大処理過程を説
明するためのフローチャートである。
明するためのフローチャートである。
２５ ＦＩＦＯメモリ ２６ ＦＩＦＯメモリ ２７ レート乗算器（ＲＭＰ１） ２８ レート乗算器（ＲＭＰ２） ３０ 書き込みアドレスカウンタ ３１ 読み出しアドレスカウンタ １０１ マイクロプロセッサ １０２ 第１メモリ（ＲＯＭ） １０３ 第２メモリ（ＲＡＭ） ６０１ 第１ラインメモリ ６０２ 第２ラインメモリ ６０３ 第３メモリ（ズームＲＡＭ） ６０４ 第１カウンタ（書き込みアドレスカウンタ） ６０５ 第２カウンタ（ズームアドレスカウンタ） ６０６ 第４バッファ手段 ６０７ 第１バッファ手段 ６０８ 第１バッファ手段 ６０９ 第１バッファ手段 ６１０ 第１バッファ手段 ６１１ 第２バッファ手段 ６１２ 第３バッファ手段 ６１３ 第２バッファ手段 ６１４ 第３バッファ手段 ６１５ 分周器（Ｄフリップフロップ） ６１６ 第１インバータ ６１７ 第２インバータ ６１８ 第３インバータ ６１９ 第４インバータ ６２０ 第５インバータ ６２１ 第１アンドゲート ６２２ 第２アンドゲート ６２３ 第３アンドゲート ６２４ 第４アンドゲート ６２５ 第１オアゲート ６２６ 第２オアゲート
Claims (11)
- 【請求項１】 少量の変倍処理用データが貯蔵されて
いるルックアップテーブルと変倍処理用メモリを具備し
てディジタル画像処理装置に入力される画像データを変
倍処理してユーザにより指定された変倍率に相当する画
像データを出力するための変倍処理方法に於いて、 ユーザにより指定された変倍率を１と除算して商と余り
を算出する変倍率除算過程と、 前記変倍率除算過程から算出された商が１より小さい場
合、前記ルックアップテーブルに貯蔵されたデータを参
照して縮小処理を行う縮小処理過程と、 前記変倍率除算過程から算出された商が１より大きく、
余りが０でない場合に前記ルックアップテーブルに貯蔵
されたデータを参照して拡大処理を行う第１拡大処理過
程と、 前記変倍率除算過程から算出された商が１より大きく、
余りが０ならば単純拡大処理を行う第２拡大処理過程
と、 前記過程を通じて計算された変倍処理用データを前記変
倍処理用メモリに書き込むデータ書き込み過程とを含む
ことを特徴とする画像データ変倍処理方法。 - 【請求項２】 前記ルックアップテーブルに１％〜９
９％に相当する変倍処理用データが貯蔵されていること
を特徴とする請求項１に記載の画像データ変倍処理方
法。 - 【請求項３】 前記書き込まれた変倍処理用データを
読み出して元のデータと同一であるか否かを検証するデ
ータ検証過程を更に含むことを特徴とする請求項１に記
載の画像データ変倍処理方法。 - 【請求項４】 前記縮小処理過程が、前記ルックアッ
プテーブルに貯蔵されている変倍処理用データのうち、
ユーザによって指定された変倍率に当たるデータを読み
出し、読み出されたデータを縮小比率に合う主走査方向
の１ラインデータに変換して縮小処理のための変倍処理
用データを算出することを特徴とする請求項１に記載の
画像データ変倍処理方法。 - 【請求項５】 前記第１拡大処理過程が、前記ルック
アップテーブルに貯蔵されている変倍処理用データのう
ち、ユーザにより指定された変倍率に当たるデータを読
み出し、読み出されたデータを拡大比率に合う主走査方
向の１ラインデータに変換して拡大処理のための変倍処
理用データを算出することを特徴とする請求項１に記載
の画像データ変倍処理方法。 - 【請求項６】 ディジタル画像処理装置に入力された
画像データを変倍処理してユーザにより指定された変倍
率に当たる画像を出力するための変倍処理回路に於い
て、 変倍処理用ルックアップテーブルを貯蔵している第１メ
モリと、 前記第１メモリに貯蔵されたルックアップテーブルのデ
ータを利用してユーザにより指定された変倍率に当たる
変倍処理用データを算出するマイクロプロセッサと、 前記マイクロプロセッサから変倍処理用データを算出す
る途中に前記変倍処理用ルックアップテーブルのデータ
と前記マイクロプロセッサから算出された１ライン分の
変倍処理用データを一時的に貯蔵する第２メモリと、 縮小あるいは拡大しようとする画像データを１走査ライ
ン単位で貯蔵する第１、第２ラインメモリと、 前記第２メモリに貯蔵された変倍処理用データを利用し
て変倍処理を施す第３メモリと、 変倍処理しようとして入力される前記１ライン分の画像
データを前記第１、第２ラインメモリの所定アドレスに
書き込むように画像データ出力同期信号を計数する第１
カウンタと、 前記マイクロプロセッサにより前記第３メモリにデータ
を書き込んだり、走査動作中に所定の変倍率に対する変
倍処理がなされるように前記第３メモリのデータを前記
第１、第２ラインメモリのアドレスとして出力するた
め、前記画像データ出力同期信号を計数する第２カウン
タと、 前記第１、第２ラインメモリの書き込み及び読み出し動
作が交互に行われるようにライン同期信号を分周する分
周器とを含むことを特徴とする画像データ変倍処理回
路。 - 【請求項７】 前記第１、第２ラインメモリの書き込
み及び読み出しアドレスを指定するための第１バッファ
手段と、 変倍処理しようとして入力される画像データを前記第
１、第２ラインメモリに書き込むための第２バッファ手
段と、 前記第１、第２ラインメモリから読み出される変倍処理
された画像データを出力するための第３バッファ手段
と、 前記第３メモリのデータを前記マイクロプロセッサが書
き込み、あるいは読み出すようにする第４バッファ手段
とをさらに含むことを特徴とする請求項６に記載の画像
データ変倍処理回路。 - 【請求項８】 前記ルックアップテーブルには１％〜
９９％に当たる変倍処理用データが貯蔵されていること
を特徴とする請求項６に記載の画像データ変倍処理回
路。 - 【請求項９】 前記回路は前記第１メモリのルックア
ップテーブルに貯蔵されている変倍処理用データのう
ち、ユーザにより指定された変倍率に当たるデータを読
み出し、読み出されたデータを縮小比率に合う主走査方
向の１ラインデータに変換して縮小処理のための変倍処
理用データを算出することを特徴とする請求項６に記載
の画像データ変倍処理回路。 - 【請求項１０】 前記回路は前記第１メモリのルック
アップテーブルに貯蔵されている変倍処理用データのう
ち、ユーザにより指定された変倍率に当たるデータを読
み出し、読み出されたデータを拡大比率に合う主走査方
向の１ラインデータに変換して拡大処理のための変倍処
理用データを算出することを特徴とする請求項６に記載
の画像データ変倍処理回路。 - 【請求項１１】 前記拡大処理のための変倍処理用デ
ータは単純な拡大処理と前記ルックアップテーブルを参
照した拡大処理により算出されることを特徴とする請求
項１０に記載の画像データ変倍処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009550A KR0120570B1 (ko) | 1994-04-30 | 1994-04-30 | 디지탈 화상처리장치에 있어서 화상데이타 변배처리방법 및 회로 |
| KR1994P9550 | 1994-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302331A true JPH07302331A (ja) | 1995-11-14 |
| JP3694544B2 JP3694544B2 (ja) | 2005-09-14 |
Family
ID=19382291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08076395A Expired - Fee Related JP3694544B2 (ja) | 1994-04-30 | 1995-03-13 | ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP3694544B2 (ja) |
| KR (1) | KR0120570B1 (ja) |
| DE (1) | DE19508994B4 (ja) |
| FR (1) | FR2719404B1 (ja) |
| GB (2) | GB2288945B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021015569A (ja) * | 2019-07-16 | 2021-02-12 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、プログラム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838838A (en) * | 1996-07-19 | 1998-11-17 | Hewlett-Packard Company | Down-scaling technique for bi-level images |
| US20100054621A1 (en) * | 2008-08-26 | 2010-03-04 | Qualcomm Incorporated | Dual lookup table design for edge-directed image scaling |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146369A (ja) * | 1983-12-30 | 1985-08-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | イメ−ジ縮小方法 |
| JPH02132963A (ja) * | 1988-11-14 | 1990-05-22 | Canon Inc | 画像処理装置 |
| JPH02161872A (ja) * | 1988-12-14 | 1990-06-21 | Fuji Xerox Co Ltd | 画像処理装置の縮拡処理方式 |
| JPH0682391B2 (ja) * | 1989-03-15 | 1994-10-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｎ画素をｍ画素に変換する装置 |
| JP3056231B2 (ja) * | 1989-09-12 | 2000-06-26 | 株式会社リコー | 画像読取装置 |
| JP2523222B2 (ja) * | 1989-12-08 | 1996-08-07 | ゼロックス コーポレーション | 画像縮小／拡大方法及び装置 |
| US5329614A (en) * | 1991-02-07 | 1994-07-12 | Unisys Corporation | Method and apparatus for enlarging gray scale images |
| US5335296A (en) * | 1991-04-30 | 1994-08-02 | Optigraphics Corporation | Process for high speed rescaling of binary images |
-
1994
- 1994-04-30 KR KR1019940009550A patent/KR0120570B1/ko not_active IP Right Cessation
-
1995
- 1995-03-13 FR FR9502868A patent/FR2719404B1/fr not_active Expired - Fee Related
- 1995-03-13 JP JP08076395A patent/JP3694544B2/ja not_active Expired - Fee Related
- 1995-03-13 DE DE19508994A patent/DE19508994B4/de not_active Expired - Fee Related
- 1995-04-28 GB GB9508756A patent/GB2288945B/en not_active Expired - Fee Related
- 1995-05-01 GB GB9508860A patent/GB2288946A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021015569A (ja) * | 2019-07-16 | 2021-02-12 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3694544B2 (ja) | 2005-09-14 |
| KR0120570B1 (ko) | 1997-10-29 |
| GB9508756D0 (en) | 1995-06-14 |
| KR950029980A (ko) | 1995-11-24 |
| GB9508860D0 (en) | 1995-06-21 |
| DE19508994B4 (de) | 2007-05-03 |
| FR2719404A1 (fr) | 1995-11-03 |
| GB2288946A (en) | 1995-11-01 |
| DE19508994A1 (de) | 1995-11-02 |
| GB2288945B (en) | 1998-07-22 |
| GB2288945A (en) | 1995-11-01 |
| FR2719404B1 (fr) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901274A (en) | Method for enlargement/reduction of image data in digital image processing system and circuit adopting the same | |
| JPS58127466A (ja) | 画像拡大縮小方式 | |
| JPH07302331A (ja) | ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 | |
| EP0435579A2 (en) | Character output apparatus | |
| US5712714A (en) | Image processing apparatus | |
| JP2829931B2 (ja) | 画像処理装置 | |
| JP2687366B2 (ja) | 画像読取装置 | |
| JP2860985B2 (ja) | 原稿読み取り装置 | |
| JP3698196B2 (ja) | 画像処理装置及び画像入力装置 | |
| JP2829930B2 (ja) | 画像処理装置 | |
| US5905821A (en) | Compression/expansion circuit having transfer means and storage means with address management of the storage means | |
| KR19990015530A (ko) | 화상데이터의 변배처리방법 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JP3502885B2 (ja) | 画像拡大・縮小方法及びそれに用いるクロック生成回路 | |
| JP2911529B2 (ja) | 印刷装置 | |
| JP2812941B2 (ja) | 画像拡大・縮小装置 | |
| JP3154996B2 (ja) | 画像処理方法 | |
| JP2993618B2 (ja) | 画像処理方法 | |
| JP2870804B2 (ja) | 画像処理装置 | |
| JP2991735B2 (ja) | バッファリング方式 | |
| JP2537851B2 (ja) | 画像変倍処理装置 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JPH0879471A (ja) | 画像形成装置 | |
| JP3788566B2 (ja) | 密度変換装置 | |
| KR19990038518A (ko) | 화상데이터의 변배처리방법 및 그 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |