JP2829931B2

JP2829931B2 - 画像処理装置

Info

Publication number: JP2829931B2
Application number: JP1199345A
Authority: JP
Inventors: 正広船田; 忍有本; 道夫川瀬
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-08-02
Filing date: 1989-08-02
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH0364166A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像処理装置に関し、特に画像データの変倍
処理を行う画像処理装置に関する。

［従来の技術］従来、この種の装置ではメモリを用いた主走査変倍方
式が提案されている。

［発明が解決しようとする課題］しかし、従来の画像データの拡大処理においては画素
データの単なる引き伸ばしによる階調のガサツキが生
じ、画像データの縮小処理においては画素データの欠落
による画質の劣化が生じていた。

また、同様のことが画像に対するエツジ処理について
も言え、画質の劣化が顕著であつた。

本発明はかかる問題点に鑑みなされたものであり、変
倍対象の多値画像データの特徴部分が保存されやすく、
且つ、文字線画画像部分についてはその輪郭を明瞭にす
ることでエッジが不鮮明とはならない、良好な品位の変
倍画像を得ることを可能ならしめる画像処理装置を提供
しようとするものである。

［課題を解決するための手段及び作用］この課題を解決するため、例えば本発明の画像処理装
置は以下の構成を備える。すなわち、多値画像データの縮小処理を行なう画像処理装置にお
いて、多値画像データを所定のクロックに同期して入力する
入力手段と、入力された多値画像データ中の各画素データについて
の属性を判断し、属性情報を各入力画素データに添付す
る属性判定手段と、設定された縮小率の逆数を前記クロックに同期して累
積加算する加算手段と、該加算結果の整数部分で示される位置の入力多値画素
と当該入力多値画素の隣接画素間において、前記加算結
果の小数点以下の値で示される位置における多値画素デ
ータを当該位置を挟む２入力多値画素データに基づいて
補間生成する補間手段と、該補間手段によって補間生成された多値画素データに
対する属性情報を修正する修正手段と、前記補間手段によって補間生成された多値画素データ
を縮小画像データとして及び前記修正手段で修正された
属性情報を所定のメモリに記憶する記憶手段と、前記メモリに記憶された縮小画像データの多値画素デ
ータ及び当該多値画素データに添付の属性情報を読出す
る読出手段と、前記読出手段で読出された属性情報に基づいて、当該
読出された多値画素データに対して先鋭さを変更する処
理を行ない、出力する出力手段とを備える。

［実施例の説明］以下、添付図面に従つて本発明による実施例を詳細に
説明する。

第２図は実施例の画像処理装置の概略断面図である。
図において、201はイメージリーダであり、原稿画像を
電気的に読み取り、該読取画像データの変倍処理を行
う。203はプリンタであり、イメージリーダ201から送ら
れる画像データをプリントする。

イメージリーダ201において、原稿台ガラス203上に原
稿204を置き、その上を原稿押え200で押える。原稿204
の画像はランプ205で照射され、その反射光はミラー20
6,207及び208によつて導かれ、レンズ210を介してCCD21
1上に結像する。

原稿204の読取りの際は、ランプ205及びミラー206の
ユニツトは速度Ｖで、またミラー207及び208のユニツト
は速度1/2Vで夫々副走査方向に機械走査されるが、この
走査速度Ｖを可変とすることで副走査方向の変倍読取を
行う。

即ち、読取倍率100％（等倍）の時の走査速度Ｖの値
をV₀とすると、読取倍率ｍ％の時の走査速度Ｖは（１）
式で求まる。

また、信号処理部216は主走査方向の変倍処理を行
い、結果の画像信号をプリンタ203に送る。

プリンタ203において、レーザドライバ236はイメージ
リーダ201からの画像信号に基づき半導体レーザ素子217
をON/OFF駆動する。半導体レーザ素子217より射出した
レーザ光はポリゴンミラー218、ｆ−θレンズ219及びミ
ラー220,221を介して感光ドラム222上に結像する。感光
ドラム222上に結像した画像は公知の電子写真プロセス
により現像されて、顕像化される。即ち、感光ドラム22
2上の静電潜像は現像器223によりトナーで現像される。
一方、用紙カセツト224又は225からは用紙が供給され、
該用紙はレジストローラ226においてタイミングがとら
れた後に、感光ドラム222上でトナー画像を転写され、
更に搬送系227によつて搬送され、定着ユニツト228にお
いて画像が定着された後に、出力される。

第13図（Ａ）〜（Ｄ）は実施例の画像処理例を説明す
る図に係り、同図（Ａ）は原稿画像、同図（Ｂ）は縮小
コピー画像、同図（Ｃ）は等倍コピー画像、同図（Ｄ）
は拡大コピー画像の例を夫々示している。

第１図は実施例の画像処理装置のブロツク構成図であ
る。図において、301はCPUであり、画像処理装置の主制
御を行う。即ち、まずI/Oコントローラ311を介して操作
部312からの指定読取倍率ｍ％を入力し、該倍率ｍ％に
応じて（１）式により副走査速度Ｖを求める。そして、
I/Oコントローラ311及びモータドライバ313を介して速
度Ｖによるモータ314の副走査制御を行う。また、CPU30
1は入力した指定倍率ｍ％に応じてROMテーブル316から
各種制御パラメータを読み出し、以下の主走査変倍処理
回路に提供する。

即ち、CCD211で読取つた画像信号は、増幅器（Amp）3
04で増幅され、A/D変換器（A/D）305で白（＝255）から
黒（＝０）に至る各８ビツトのデイジタル信号（多値画
像データ）に変換される。文字エツジ判定部306は多値
画像データ中の文字、線図等のエツジ部分を抽出し、該
抽出した１ビツトのEDGデータと前記多値画像データ
（８ビツト）を出力する。変倍部307はEDGデータ及び多
値画像データの対をRAM309及び310に対して交互に書き
込みと読み出しを行い、アドレスコントローラ302の制
御と共に後述の主走査変倍処理を行う。また変倍部307
は画像データの補間処理も行う。フイルタ310は変倍処
理した画像データのフイルタ処理を行い、その出力はレ
ーザドライバ236に入力されて、出力画像315を得る。

第３図は実施例の変倍部307のブロツク構成図であ
る。図において、変倍部307の入力は文字エツジ判定部3
06から送られる多値画像データ８ビツトとEDGデータ１
ビツトの合計９ビツトであり、変倍部307の出力も同じ
く９ビツトである。

VSYNCは副走査方向の同期信号、HSYNCは主走査方向の
同期信号、CLKは画素クロツク信号、VEは主走査方向の
画像有効区間を示す信号である。第５図はこれらの基本
的な信号のタイミングチヤートである。

更に、401,406,407,408は夫々９ビツトのセレクタで
あり、選択信号Ｓが論理０レベルの時はＡ側入力を選択
出力し、論理１レベルの時はＢ側入力を選択出力する。
414,415は夫々１ビツトのセレクタであり、選択信号Ｓ
との関係は前記と同様である。402,403,405は夫々９ビ
ツトのＤタイプ・フリツプフロツプ（DFF）であり、各C
LK信号の立上がりで入力データをラツチする。404は補
間器であり、連続する２つの画像データ（EDGデータを
含む）間を補間率αに従つて線形補間する。413は補間
係数決定器であり、CPU301からの指定変倍率ｍ％に応じ
たパラメータ情報に従つて補間率α（＝０〜15）の情報
を発生する。同じくアドレスコントローラ302における
アドレスの更新を制御する。更に、409,411は双方向性
バツフア、410,416はインバータ、412は１ビツトのカウ
ンタを構成するDFFである。

かかる構成により、DFF412はVSYNC信号でリセツトさ
れ、その後はHSYNC信号で反転する。即ち、EVEN信号が
論理０レベルの時は、CCD211による原稿204の奇数ライ
ンの読み取りと該読み取りデータのRAM309への書き込
み、及びRAM310からの原稿204の直前の偶数ラインにつ
いての記憶データの読み出しに対応し、またEVEN信号が
論理１レベルの時は、CCD211による原稿204の偶数ライ
ンの読み取りと該読み取りデータのRAM310への書き込
み、及びRAM309からの原稿204の直前の奇数ラインにつ
いての記憶データの読み出しに対応する。

MOD信号は、CPU301が送る信号であり、画像の拡大指
定（ｍ＞100）時には論理１レベル、縮小又は等倍指定
（ｍ≦100）時には論理０レベルの信号である。

即ち、画像の拡大指定時には、CCD211で読み取つた画
像データは、セレクタ408を介して、奇数ラインの時はR
AM309に、また偶数ラインの時はRAM310に、夫々そのま
まで順次書き込まれる。一方、前記RAM309又は310に書
き込まれた画像データは、セレクタ407を介して拡大倍
率ｍ％に応じて引き伸ばして読み出され、これらが補間
器404でデータ補間され、セレクタ406から出力される。

また、画像の縮小又は等倍指定時には、CCD211で読取
つた画像データは、縮小倍率ｍ％に応じて間引きされ、
併せて補間器404でデータ補間され、セレクタ408を介し
て、奇数ライン時にはRAM309に、また偶数ライン時には
RAM310に、夫々書き込まれる。一方、前記RAM309又は31
0に書き込まれた画像データは、セレクタ407を介して読
み出され、更にセレクタ406から出力される。

第４図は実施例の補間器404のブロツク構成図であ
る。図において、601〜604は８ビツトのセレクタであ
り、夫々は、選択信号Ｓが論理０レベルの時はＡ側入力
を選択出力し、論理１レベルの時はＢ側入力を選択出力
する。606〜609は加算器であり、入力端子A,Bの各８ビ
ツトの多値画像データに対して（Ａ＋Ｂ）/2の演算を行
い、８ビツトの多値画像データを出力する。但し、１未
満は切り捨てる。

610はANDゲート、611はORゲートである。612は１ビツ
トのセレクタであり、選択入力Ｓ＝０の時はＡ側入力、
Ｓ＝１の時はＢ側入力を選択出力する。613は同じく１
ビツトのセレクタであり、更に選択入力Ｓ＝２の時はＣ
側入力を選択出力する。

かかる構成において、入力の画像データは１つ前の時
点の画像データＡと現時点の画像データＢである。各画
像データＡ、Ｂは夫々８ビツトの多値画像データA1,B1
と１ビツトのEDGデータA2,B2とから成つている。

多値画像データA1,B1についてはセレクタ601〜604、
加算器606〜609、及び補間率α（＝０〜15）により線形
補間演算が行われる。回路動作を数式で表わせば、補間
データY1は（２）式で求まる。

但し、１未満は切り捨てる。

一方、EDGデータA2,B2については、CPU301が送るiM信
号により、A2とB2のAND、A2とB2のOR、又は補間率αの
最上位ビツト（bit3）によりA2とB2の何れかを選択する
場合の３通りの出力が得られる。CPU301は、現時点のED
GデータB2＝０を保存するように変倍したい時はiM＝
０、前時点のEDGデータA2＝１又は現時点のEDGデータB2
＝１を保存するように変倍する時はiM＝１をセツトす
る。また、変倍前のEDGデータA2又はB2の形状に近く変
倍したい時はiM＝２をセツトする。即ち、（２）式によ
れば、補間データY1は、αが小（bit3＝０）の時にはA1
に近い値を再生するからセレクタ612はA2を選択し、ま
たαが大（bit3＝１）の時にはB1に近い値を再生するか
らセレクタ612はB2を選択する。

第５図は実施例の補間係数決定器413のブロツク構成
図である。図において、103は４ビツトのダウンカウン
タ（DCNTR）であり、そのロード入力端子Ｌが論理１レ
ベルの時にはCLK信号によりデータ入力端子Ｄの値R0が
ロードされ、その後は、イネーブル端子Ｅが論理１レベ
ルの間にCLK信号の各立上がりでカウントダウンし、カ
ウント出力が０になつた時はキヤリー出力端子RCに論理
１レベルを出力する。104は加算器（ADD）であり、入力
端子A,Bの和（Ａ＋Ｂ）を求めて出力すると共に、14ビ
ツト目（＝8192）のキヤリーアウトが生じた時は端子C0
にキヤリーアウト信号（C0）を出力する。更に105〜107
は１ビツトのDFF、108は13ビツトのDFF、109はNANDゲー
ト、110はNADゲート、111は13ビツトのANDゲート、113,
114はORゲート、115〜117はインバータである。

また、101は４ビツトのレジスタ（Ｒ）、102は13ビツ
トのレジスタ（Ｒ）であり、夫々には予めCPU301から指
定倍率ｍ％に応じた値がセツトされる。

指定倍率ｍ％が等倍又は縮小（ｍ≦100）の場合は、
倍率ｍ％とレジスタ101にセツトする値R0及びレジスタ1
02にセツトする値R1との間には（３）式の関係がある。

但し、０≦R1≦8192 （３）式において、R0の内容は8192（閾値数）の倍数
を定めるように機能しており、大まかには指定倍率ｍ％
中の１〜1/2,1/2〜1/3,1/3〜1/4等の区間を分けるよう
に機能する。尚、この機能は回路上では第５図のDCNTR1
03,ANDゲート110,DFF107等が担う。またR1の内容は前記
各区間内の微細な倍率を補充するように機能する。

従つて、等倍又は縮小倍率ｍ％でコピーを行なう場合
においては、CPU301は予め（３）式を逆算して、レジス
タR0,R1に夫々表１のような値R0,R1をセツトする。

また、指定倍率ｍ％が拡大（ｍ＞100）の場合は、倍
率ｍ％とレジスタ102にセツトする値R1との間には
（４）式の関係がある。

即ち、R0は不要なので、回路上では（３）式のR0の項
が機能しないようにレジスタ101に０をセツトする。従
つて、拡大倍率ｍ％でコピーを行なう場合においては、
CPU301は予め（５）式でR1を求め、レジスタ102にセツ
トする。

第６図は実施例のアドレスコントローラ302のブロツ
ク構成図である。図において、701〜703は夫々13ビツト
のカウンタである。このうちカウンタ701はCCD211の読
み取りアドレスを発生する。即ち、VE＝０の間はリセツ
トされ、またVE＝１の間は各CLK信号により順次カウン
トアツプし、０〜8191の連続したアドレスを発生する。
またカウンタ702はRAM309又は310のライトアドレス（WR
-ADD）を発生する。即ち、カウンタ702はVE＝１で、か
つWCN＝１の区間でのみカウントアツプする。またカウ
ンタ703はRAM309又は310のリードアドレス（RD-ADD）を
発生する。即ち、カウンタ703はVE＝１で、かつRCN＝１
の区間でのみカウントアツプする。

第７図は実施例のフイルタ回路310のブロツク構成図
である。図において、901,902は８ビツトのフアースト
イン・フアーストアウト・メモリ（FIFO）であり、夫々
入力の多値画像データに対して１ライン分の遅延を与え
る。これらは直列に接続しているから、結果として３ラ
イン分の並列データが得られる。更に、904〜906,908〜
910及び912は夫々８ビツトのDFFであり、夫々CLK信号に
同期して多値画像データをラツチする。

今、第８図に示す如く、X_ijを注目画素としてその周
囲に３×３のウインドウを考えると、DFF908は
（X_i-1,j）、DFF905は（X_i,j-1）、DFF909は（X_i,j）、
DFF912は（X_i,j+1）、DFF910は（X_i+1,j）を夫々記憶す
る。

913は加算器であり、４入力端子Ａ〜Ｄの総和（Ａ＋
Ｂ＋Ｃ＋Ｄ）をとる。914はフイルタ演算器であり、２
入力端子A,Bについて（Ａ＋4B）/8のスムージングフイ
ルタ演算を行う。これに前記ウインドウ内の画素データ
を代入すると、注目画素X_ijについてのスムージング演
算出力S0は（６）式で求まる。

915は同じくフイルタ演算器であり、２入力端子A,Bに
ついて（8B-A）/4のエツジ強調フイルタ演算を行う。同
じく前記ウインドウ内の画素データの演算で示すと、注
目画素X_ijについてのエツジ強調演算出力E0は（７）式
で求まる。

また、903は１ビツトのFIFOであり、入力のEDGデータ
に対して１ライン分の遅延を与える。更に、各１ビツト
のDFF907及び911を介して多値画像データの注目画素X_ij
とと対応するEDGデータとの同期がとられる。セレクタ9
16において、もしEDGデータ＝０なら多値画像データは
エヅジ部分でないのでスムージング演算出力S0側を選択
出力し、EDGデータ＝１なら多値画像データはエヅジ部
分なのでエツジ強調演算出力E0側を選択出力する。

＜倍率ｍ％が等倍又は縮小の場合の動作＞第９図は指定倍率ｍ％が等倍又は縮小の場合を説明す
る一例の動作タイミングチヤートである。

《書き込み動作》この場合の書き込み動作とは、CCD211で読取つた画像
データを倍率ｍ％に応じて間引き、データ補間してRAM3
09又は310に書き込む動作である。

今、ｍ≦100であるから、MOD＝０である。例えば指定
倍率＝42％とすると、表１よりR0＝1,R1＝3121の設定に
なる。

以上により、まずVEの立上がりに同期してLCLR信号が
発生し、DCO＝0,DAB＝０になる。

次のCLK信号では、DCNTR＝０（RC＝１）になり、ADE
＝１を満足する。これにより、WEN＝１、即ち、画像デ
ータの書き込みとWR-ADDのインクリメントが可能にな
る。またAB＝3121になるが、これは8192（閾値）を超え
ないから、C0＝０である。またDAB＝０であるから、補
間率α＝０であり、画像データY1＝A1がRAM309又は310
に書き込まれる。

次のCLK信号では、WR-ADD＝１になる。またDCNTR＝１
（RC＝０）になり、ADE＝１を満足しない。これによ
り、WEN＝０、即ち、画像データの書き込みとWR-ADDの
インクリメントが不能になる。またDABは3121を保持し
た結果、AB＝3121になるが、これはまだ8192を超えない
から、C0＝０である。またDAB＝3121によりα＝６にな
る。

次のCLK信号では、WR-ADD＝１のままである。またDCN
TR＝０（RC＝１）になり、ADE＝１を満足する。これに
より、WEN＝１、即ち、画像データの書き込みとWR-ADD
のインクリメントが可能になる。またAB＝6242になる
が、これはまだ8192を超えないから、C0＝０である。ま
たα＝６であるから、CCD-ADD（１）の画像データA1及
びCCD-ADD（２）の画像データB1は、Y1＝｛10×A1＋６
×B1｝/16の割合で補間形成され、RAM309又は310に書き
込まれる。

同様にして進み、更に２つ目のCLK信号では、DCNTR＝
０（RC＝１）になり、ADE＝１を満足する。これによ
り、WEN＝１、即ち、画像データの書き込みとWR-ADDの
インクリメントが可能になる。またAB＝1171になり、こ
れは8192を一旦超えたものであるから、C0＝１になる。
またα＝12であるから、CCD-ADD（３）の画像データA1
及びCCD-ADD（４）の画像データB1は、Y1＝｛４×A1＋1
2×B1｝/16の割合で補間形成され、RAM309又は310に書
き込まれる。

次のCLK信号では、WR-ADD＝３になる。またDCNTR＝１
（RC＝０）になり、ADE＝１を満足しない。これによ
り、WEN＝０、即ち、画像データの書き込みとWR-ADDの
インクリメントが不能になる。またDCOについては、C0
＝１を保持した結果DCO＝１になる。

次のCLK信号では、DCO＝１のために、DCNTR103のイネ
ーブル端子Ｅ＝０になり、カウントダウンできない。即
ち、DCNTR＝１（RC＝０）のままである。従つてADE＝１
を満足しない。これにより、WEN＝０、即ち、画像デー
タの書き込みとWR-ADDのインクリメントが不能になる。
またAB＝1171のままであり、これは8192を超えないか
ら、C0＝０である。

このように、DCO＝１になるとWR-ADDのインクリメン
トが１画素分阻止（間引き）され、上記の大まかな区間
１〜1/2,1/2〜1/3,1/3〜1/4等内における微細な縮小変
倍が適正に行われる。

以上の如く、パラメータR0,R1の値に応じた割合でWR-
ADDが進行し、画像データの書き込みのタイミングには
適正な濃度の画像データY1が補間形成されて、RAM309又
は310に書き込まれる。これを原稿読み取りのCCD-ADDの
進行状況と比較すると、間引きの割合は略3/7（略42
％）になつていることが解る。

《読み出し動作》この場合の読み出し動作とは、上述の倍率ｍ％に応じ
てデータ補間、間引きしてRAM309又は310に書き込まれ
た画像データを順次読み出してプリンタに出力する動作
である。

今、ｍ≦100であるから、MOD＝０である。従つて、常
にREN＝１であり、RD-ADDはCCD-ADDと同様にCLK信号毎
に単純に増大する。こうして読み出された画像データは
第３図のセレクタ406を介して出力される。

尚、指定倍率ｍ％が縮小の場合はEDGデータの欠落が
懸念されるため、第４図のOR補間を選択すべく、iM＝１
とする。

＜倍率ｍ％が拡大の場合の動作＞第10図は指定倍率ｍ％が拡大の場合を説明する一例の
動作タイミングチヤートである。

《書き込み動作》この場合の書き込み動作とは、CCD211で読取つた画像
データを順次そのままRAM309又は310に書き込む動作で
ある。

今、ｍ＞100であるから、MOD＝１である。従つて、常
にWEN＝１であり、WR-ADDはCCD-ADDと同様にCLK信号毎
に単純に増大する。こうして、CCD211の側から送られた
画像データは第３図のセレクタ408を介してRAM309又は3
10に順次書き込まれる。

《読み出し動作》この場合の読み出し動作とは、上述のRAM309又は310
にそのまま書き込まれた画像データを順次読み出し、こ
れらをデータ補間して、プリンタに出力する動作であ
る。

今、ｍ＞100であるから、MOD＝１である。例えば指定
倍率＝142％とすると、R0＝0,R1＝5769の設定になる。
またR0＝０であるから、常にDCNTR＝０（RC＝１）であ
る。

次のCLK信号では、ADE＝１を満足する。これによりAB
＝5769になるが、これは8192を超えないから、C0＝０で
ある。またREN＝０であるから、RD-ADD＝０のままであ
り、RAM309又は310の０番地の画像データが読み出され
ている。

次のCLK信号では、DABが5769を保持した結果、AB＝33
46になる。これは8192を一旦超えたものであるから、C0
＝１である。またα＝11であるから、RD-ADD（０）の画
像データA1及びRD-ADD（０）の画像データB1は、Y1＝
｛５×A1＋11×B1｝/16の割合で補間形成され、セレク
タ406から出力される。

次のCLK信号では、DABが3346を保持した結果、AB＝92
3になる。これは8192をもう一度超えたものであるか
ら、C0＝１である。またα＝６になるから、同じくRD-A
DD（０）の画像データA1及びRD-ADD（０）の画像データ
B1は、Y1＝｛10×A1＋６×B1｝/16の割合で補間形成さ
れ、セレクタ406から出力される。また、この時点ではD
COが１を保持した結果、REN＝１、即ち、RD-ADDのイン
クリメントが可能になる。

次のCLK信号では、RD-ADD＝１になる。またDABが923
を保持した結果、AB＝6692になる。これは8192を超えな
いものであるから、C0＝０である。またα＝１になるか
ら、RD-ADD（０）の画像データA1及びRD-ADD（１）の画
像データB1は、Y1＝｛15×A1＋１×B1｝16の割合で補間
形成され、セレクタ406から出力される。また、この時
点ではDCOが１を保持しているから、REN＝１、即ち、RD
-ADDのインクリメントが可能である。

このように、R1の値に応じた割合でRD-ADDが進行し、
各画像データの出力のタイミングには適正な濃度の画像
データY1が補間形成されて、セレクタ406から出力され
る。これを元のCCD-ADDの進行状況と比較すると、拡大
率は略142％になつていることが解る。

尚、指定倍率ｍ％が拡大の場合は、EDGデータにより
元の画像の形状を保存するために、第４図においてiM＝
２とする。

第11図は実施例のメイン制御のフローチヤートであ
る。図において、ステツプS1301では操作部より変倍率
ｍ％を入力する。ステツプS1302ではｍの値を100と比較
し、拡大であるか、縮小又は等倍であるかを判別する。
拡大の時はステツプS1303で拡大用のデータ（V,MOD、R
0,R1等）をセツトする。縮小又は等倍の時はステツプS1
304で縮小又は等倍用のデータをセツトする。ステツプS
1305ではコピー動作を行う。

［他の実施例］尚、上述施例では線形補間を採用したがこれに限らな
い。例えばsinc補間でも良い。

第14図は他の実施例のsinc補間器のブロツク構成図で
ある。図において、1401〜1404は各８ビツトのDFFであ
り、画像データに対して各１画素分の遅延を与える。14
05,1406は４ビツトのDFFであり、補間係数α（上述実施
例と同一で良い）に対して各１画素分の遅延を与える。
1407〜1410はルツクアツプテーブル（LUT）であり、予
め、（８）式〜（11）式の値が計算されて、ROM（LUT）
に格納されている。

a_-2＝b_-2×γ a_-1＝b_-1×γ a₀＝b₀×γ a₁＝b₁×γ （８）但し、更に、1411〜1414は乗算器、1415は加算器である。
今、DFF1401〜1404の出力を夫々X_t+1,X_t,X_t-1,X_t-2とす
ると、補間出力y_tは（12）式で求まる。

y_t＝a_-2・X_t-2＋a_-1・X_t-1＋a₀・X_t＋a₁・X_t+1（12）尚、上述実施例では、補間器404の出力を縮小倍率ｍ
％に応じて間引いたがこれに限らない。補間器404の入
力を縮小倍率ｍ％に応じて間引いても良い。

［発明の効果］以上説明したように本発明によれば、変倍対象の多値
画像データの特徴部分が保存されやすく、且つ、文字線
画画像部分についてはその輪郭を明瞭にすることでエッ
ジが不鮮明とはならない、良好な品位の変倍画像を得る
ことが可能になる。

【図面の簡単な説明】

第１図は実施例の画像処理装置のブロツク構成図、第２図は実施例の画像処理装置の概略断面図、第３図は実施例の変倍部307のブロツク構成図、第４図は実施例の補間器404のブロツク構成図、第５図は実施例の補間係数決定器413のブロツク構成
図、第６図は実施例のアドレスコントローラ302のブロツク
構成図、第７図は実施例のフイルタ回路310のブロツク構成図、第８図は注目画素X_ijとその周囲の３×３のウインドウ
にある画素との関係を示す図、第９図は指定倍率ｍ％が等倍又は縮小の場合を説明する
一例の動作タイミングチヤート、第10図は指定倍率ｍ％が拡大の場合を説明する一例の動
作タイミングチヤート、第11図は実施例のメイン制御のフローチヤート、第12図は基本タイミング信号のタイミングチャート、第13図（Ａ）〜（Ｄ）は実施例の画像処理例を説明する
図、第14図は他の実施例のsinc補間器のブロツク構成図であ
る。図中、211……CCD、236……レーザドライバ、301……CP
U、304……増幅器（Amp）、305……A/D変換器（A/D）、
306……文字エツジ判定部、307……変倍部、308……フ
ルイタ回路、309,310……RAM、311……I/Oコントロー
ラ、312……操作部、313……モータドライバ、314……
モータ、316……ROMテーブルである。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 1/387 - 1/393 G06T 3/00

Claims

(57)【特許請求の範囲】

【請求項１】多値画像データの縮小処理を行なう画像処
理装置において、多値画像データを所定のクロックに同期して入力する入
力手段と、入力された多値画像データ中の各画素データについての
属性を判断し、属性情報を各入力画素データに添付する
属性判定手段と、設定された縮小率の逆数を前記クロックに同期して累積
加算する加算手段と、該加算結果の整数部分で示される位置の入力多値画素と
当該入力多値画素の隣接画素間において、前記加算結果
の小数点以下の値で示される位置における多値画素デー
タを当該位置を挟む２入力多値画素データに基づいて補
間生成する補間手段と、該補間手段によって補間生成された多値画素データに対
する属性情報を修正する修正手段と、前記補間手段によって補間生成された多値画素データを
縮小画像データとして及び前記修正手段で修正された属
性情報を所定のメモリに記憶する記憶手段と、前記メモリに記憶された縮小画像データの多値画素デー
タ及び当該多値画素データに添付の属性情報を読出する
読出手段と、前記読出手段で読出された属性情報に基づいて、当該読
出された多値画素データに対して先鋭さを変更する処理
を行ない、出力する出力手段とを備えることを特徴とする画像処理装置。
【請求項２】前記属性判定手段は、多値画素データが文
字線画のエッジ部分にあるのか否かを判定し、前記出力手段は、前記補間手段で補間生成された多値画素データを平滑化
する平滑化手段と、前記補間手段で補間修正された多値画素データを強調す
る強調手段と、前記修正手段で修正された属性情報に基づいて、前記平
滑化手段又は前記強調手段のいずれか一方を選択し、出
力する手段とを含むことを特徴とする請求項第１項に記載の画像処理
装置。
【請求項３】前記補間手段は、前記小数点で示される位
置における画素データを、当該位置を挟む２入力画素デ
ータを線形補間して生成することを特徴とする請求項第
１項に記載の画像処理装置。
【請求項４】前記修正手段は、補間する位置が当該位置
を挟む２入力多値画素データに添付されてきた属性情報
のいずれか一方の選択するモード、論理積を行なうモー
ド、論理和を行なうモードのうちの１つを選択する手段
を含むことを特徴とする請求項第１項に記載の画像処理
装置。
【請求項５】多値画像データの拡大処理を行なう画像処
理装置において、画像データを所定のクロックに同期して入力する入力手
段と、入力された多値画像データ中の各多値画素データについ
ての属性を判断し、属性情報を各入力多値画素データに
添付する属性判定手段と、入力した多値画素データ及び当該多値画素データに添付
された属性情報を所定のメモリに格納する格納手段と、設定された拡大率の逆数を前記クロックに同期して累積
加算する加算手段と、該加算結果の整数部分で示されるアドレス位置の多値画
素と当該多値画素の隣接する多値画素の２画素分のデー
タ、及び、当該２画素の属性情報を前記メモリから読み
出す読出手段と、該読出手段で読出された２画素データ間の、前記加算結
果の小数点以下の値で示される位置における画素データ
を当該位置を挟む２画素データに基づいて補間生成する
補間手段と、該補間手段によって補間生成された多値画素データに対
する属性情報を修正する修正手段と、該修正手段で修正された属性情報に基づいて、補間され
た多値画素データに対して先鋭さを変更する処理を行な
い、出力する出力手段とを備えることを特徴とする画像処理装置。
【請求項６】前記属性判定手段は、多値画素データが文
字線画のエッジ部分にあるのか否かを判定し、前記出力手段は、前記補間手段で補間生成された多値画素データを平滑化
する平滑化手段と、前記補間手段で補間修正された多値画素データを強調す
る強調手段と、前記修正手段で修正された属性情報に基づいて、前記平
滑化手段又は前記強調手段のいずれか一方を選択し、出
力する手段とを含むことを特徴とする請求項第５項に記載の画像処理
装置。
【請求項７】前記補間手段は、前記小数点で示される位
置における画素データを、当該位置を挟む２入力画素デ
ータを線形補間して生成することを特徴とする請求項第
５項に記載の画像処理装置。
【請求項８】前記修正手段は、補間する位置が当該位置
を挟む２入力多値画素データに添付されてきた属性情報
のいずれか一方の選択するモード、論理積を行なうモー
ド、論理和を行なうモードのうちの１つを選択する手段
を含むことを特徴とする請求項第５項に記載の画像処理
装置。