JP3694544B2 - ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 - Google Patents
ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 Download PDFInfo
- Publication number
- JP3694544B2 JP3694544B2 JP08076395A JP8076395A JP3694544B2 JP 3694544 B2 JP3694544 B2 JP 3694544B2 JP 08076395 A JP08076395 A JP 08076395A JP 8076395 A JP8076395 A JP 8076395A JP 3694544 B2 JP3694544 B2 JP 3694544B2
- Authority
- JP
- Japan
- Prior art keywords
- scaling
- data
- image data
- processing
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003672 processing method Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims description 159
- 230000008569 process Effects 0.000 claims description 148
- 230000015654 memory Effects 0.000 claims description 92
- 239000000872 buffer Substances 0.000 claims description 33
- 230000009467 reduction Effects 0.000 claims description 15
- 238000011946 reduction process Methods 0.000 claims description 9
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000013524 data verification Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000012508 change request Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/387—Composing, repositioning or otherwise geometrically modifying originals
- H04N1/393—Enlarging or reducing
- H04N1/3935—Enlarging or reducing with modification of image resolution, i.e. determining the values of picture elements at new relative positions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【産業上の利用分野】
本発明はディジタル画像処理装置に於ける画像データ変倍処理方法及び回路に係り、特に入力された画像データをユーザにより指定された任意の変倍率に従って変倍処理するための方法及び回路に関する。
【０００２】
【従来の技術】
一般的に電荷結合素子（ＣＣＤ）などのイメージセンサである光電変換素子を利用して画像を電気的な信号に変換し処理するディジタル複写機やファクシミリのようなディジタル画像処理装置では、原稿文書の画像を拡大したり縮小したりすることのできる機能、言い換えると倍率変換機能（変倍機能）に対する要求は当たり前のこととなってきている。このような要求に応ずるため、これまで、正規化された複写比率（拡大及び縮小比率）だけでなく、標準的な大きさの文書に対して１％単位での拡大及び縮小をすることのできる変倍機能が実現されている。
【０００３】
従来の画像の拡大及び縮小に適用されている技術は、図１に示されているように、一般的に画像データ出力同期信号ＶＣＬＫを利用して、変倍比率に合わせて、画像データを画像メモリ（例えば主走査方向の１ライン分の画像データを貯蔵するラインメモリ）に書き込む時に入力（書き込み）クロックのパルスレートを制御したり、画像メモリから画像データを読み出す時に出力（読み出し）クロックのパルスレートを制御したりしている。例えば画像データを２倍に拡大しようとする場合、画像メモリへの書き込み時にはＶＣＬＫレートで入力画像データを書き込み、読み出すときには２個のＶＣＬＫパルスに対して同じ画像データを画像メモリから読み出す。このようにして出力画像の大きさが原稿画像の２倍となる。一方、１／２倍に縮小しようとする場合には２つのＶＣＬＫパルスごとに１画素飛ばして画像メモリに画像データを書き込み、読み出すときには元のＶＣＬＫパルスレートで画像メモリから画像データを読み出すことにより出力画像の大きさを原稿画像の１／２倍としている。
【０００４】
具体的な方法の１つが、日本公開特許昭５９−３９１５８号明細書に開示されている。前記の技術を用いて行われる拡大（例えば１１５％再生）及び縮小（例えば８５％再生）処理が、次の表１と表２にそれぞれ例示されている。ここで、Ｐは変倍率と関連して用いられる値であり、Ｋは整数値、Ｒは変倍率をそれぞれ示す。
【０００５】
【表１】
【０００６】
【表２】
【０００７】
これらの表に示されているように、変倍率Ｒは入力画素数に応じて順次加算される。この累積値の小数点以下の部分Ｐに対して変倍率Ｒを加算し、この計算結果（Ｐ＋Ｒ）の整数部分Ｋを調べる。
【０００８】
表１では変倍率Ｒは１．１５であり、調べた結果Ｋが２以上である場合には、その際入力された１画素の画像データに次の画素データを追加して対応させることにより変倍率Ｒに対応した拡大処理が行われる。
【０００９】
表２の動作状態で変倍率Ｒは０．８５であり、調べた結果Ｋが１より小さい場合には、その際入力された１画素の画像データを出力せず、次に入力された１画素の画像データを出力することにより変倍率Ｒに対応した縮小処理が行われる。
【００１０】
しかしながら、このような変倍処理方法を用いて実際に回路を組むと極めて複雑になるだけでなく、高速処理のためのタイミングの調節が困難になるという問題がある。また、回路の製造費用が大きくなるというだけでなく、変倍率の範囲を拡張させるのが難しいという問題もある。
【００１１】
他の従来技術として、日本公開特許平２−１３２９６３号明細書に開示された技術があり、これは図２及び図３Ａ〜図３Ｃに示されている。図２に於いて、参照符号２５と２６は、主走査方向１ライン分の容量として、例えば４７５２ピクセル（16pixel/mm×297mm；即ちＡ４サイズの用紙）分の容量を備えたＦＩＦＯメモリＡとＢを示す。図３Ａに於いて、書き込みイネーブル信号／ＡＷＥと／ＢＷＥが論理“ロー”状態である時、メモリの書き込み動作が行われ、読み出しイネーブル信号／ＡＲＥと／ＢＲＥが論理“ロー”状態である時、メモリの読み出し動作が行われる。これと共に、読み出しイネーブル信号／ＡＲＥが論理“ハイ”状態である時にはＦＩＦＯメモリＡの出力が、読み出しイネーブル信号／ＢＲＥが論理“ハイ”状態である時にはＦＩＦＯメモリＢの出力がハイインピーダンス状態となるので、ＦＩＦＯメモリＡとＢの出力のワイヤード−オア（Wired-OR）を取ってＤoutとして出力する。ＦＩＦＯメモリ２５と２６では、図３Ｂに示すように、それぞれ内部に書き込みクロックＷＣＫと読み出しクロックＲＣＫで動作する書き込みアドレスカウンタと読み出しアドレスカウンタを有しており、それらに従って内部のポインターが進行されるようになっている。それによって、レート乗算器（ＲＭＰ１）２７により選ばれた画像データ（Ｄin）の同期信号であるＶＣＬＫを書き込みアドレスメモリ３０の書き込みクロックポートに印加し、レート乗算器（ＲＭＰ２）２８により同様に選ばれた画像データ（Ｄin）の同期信号であるＶＣＬＫを読み出しアドレスメモリ３１の読み出しクロックポートに印加すれば、入力された画像データは縮小処理される。一方、これと反対のクロックを与えると拡大処理となる。即ち、ＦＩＦＯメモリＡとＢは読み出し及び書き込み動作を交互に行う。一方、ＦＩＦＯメモリ２５、２６の書き込みアドレスカウンタ３０と読み出しアドレスカウンタ３１はイネーブル信号（ＷＥ、ＲＥ）が論理“ロー”状態であるセクションに対してクロックにより計数が行われ、リセット信号ＲＳＴの論理“ロー”状態で初期化されるように構成されている。例えば、図３Ｃに示されているように、ＲＳＴパルス（主走査方向の反転同期信号，／ＨＳＹＮＣ）が入力されれば、ピクセルｎ１からｎ１＋ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの書き込みイネーブル信号／ＡＷＥ、／ＢＷＥが論理“ロー”状態の間書き込まれる。以後、ピクセルｎ２からｎ２＋ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの読み出しイネーブル信号／ＡＲＥ、／ＢＲＥが論理“ロー”状態の間読み出される。その結果、図３Ｃに示したように書き込みデータが読み出しデータとなる。
【００１２】
しかしながら、前述したようにディジタル画像処理装置に於いて従来の画像データ変倍処理方法はラインメモリに画像データを書き込んだり読み出したりする時点で画像データ出力同期信号を制御して変倍処理を行うため、回路の構成上１％単位の変倍処理が安定的に行われないという問題がある。また、回路の構成が複雑になるので一般的な変倍率（２５％〜４００％）より拡張された範囲の変倍処理を行うためには回路構成を大幅に変更しなければならないという問題がある。
【００１３】
【発明が解決しようとする課題】
従って、本発明の目的は、前述した問題点を解決するためにディジタル画像処理装置に於いて、小容量のルックアップテーブル（ＬＵＴ）を具備してユーザが変倍率を変更する度にルックアップテーブルに貯蔵されたデータを参照して所望の変倍率の画像を迅速に出力する変倍処理方法を提供することである。
【００１４】
本発明の他の目的は、ディジタル画像処理装置に於いて、前記画像データ変倍処理方法を実現するのに最も適した回路を提供することである。
【００１５】
【課題を達成するための手段】
前記目的を達成するために本発明によると、小量の変倍処理用データが貯蔵されているルックアップテーブルと変倍処理用メモリを具備してディジタル画像処理装置に入力される画像データを変倍処理してユーザにより指定された変倍率に相当する画像データを出力するための変倍処理方法であって、ユーザにより指定された変倍率を１と除算して商と余りを算出する変倍率除算過程と、前記変倍率除算過程から算出された商が１より小さい場合、前記ルックアップテーブルに貯蔵されたデータを参照して縮小処理を行う縮小処理過程と、前記変倍率除算過程から算出された商が１より大きく、余りが０でない場合には前記ルックアップテーブルに貯蔵されたデータを参照して拡大処理を行う第１拡大処理過程と、前記変倍率除算過程から算出された商が１より大きく、余りが０ならば単純拡大処理を行う第２拡大処理過程と、前記過程を通じて計算された変倍処理用データを前記変倍処理用メモリに書き込むデータ書き込み過程とを含むことを特徴とする画像データ変倍処理方法が提供される。
【００１６】
前記他の目的を達成するために本発明によると、ディジタル画像処理装置に入力された画像データを変倍処理してユーザにより指定された変倍率に相当する画像を出力するための変倍処理回路であって、変倍処理用ルックアップテーブルを貯蔵している第１メモリと、前記第１メモリに貯蔵されたルックアップテーブルのデータを利用してユーザにより指定された変倍率に相当する変倍処理用データを算出するマイクロプロセッサと、前記マイクロプロセッサから変倍処理用データを算出する途中に前記変倍処理用ルックアップテーブルのデータと前記マイクロプロセッサから算出された１ライン分の変倍処理用データを一時的に貯蔵する第２メモリと、縮小或いは拡大しようとする画像データを１走査ライン単位で貯蔵する第１、第２ラインメモリと、前記第２メモリに貯蔵された変倍処理用データを利用して変倍処理を施す第３メモリと、変倍処理しようとして入力される前記１ライン分の画像データを前記第１、第２ラインメモリの所定アドレスに書き込むように画像データ出力同期信号を計数する第１カウンタと、前記マイクロプロセッサにより前記第３メモリにデータを書き込んだり、走査動作中に所定の変倍率に対する変倍処理がなされるように前記第３メモリのデータを前記第１、第２ラインメモリのアドレスとして出力するために前記画像データ出力同期信号を計数する第２カウンタと、前記第１、第２ラインメモリの書き込み及び読み出し動作が交互に行われるようにライン同期信号を分周する分周器とを含むことを特徴とする画像データ変倍処理回路が提供される。
【００１７】
【作用】
少量のルックアップテーブルデータを利用して画像データの縮小及び拡大を行い、変倍率を変更する度に変倍処理用データを算出して変倍処理用ＲＡＭに書き込んだ後、再び読み出して検証する。
【００１８】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
【００１９】
図４はディジタル画像処理装置に於ける本発明による画像データ変倍処理を説明するための概念図である。図１に示した従来の変倍処理と比較すると、変倍率によらずラインメモリの書き込みデータは同一であり、ラインメモリの読み出しデータが変倍率に従って調整されることがわかる。
【００２０】
図５はディジタル画像処理装置に於ける本発明による画像データ変倍処理回路を示した回路図である。この回路は、ユーザが指定した変倍率を認識して実際の複写動作時に用いる変倍処理用データを算出するための変倍処理用データ算出手段と、この変倍処理用データ算出手段によって算出された変倍処理用データを用いて変倍処理を行う変倍処理手段より構成される。
【００２１】
変倍処理用データ算出手段は、変倍処理用ルックアップテーブルを貯蔵している第１メモリ（ＲＯＭ１０２）と、変倍処理用ルックアップテーブルのデータを利用して変倍処理用データを算出するマイクロプロセッサ１０１と、変倍処理用ルックアップテーブルのデータと前記マイクロプロセッサ１０１が算出した変倍処理用データを一時的に貯蔵する第２メモリ（ＲＡＭ１０３）とから構成される。
【００２２】
一方、変倍処理手段は、主走査方向（即ち電荷結合素子（ＣＣＤ）から画像データが出力される方向）の１ライン分に対応する画像データ（例えば400ＤＰＩ（Dot Per Inch）（=16pixel/mm）の解像度のとき、Ａ４用紙の長手方向297mmに対しては、16（pixel/mm）×297（mm/line）＝4752（pixel/line））を貯蔵する第１及び第２ラインメモリ６０１、６０２と、ＲＡＭ１０３に貯蔵された変倍処理用データを利用して変倍処理を施す第３メモリ（ズームＲＡＭ６０３）と、第１及び第２ラインメモリ６０１、６０２の所定のアドレスに主走査方向１ライン分の画像データが書き込まれるように画像データ出力同期信号ＶＣＬＫをカウントする第１カウンタ（書き込みアドレスカウンタ６０４）と、マイクロプロセッサ１０１によりズームＲＡＭ１０３にデータを書き込んだり、走査動作中に所定の変倍率に対する変倍処理がなされるようにズームＲＡＭ６０３のデータを第１及び第２ラインメモリ６０１、６０２のアドレスとして出力するために画像データ出力同期信号ＶＣＬＫをカウントする第２カウンタ（ズームアドレスカウンタ６０５）と、第１及び第２ラインメモリ６０１、６０２の書き込み及び読み出し動作が交互に行われるようにライン同期信号を分周する分周器（Ｄフリップフロップ６１５）とを含む。
【００２３】
また、変倍処理手段にはさらに、第１及び第２ラインメモリ６０１、６０２の書き込みアドレス及び読み出しアドレスを指定することができるように通路の役割をする第１バッファ手段（バッファ６０７、６０８、６０９、６１０）と、変倍処理される入力画像データを第１及び第２ラインメモリ６０１、６０２に書き込むことができるように通路の役割をする第２バッファ手段（バッファ６１１、６１３）と、第１及び第２ラインメモリ６０１、６０２から読み出される変倍処理された画像データを出力する通路の役割をする第３バッファ手段（バッファ６１２、６１４）と、ズームＲＡＭ６０３のデータをマイクロプロセッサ１０１が書き込んだり読み出したりできるように通路の役割を果たす第４バッファ手段（バッファ６０６）とが含まれる。
【００２４】
さらに、変倍処理手段には第１インバータ〜第５インバータ６１６〜６２０、第１アンドゲート〜第４アンドゲート６２１〜６２４、及び第１及び第２オアゲート６２５、６２６が含まれる。
【００２５】
図６のＡ〜Ｋは図５の各部の動作波形であって、Ａは第１、２、４、５インバータ６１６、６１７、６１９、６２０とＤフリップフロップ６１５のクリア端子ＣＬＲに印加される走査信号ＳＣＡＮ、Ｂは第２アンドゲート６２２とＤフリップフロップ６１５のクロック端子ＣＫと書き込みアドレスカウンタ６０４のクリア端子ＣＬＲとに印加されるライン同期信号／ＬＳＹＮＣ、ＣはＤフリップフロップ６１５のＱ端子から出力されるイネーブル信号ＥＮＡＢＬＥ、ＤはＤフリップフロップ６１５の／Ｑ端子から出力される反転されたイネーブル信号／ＥＮＡＢＬＥ、Ｅは第３インバータ６１８に印加される画像データイネーブル信号／ＶＤＥＮ、Ｆは第１及び第２オアゲート６２５、６２６と第３アンドゲート６２３と書き込みアドレスカウンタ６０４のクロック端子ＣＫとに印加される反転された画像データ出力同期信号／ＶＣＬＫ、Ｇは変倍処理される入力画像データＤIN、Ｈは第２アンドゲート６２２に印加されるズームＲＡＭアドレスクリア信号／ＣＳ１ＣＬＲ、Ｉは第１、第３アンドゲート６２１、６２３に印加されるズームＲＡＭ選択信号／ＣＳ１、Ｊはバッファ６０６のＤＩＲ端子とズームＲＡＭ６０３の出力イネーブル／ＯＥ端子と第４アンドゲート６２４とに印加されるズームＲＡＭ読み出し信号／ＣＳ１ＲＤ、ＫはズームＲＡＭ６０３の／ＷＥ端子に印加されるズームＲＡＭ書き込み信号／ＣＳ１ＷＲをそれぞれ示す。
【００２６】
図７Ａは変倍率が８５％のときの変倍処理用ルックアップテーブルの例であり、図７Ｂは変倍率が１８５％の場合のマイクロプロセッサ１０１により算出された変倍処理用データの一部を示す。
【００２７】
図８はディジタル画像処理装置に於ける本発明による画像データ変倍処理方法を説明するためのフローチャートである。このフローチャートの各部を説明すると、第１０過程は初期動作時に入力された画像データに対して標準変倍処理を行う標準変倍処理過程であり、第２０〜４０過程はユーザにより変倍率が変更された場合に変更された変倍率を１で除算して商と余りを算出する変倍率除算過程であり、第５０〜６０過程は変倍率除算過程から算出された商が１より小さい場合、ルックアップテーブルに貯蔵されたデータを参照して縮小処理を行う縮小処理過程であり、第５０、７０、８０過程は変倍率除算過程から算出された商が１より大きく余りが０でない場合にルックアップテーブルに貯蔵されたデータを参照して拡大処理を行う第１拡大処理過程であり、第５０、７０、９０過程は変倍率除算過程から算出された商が１より大きく余りが０の時単純な拡大処理を行う第２拡大処理過程であり、第１００過程は第１０〜９０過程を通じて算出された変倍処理用データを変倍処理用メモリに書き込むデータ書き込み過程であり、第１１０、１２０過程は書き込まれた変倍処理用データを読み出して元のデータと同一であるか否かを検証した後、走査動作を行うデータ検証過程である。
【００２８】
さて、本発明の動作を図４〜図１２を参照して以下により詳細に説明する。
【００２９】
まず図４を参照して本発明による変倍処理の概念を説明すると、図４の（ｂ）の縮小処理と（ｃ）の拡大処理に見られるように、ラインメモリへの画像データの書き込みは、常に画像データ出力同期信号ＶＣＬＫにより行われ、ラインメモリで画像データを変倍処理することにより、画像データの縮小または拡大処理動作が行われる。
【００３０】
図５を参照すると、１％単位の変倍処理を実現するためのルックアップテーブルはＲＯＭ１０２に貯蔵されており、マイクロプロセッサ１０１は、このＲＯＭ１０２に貯蔵されたルックアップテーブルをＲＡＭ１０３で読み出して、ユーザが望む変倍率に相当する変倍処理用データを算出し、算出された変倍処理用データをさらにＲＡＭ１０３の所定の領域に貯蔵する。即ち、マイクロプロセッサ１０１はユーザが選択した変倍率に応じた処理をするのにルックアップテーブルの参照が必要だと判断される場合にのみ、ＲＯＭ１０２からルックテーブルを読み出してＲＡＭ１０３に貯蔵する。この際ルックアップテーブルが貯蔵されるＲＡＭ１０３の貯蔵領域は１００バイトならば十分である。
【００３１】
マイクロプロセッサ１０１とＲＡＭ１０３により１ラインに対する画素（即ち400ＤＰＩの解像度の場合、4752画素）の変倍処理用データが生成される。それらの変倍処理用データは、ＲＡＭ１０３から読み出されてズームＲＡＭ６０３に書き込まれる。ズームＲＡＭ６０３に変倍処理用データを書き込むとき、マイクロプロセッサ１０１は、アドレスバスを利用したランダムアクセスではなく、メモリの各領域に割り当てられた一定したアドレスを用いてズームアドレスカウンタ６０５から発生されるアドレスでズームＲＡＭ６０３にアクセスする。また、マイクロプロセッサ１０１による変倍処理用データの書き込み及び読み出しはバッファ６０６を通じてなされる。
【００３２】
前述した動作は、図６に示されているズームデータダウンロード部分に該当する走査信号ＳＣＡＮ（図６のＡ）の論理“ロー”状態に行われる。ここで、／ＣＳＩＣＬＲ（図６のＨ）はズームＲＡＭ６０３からのデータ読み出し又は書き込み時のアドレスを０に合わせるための信号である。そして、／ＣＳ１（図６のＩ）と／ＣＳ１ＲＤ（図６のＪ）が論理“ロー”状態となってズームＲＡＭ６０３からデータを読み出し、続いて／ＣＳ１（図６のＩ）と／ＣＳ１ＷＲ（図６のＫ）とが論理“ロー”状態となってズームＲＡＭ６０３にデータを書き込むことができるようになる。変倍処理用データがズームＲＡＭ６０３に書き込まれると、変倍処理のための準備動作は全て完了する。走査信号ＳＣＡＮ（図６のＡ）が論理“ロー”状態の間は画像データは出力されず、第１及び第２ラインメモリ６０１、６０２は静止状態（読み書きされない状態）にある。
【００３３】
走査信号ＳＣＡＮ（図６のＡ）が論理“ハイ”状態になった後、第１のライン同期信号／ＬＳＹＮＣ（図６のＢ）が入力されることによりイネーブル信号ＥＮＡＢＬＥ（図６のＣ）が論理“ハイ”状態になり、それと同時に反転イネーブル信号／ＥＮＡＢＬＥ（図６のＤ）が論理“ロー”状態となる。続いて画像データイネーブル信号／ＶＤＥＮ（図６のＥ）が論理“ロー”状態になると、反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）に従って画像データが１画素単位で出力される。
【００３４】
この際、バッファ６０８とバッファ６１２が活性化し、バッファ６０８を通じてズームＲＡＭ６０３から出力される変倍処理用データが第１ラインメモリ６０１にアドレスとして供給され、このアドレスに対応して変倍処理された画像データがバッファ６１２を通じて出力される。即ち、第１ラインメモリ６０１は画像データ読み出しモードで動作する。ここで、第１ラインメモリ６０１のアドレス値としては、ズームアドレスカウンタ６０５の出力値が供給されるが、このズームアドレスカウンタ６０５は、ライン同期信号／ＬＳＹＮＣ（図６のＢ）により０に合わされた後、反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）をトリガとしてカウントする。一方、バッファ６０９とバッファ６１３が活性化されるため、書き込みアドレスカウンタ６０４の出力値が第２ラインメモリ６０２のアドレスに印加され、反転画像データ出力同期信号／ＶＣＬＫ（図６Ｆ）に同期して第２ラインメモリ６０２に画像データが入力される。即ち、ラインメモリ６０２は画像データ書き込みモードで動作する。ここまでの動作が図６のＧの第１状態（ＳＴＡＴＥ１）に該当する。
【００３５】
続いて、第２のライン同期信号／ＬＳＹＮＣ（図６のＢ）が入力されると、イネーブル信号ＥＮＡＢＬＥ（図６のＣ）が論理“ロー”状態となり、同時に反転イネーブル信号／ＥＮＡＢＬＥ（図６のＤ）が論理“ハイ”状態となる。従って、第１状態とは逆に、第１ラインメモリ６０１ではバッファ６０７とバッファ６１１が活性化され、書き込みアドレスカウンタ６０４の出力値が第１ラインメモリ６０１のアドレスに印加され、反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）に同期して第１ラインメモリ６０１に画像データが入力される。即ち、第１ラインメモリ６０１は画像データ書き込みモードで動作する。一方第２ラインメモリ６０２では、バッファ６１０とバッファ６１４が活性化されてズームＲＡＭ６０３から出力される変倍処理用データが第２ラインメモリ６０２のアドレスに印加され、変倍処理された画像データがバッファ６１４を通じて出力される。
即ち、第２ラインメモリ６０２は画像データ読み出しモードで動作する。この動作は図６のＧの第２状態（ＳＴＡＴＥ２）に相当する。
【００３６】
さらに続けて入力されるライン同期信号／ＬＳＹＮＣ（図６のＢ）により、第１ラインメモリ６０１と第２ラインメモリ６０２は、第１状態と第２状態とを交互に繰り返す。走査動作全体が終了すると、走査信号ＳＣＡＮ（図６Ａ）が論理“ロー”状態となり、次の変倍率変換その他の動作を行う準備をする。
【００３７】
次に、図８〜図１２を参照してルックアップテーブルを利用した変倍処理方法について説明する。
【００３８】
図８を参照して全体的な流れを説明すると、まず第１０過程では図９に示されている標準変倍処理（１００％）を行う。続いて第２０過程では変倍率の変更要求があったか否かを判断する。第２０過程で変倍率を変更せず走査の開始命令をすると、ズームＲＡＭ６０３に変倍処理用データが書き込まれる（第１００過程）。一方、第２０過程で変倍率変更要求があったと判断した場合は、ユーザが設定した変倍率が入力され（第３０過程）、変倍率を１００で除算して（第４０過程）商が１より大きい値であるか否かを判断する（第５０過程）。
【００３９】
第５０過程で商が１より小さい場合は図１０に示すルックアップテーブル参照縮小処理を行い（第６０過程）、商が１以上であれば、第７０過程で余りが０か否かを判断する。
【００４０】
第７０過程で余りが０でないときは図１１に示すルックアップテーブル参照拡大処理を行い（第８０過程）、余りが０ならば図１２に示す単純拡大処理を行う（第９０過程）。
【００４１】
ここまでの処理が完了し変倍処理用データが算出されると、変倍処理用データのズームＲＡＭ６０３への書き込み処理を行う（第１００過程）。さらにズームＲＡＭ６０３に書き込まれたデータを読み出して元のデータと同一であるか否かを検証し（第１１０過程）、検証が完了すると走査動作を行う（第１２０過程）。
【００４２】
図９を参照して標準変倍処理を説明すると次の通りである。即ち、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処理用データを算出するための基準データＶＡＬＵＥを０に設定し（第１２過程）、その後Ｚ＿ＡＤＤにＶＡＬＵＥを書き込み（第１４過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを１増加させる（第１６過程）。主走査方向１ライン分の最大画素数ＥＮＤ＿ＡＤとＺ＿ＡＤＤとを比較し（第１８過程）、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより小さければ第１４過程に戻り、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより大きければ処理を完了する。
【００４３】
図１０を参照してルックアップテーブル参照縮小処理を説明すると次の通りである。即ち、ルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に合ったデータを読み出し、読み出されたデータを縮小比率に合う主走査方向の１ラインデータに変換して縮小処理のための変倍処理用データを算出する。
【００４４】
図８の第４０過程により計算された余り値からＲＯＭ１０２に貯蔵されているルックアップテーブルの実アドレスＬ＿ＤＡＴＡを計算した後（６１過程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、ＬＰ＿ＣＮＴには図８の第４０過程により計算された余り値を設定する（第６２過程）。
【００４５】
第６３過程では第６１過程で計算されたＬ＿ＤＡＴＡからＺ＿ＡＤＤにルックアップテーブルの値を書き込み、Ｌ＿ＤＡＴＡとＺ＿ＡＤＤをそれぞれ１増加させる（第６４過程）。
【００４６】
第６５過程ではＬＰ＿ＣＮＴを１減少させ、第６６過程で０と比較し、ＬＰ＿ＣＮＴが０と等しくなければ第６３過程に戻り、ＬＰ＿ＣＮＴが０と等しければ縮小比率に合う主走査方向１ラインの最大画素数分のデータを拡張し（第６７過程）処理を完了する。
【００４７】
図１１を参照してルックアップテーブル参照拡大処理を以下に説明する。ルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に合ったデータを読み出し、読み出されたデータを拡大比率に合う主走査方向の１ラインデータに変換して拡大処理のための変倍処理用データを算出する。
【００４８】
図８の第４０過程により計算された余り値からＲＯＭ１０２に貯蔵されているルックアップテーブルの実アドレスＬ＿ＤＡＴＡを計算した後（第８１１過程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰ０をＺ＿ＡＤＤに設定し、変倍処理用データを算出するための基準データＶＡＬＵＥを０に設定し、ＬＰ＿ＣＮＴには図８の第４０過程により計算された余り値を設定し、Ｌ＿ＡＤＤにはＲＯＭ１０２の該当ルックアップテーブルデータが貯蔵されるＲＡＭ１０３の任意領域ＴＥＭＰ１を設定する（第８１２過程）。
【００４９】
第８１３過程では、Ｌ＿ＡＤＤに第８１１過程で計算されたＬ＿ＤＡＴＡを書き込み、第８１４過程では、Ｌ＿ＤＡＴＡとＬ＿ＡＤＤをそれぞれ１増加させる。
【００５０】
第８１５過程ではＬＰ＿ＣＮＴを１減少させ、第８１６過程でその結果を０と比較し、ＬＰ＿ＣＮＴ値が０と等しくなければ第８１３過程に戻って０になるまで反復し、ＬＰ＿ＣＮＴ値が０と等しければＬＰ＿ＣＮＴに図８の第４０過程により計算された商を設定し、Ｌ＿ＡＤＤにはＴＥＭＰ１を設定する（第８１７過程）。
【００５１】
第８１８過程ではＺ＿ＡＤＤにＶＡＬＵＥを書き込み、第８１９過程ではＺ＿ＡＤＤを１増加させる。第８２０過程ではＬＰ＿ＣＮＴを１減少させ、第８２１過程で０と比較する。ＬＰ＿ＣＮＴが０でないときは第８１６過程に戻り、ＬＰ＿ＣＮＴが０の場合はＬＰ＿ＣＮＴに図８の第４０過程により計算された商を更に設定した後（第８２２過程）、Ｌ＿ＡＤＤとＶＡＬＵＥとを比較する（第８２３過程）。
【００５２】
第８２３過程でＬ＿ＡＤＤがＶＡＬＵＥと等しくないときは第８１８過程に戻り、Ｌ＿ＡＤＤがＶＡＬＵＥと等しい場合は、次のルックアップテーブルデータを読み出すためにＬ＿ＡＤＤを１増加させる（第８２４過程）。次のＺ＿ＡＤＤにＶＡＬＵＥを書き込んで（第８２５過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを１増加させ（第８２６過程）、現在のＬ＿ＡＤＤとＴＥＭＰ１の減算結果を図８の第４０過程により計算された余りと比較し（第８２７過程）、異なる場合は第８１８過程に戻り、等しければ今まで作られた変倍処理用データを利用して拡大比率に合う主走査方向を１ラインの最大画素数分データを拡張し（第８２８過程）、処理を完了する。
【００５３】
図１２を参照して単純拡大処理を説明すれば次の通りである。即ち、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処理用データを算出するための基準データＶＡＬＵＥを０に設定した後（第９１過程）、ＬＰ＿ＣＮＴには図８の第４０過程により計算された商を設定する（第９２過程）。次に、Ｚ＿ＡＤＤにＶＡＬＵＥを書き込み（第９３過程）、Ｚ＿ＡＤＤを１増加させる（第９４過程）。
【００５４】
第９５過程ではＬＰ＿ＣＮＴを１減少させ、その結果を０と比較し（第９６過程）、ＬＰ＿ＣＮＴが０と等しくない場合は第９３過程に戻り、ＬＰ＿ＣＮＴが０と等しければＶＡＬＵＥの値を１増加させた後（第９７過程）、主走査方向１ライン分の画素数ＥＮＤ＿ＡＤとＺ＿ＡＤＤとを比較し（第９８過程）、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより小さければ第９３過程に戻り、大きければフローチャートを終了する。
【００５５】
上記に図８〜図１２のフローチャートを参照して説明した変倍処理方法を、図７Ａ、図７Ｂに示した変倍処理用ルックアップテーブルを参照して８５％縮小処理と１８５％拡大処理の場合について説明する。ルックアップテーブルには１〜９９％までのルックアップテーブルデータが連続的に貯蔵されているので、まず８５％に相当するルックアップテーブルデータが貯蔵されている開始アドレスを計算する。ルックアップテーブルアドレスの計算が完了すると、図１０に示したルックアップテーブル参照縮小処理ではルックアップテーブルデータをそのまま利用するので８５％に相当するルックアップテーブル開始アドレスから８５個のルックアップテーブルデータ値を変倍処理用データ貯蔵領域に読み取り、このデータを利用して主走査方向１ラインに対する変倍処理用データに拡張する。
【００５６】
一方、１８５％拡大処理に於いては８５％に相当するルックアップテーブルデータをＲＡＭ１０３の任意領域ＴＥＭＰ１に読み出した後、１００％に対しては図１２に示した単純拡大処理を行い、８５％拡大に対しては図１１に示したルックアップテーブルを参照した拡大処理を行っている。
【００５７】
【効果】
前述したようにディジタル画像処理装置に於ける本発明による画像データ変倍処理方法及び回路では小量のルックアップテーブルデータを利用して画像データの縮小及び拡大を行うことにより、ユーザが望む広い範囲の変倍率に対応しうるだけでなく、回路の構成を単純化することができる。また、マイクロプロセッサにより変倍処理用データを算出するのでプログラム変更により変倍率を容易に拡張させうる。
【００５８】
また、ＲＡＭを利用して変倍処理を行うので一層安定した変倍処理がなされ、アクセスタイムが速いＲＡＭに交換することにより、高速処理が要求される場合にも容易に対応できる。
【００５９】
また、変倍率を変更するごとに変倍処理用データを算出して変倍処理用ＲＡＭに書き込んだ後、更に読み取って検証することにより、メモリ素子の動作不良による不良複写を防止して複写にかかるコストを節減することができる上、ハードウェアの動作状態を点検して故障状態を知ることもできる。
【図面の簡単な説明】
【図１】図１はディジタル画像処理装置に於ける、従来の画像データ変倍処理を説明するための概念図である。
【図２】図２は、図３Ａ〜図３Ｃと共にディジタル画像処理装置に於ける従来の画像データ変倍処理回路とその動作波形を説明するための図面である。
【図３】図３はＡ、Ｂ、及びＣからなり、それぞれ図２と共にディジタル画像処理装置に於ける従来の画像データ変倍処理回路とその動作波形を説明するための図面である。
【図４】図４はディジタル画像処理装置に於ける本発明による画像データ変倍処理を説明するための概念図である。
【図５】図５はディジタル画像データ処理装置に於ける本発明による画像データ変倍処理回路を示した回路図である。
【図６】図６は図５に於ける各部の動作波形を示した図である。
【図７】図７はＡ及びＢからなり、図７Ａは変倍処理用ルックアップテーブルデータの例であり、図７Ｂは変倍処理用データの例である。
【図８】図８はディジタル画像処理装置に於ける本発明による画像データ変倍処理方法を説明するためのフローチャートである。
【図９】図９は図８に於ける標準変倍処理過程を説明するためのフローチャートである。
【図１０】図１０は図８に於けるルックアップテーブルを参照した縮小処理過程を説明するためのフローチャートである。
【図１１】図１１は図８に於けるルックアップテーブルを参照した拡大処理過程を説明するためのフローチャートである。
【図１２】図１２は図８に於ける単純拡大処理過程を説明するためのフローチャートである。
【符号の説明】
２５ ＦＩＦＯメモリ
２６ ＦＩＦＯメモリ
２７ レート乗算器（ＲＭＰ１）
２８ レート乗算器（ＲＭＰ２）
３０ 書き込みアドレスカウンタ
３１ 読み出しアドレスカウンタ
１０１ マイクロプロセッサ
１０２ 第１メモリ（ＲＯＭ）
１０３ 第２メモリ（ＲＡＭ）
６０１ 第１ラインメモリ
６０２ 第２ラインメモリ
６０３ 第３メモリ（ズームＲＡＭ）
６０４ 第１カウンタ（書き込みアドレスカウンタ）
６０５ 第２カウンタ（ズームアドレスカウンタ）
６０６ 第４バッファ手段
６０７ 第１バッファ手段
６０８ 第１バッファ手段
６０９ 第１バッファ手段
６１０ 第１バッファ手段
６１１ 第２バッファ手段
６１２ 第３バッファ手段
６１３ 第２バッファ手段
６１４ 第３バッファ手段
６１５ 分周器（Ｄフリップフロップ）
６１６ 第１インバータ
６１７ 第２インバータ
６１８ 第３インバータ
６１９ 第４インバータ
６２０ 第５インバータ
６２１ 第１アンドゲート
６２２ 第２アンドゲート
６２３ 第３アンドゲート
６２４ 第４アンドゲート
６２５ 第１オアゲート
６２６ 第２オアゲート
【産業上の利用分野】
本発明はディジタル画像処理装置に於ける画像データ変倍処理方法及び回路に係り、特に入力された画像データをユーザにより指定された任意の変倍率に従って変倍処理するための方法及び回路に関する。
【０００２】
【従来の技術】
一般的に電荷結合素子（ＣＣＤ）などのイメージセンサである光電変換素子を利用して画像を電気的な信号に変換し処理するディジタル複写機やファクシミリのようなディジタル画像処理装置では、原稿文書の画像を拡大したり縮小したりすることのできる機能、言い換えると倍率変換機能（変倍機能）に対する要求は当たり前のこととなってきている。このような要求に応ずるため、これまで、正規化された複写比率（拡大及び縮小比率）だけでなく、標準的な大きさの文書に対して１％単位での拡大及び縮小をすることのできる変倍機能が実現されている。
【０００３】
従来の画像の拡大及び縮小に適用されている技術は、図１に示されているように、一般的に画像データ出力同期信号ＶＣＬＫを利用して、変倍比率に合わせて、画像データを画像メモリ（例えば主走査方向の１ライン分の画像データを貯蔵するラインメモリ）に書き込む時に入力（書き込み）クロックのパルスレートを制御したり、画像メモリから画像データを読み出す時に出力（読み出し）クロックのパルスレートを制御したりしている。例えば画像データを２倍に拡大しようとする場合、画像メモリへの書き込み時にはＶＣＬＫレートで入力画像データを書き込み、読み出すときには２個のＶＣＬＫパルスに対して同じ画像データを画像メモリから読み出す。このようにして出力画像の大きさが原稿画像の２倍となる。一方、１／２倍に縮小しようとする場合には２つのＶＣＬＫパルスごとに１画素飛ばして画像メモリに画像データを書き込み、読み出すときには元のＶＣＬＫパルスレートで画像メモリから画像データを読み出すことにより出力画像の大きさを原稿画像の１／２倍としている。
【０００４】
具体的な方法の１つが、日本公開特許昭５９−３９１５８号明細書に開示されている。前記の技術を用いて行われる拡大（例えば１１５％再生）及び縮小（例えば８５％再生）処理が、次の表１と表２にそれぞれ例示されている。ここで、Ｐは変倍率と関連して用いられる値であり、Ｋは整数値、Ｒは変倍率をそれぞれ示す。
【０００５】
【表１】
【表２】
これらの表に示されているように、変倍率Ｒは入力画素数に応じて順次加算される。この累積値の小数点以下の部分Ｐに対して変倍率Ｒを加算し、この計算結果（Ｐ＋Ｒ）の整数部分Ｋを調べる。
【０００８】
表１では変倍率Ｒは１．１５であり、調べた結果Ｋが２以上である場合には、その際入力された１画素の画像データに次の画素データを追加して対応させることにより変倍率Ｒに対応した拡大処理が行われる。
【０００９】
表２の動作状態で変倍率Ｒは０．８５であり、調べた結果Ｋが１より小さい場合には、その際入力された１画素の画像データを出力せず、次に入力された１画素の画像データを出力することにより変倍率Ｒに対応した縮小処理が行われる。
【００１０】
しかしながら、このような変倍処理方法を用いて実際に回路を組むと極めて複雑になるだけでなく、高速処理のためのタイミングの調節が困難になるという問題がある。また、回路の製造費用が大きくなるというだけでなく、変倍率の範囲を拡張させるのが難しいという問題もある。
【００１１】
他の従来技術として、日本公開特許平２−１３２９６３号明細書に開示された技術があり、これは図２及び図３Ａ〜図３Ｃに示されている。図２に於いて、参照符号２５と２６は、主走査方向１ライン分の容量として、例えば４７５２ピクセル（16pixel/mm×297mm；即ちＡ４サイズの用紙）分の容量を備えたＦＩＦＯメモリＡとＢを示す。図３Ａに於いて、書き込みイネーブル信号／ＡＷＥと／ＢＷＥが論理“ロー”状態である時、メモリの書き込み動作が行われ、読み出しイネーブル信号／ＡＲＥと／ＢＲＥが論理“ロー”状態である時、メモリの読み出し動作が行われる。これと共に、読み出しイネーブル信号／ＡＲＥが論理“ハイ”状態である時にはＦＩＦＯメモリＡの出力が、読み出しイネーブル信号／ＢＲＥが論理“ハイ”状態である時にはＦＩＦＯメモリＢの出力がハイインピーダンス状態となるので、ＦＩＦＯメモリＡとＢの出力のワイヤード−オア（Wired-OR）を取ってＤoutとして出力する。ＦＩＦＯメモリ２５と２６では、図３Ｂに示すように、それぞれ内部に書き込みクロックＷＣＫと読み出しクロックＲＣＫで動作する書き込みアドレスカウンタと読み出しアドレスカウンタを有しており、それらに従って内部のポインターが進行されるようになっている。それによって、レート乗算器（ＲＭＰ１）２７により選ばれた画像データ（Ｄin）の同期信号であるＶＣＬＫを書き込みアドレスメモリ３０の書き込みクロックポートに印加し、レート乗算器（ＲＭＰ２）２８により同様に選ばれた画像データ（Ｄin）の同期信号であるＶＣＬＫを読み出しアドレスメモリ３１の読み出しクロックポートに印加すれば、入力された画像データは縮小処理される。一方、これと反対のクロックを与えると拡大処理となる。即ち、ＦＩＦＯメモリＡとＢは読み出し及び書き込み動作を交互に行う。一方、ＦＩＦＯメモリ２５、２６の書き込みアドレスカウンタ３０と読み出しアドレスカウンタ３１はイネーブル信号（ＷＥ、ＲＥ）が論理“ロー”状態であるセクションに対してクロックにより計数が行われ、リセット信号ＲＳＴの論理“ロー”状態で初期化されるように構成されている。例えば、図３Ｃに示されているように、ＲＳＴパルス（主走査方向の反転同期信号，／ＨＳＹＮＣ）が入力されれば、ピクセルｎ１からｎ１＋ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの書き込みイネーブル信号／ＡＷＥ、／ＢＷＥが論理“ロー”状態の間書き込まれる。以後、ピクセルｎ２からｎ２＋ｍまでのピクセルデータがＦＩＦＯメモリＡとＢの読み出しイネーブル信号／ＡＲＥ、／ＢＲＥが論理“ロー”状態の間読み出される。その結果、図３Ｃに示したように書き込みデータが読み出しデータとなる。
【００１２】
しかしながら、前述したようにディジタル画像処理装置に於いて従来の画像データ変倍処理方法はラインメモリに画像データを書き込んだり読み出したりする時点で画像データ出力同期信号を制御して変倍処理を行うため、回路の構成上１％単位の変倍処理が安定的に行われないという問題がある。また、回路の構成が複雑になるので一般的な変倍率（２５％〜４００％）より拡張された範囲の変倍処理を行うためには回路構成を大幅に変更しなければならないという問題がある。
【００１３】
【発明が解決しようとする課題】
従って、本発明の目的は、前述した問題点を解決するためにディジタル画像処理装置に於いて、小容量のルックアップテーブル（ＬＵＴ）を具備してユーザが変倍率を変更する度にルックアップテーブルに貯蔵されたデータを参照して所望の変倍率の画像を迅速に出力する変倍処理方法を提供することである。
【００１４】
本発明の他の目的は、ディジタル画像処理装置に於いて、前記画像データ変倍処理方法を実現するのに最も適した回路を提供することである。
【００１５】
【課題を達成するための手段】
前記目的を達成するために本発明によると、小量の変倍処理用データが貯蔵されているルックアップテーブルと変倍処理用メモリを具備してディジタル画像処理装置に入力される画像データを変倍処理してユーザにより指定された変倍率に相当する画像データを出力するための変倍処理方法であって、ユーザにより指定された変倍率を１と除算して商と余りを算出する変倍率除算過程と、前記変倍率除算過程から算出された商が１より小さい場合、前記ルックアップテーブルに貯蔵されたデータを参照して縮小処理を行う縮小処理過程と、前記変倍率除算過程から算出された商が１より大きく、余りが０でない場合には前記ルックアップテーブルに貯蔵されたデータを参照して拡大処理を行う第１拡大処理過程と、前記変倍率除算過程から算出された商が１より大きく、余りが０ならば単純拡大処理を行う第２拡大処理過程と、前記過程を通じて計算された変倍処理用データを前記変倍処理用メモリに書き込むデータ書き込み過程とを含むことを特徴とする画像データ変倍処理方法が提供される。
【００１６】
前記他の目的を達成するために本発明によると、ディジタル画像処理装置に入力された画像データを変倍処理してユーザにより指定された変倍率に相当する画像を出力するための変倍処理回路であって、変倍処理用ルックアップテーブルを貯蔵している第１メモリと、前記第１メモリに貯蔵されたルックアップテーブルのデータを利用してユーザにより指定された変倍率に相当する変倍処理用データを算出するマイクロプロセッサと、前記マイクロプロセッサから変倍処理用データを算出する途中に前記変倍処理用ルックアップテーブルのデータと前記マイクロプロセッサから算出された１ライン分の変倍処理用データを一時的に貯蔵する第２メモリと、縮小或いは拡大しようとする画像データを１走査ライン単位で貯蔵する第１、第２ラインメモリと、前記第２メモリに貯蔵された変倍処理用データを利用して変倍処理を施す第３メモリと、変倍処理しようとして入力される前記１ライン分の画像データを前記第１、第２ラインメモリの所定アドレスに書き込むように画像データ出力同期信号を計数する第１カウンタと、前記マイクロプロセッサにより前記第３メモリにデータを書き込んだり、走査動作中に所定の変倍率に対する変倍処理がなされるように前記第３メモリのデータを前記第１、第２ラインメモリのアドレスとして出力するために前記画像データ出力同期信号を計数する第２カウンタと、前記第１、第２ラインメモリの書き込み及び読み出し動作が交互に行われるようにライン同期信号を分周する分周器とを含むことを特徴とする画像データ変倍処理回路が提供される。
【００１７】
【作用】
少量のルックアップテーブルデータを利用して画像データの縮小及び拡大を行い、変倍率を変更する度に変倍処理用データを算出して変倍処理用ＲＡＭに書き込んだ後、再び読み出して検証する。
【００１８】
【実施例】
以下、添付した図面に基づき本発明を詳細に説明する。
【００１９】
図４はディジタル画像処理装置に於ける本発明による画像データ変倍処理を説明するための概念図である。図１に示した従来の変倍処理と比較すると、変倍率によらずラインメモリの書き込みデータは同一であり、ラインメモリの読み出しデータが変倍率に従って調整されることがわかる。
【００２０】
図５はディジタル画像処理装置に於ける本発明による画像データ変倍処理回路を示した回路図である。この回路は、ユーザが指定した変倍率を認識して実際の複写動作時に用いる変倍処理用データを算出するための変倍処理用データ算出手段と、この変倍処理用データ算出手段によって算出された変倍処理用データを用いて変倍処理を行う変倍処理手段より構成される。
【００２１】
変倍処理用データ算出手段は、変倍処理用ルックアップテーブルを貯蔵している第１メモリ（ＲＯＭ１０２）と、変倍処理用ルックアップテーブルのデータを利用して変倍処理用データを算出するマイクロプロセッサ１０１と、変倍処理用ルックアップテーブルのデータと前記マイクロプロセッサ１０１が算出した変倍処理用データを一時的に貯蔵する第２メモリ（ＲＡＭ１０３）とから構成される。
【００２２】
一方、変倍処理手段は、主走査方向（即ち電荷結合素子（ＣＣＤ）から画像データが出力される方向）の１ライン分に対応する画像データ（例えば400ＤＰＩ（Dot Per Inch）（=16pixel/mm）の解像度のとき、Ａ４用紙の長手方向297mmに対しては、16（pixel/mm）×297（mm/line）＝4752（pixel/line））を貯蔵する第１及び第２ラインメモリ６０１、６０２と、ＲＡＭ１０３に貯蔵された変倍処理用データを利用して変倍処理を施す第３メモリ（ズームＲＡＭ６０３）と、第１及び第２ラインメモリ６０１、６０２の所定のアドレスに主走査方向１ライン分の画像データが書き込まれるように画像データ出力同期信号ＶＣＬＫをカウントする第１カウンタ（書き込みアドレスカウンタ６０４）と、マイクロプロセッサ１０１によりズームＲＡＭ１０３にデータを書き込んだり、走査動作中に所定の変倍率に対する変倍処理がなされるようにズームＲＡＭ６０３のデータを第１及び第２ラインメモリ６０１、６０２のアドレスとして出力するために画像データ出力同期信号ＶＣＬＫをカウントする第２カウンタ（ズームアドレスカウンタ６０５）と、第１及び第２ラインメモリ６０１、６０２の書き込み及び読み出し動作が交互に行われるようにライン同期信号を分周する分周器（Ｄフリップフロップ６１５）とを含む。
【００２３】
また、変倍処理手段にはさらに、第１及び第２ラインメモリ６０１、６０２の書き込みアドレス及び読み出しアドレスを指定することができるように通路の役割をする第１バッファ手段（バッファ６０７、６０８、６０９、６１０）と、変倍処理される入力画像データを第１及び第２ラインメモリ６０１、６０２に書き込むことができるように通路の役割をする第２バッファ手段（バッファ６１１、６１３）と、第１及び第２ラインメモリ６０１、６０２から読み出される変倍処理された画像データを出力する通路の役割をする第３バッファ手段（バッファ６１２、６１４）と、ズームＲＡＭ６０３のデータをマイクロプロセッサ１０１が書き込んだり読み出したりできるように通路の役割を果たす第４バッファ手段（バッファ６０６）とが含まれる。
【００２４】
さらに、変倍処理手段には第１インバータ〜第５インバータ６１６〜６２０、第１アンドゲート〜第４アンドゲート６２１〜６２４、及び第１及び第２オアゲート６２５、６２６が含まれる。
【００２５】
図６のＡ〜Ｋは図５の各部の動作波形であって、Ａは第１、２、４、５インバータ６１６、６１７、６１９、６２０とＤフリップフロップ６１５のクリア端子ＣＬＲに印加される走査信号ＳＣＡＮ、Ｂは第２アンドゲート６２２とＤフリップフロップ６１５のクロック端子ＣＫと書き込みアドレスカウンタ６０４のクリア端子ＣＬＲとに印加されるライン同期信号／ＬＳＹＮＣ、ＣはＤフリップフロップ６１５のＱ端子から出力されるイネーブル信号ＥＮＡＢＬＥ、ＤはＤフリップフロップ６１５の／Ｑ端子から出力される反転されたイネーブル信号／ＥＮＡＢＬＥ、Ｅは第３インバータ６１８に印加される画像データイネーブル信号／ＶＤＥＮ、Ｆは第１及び第２オアゲート６２５、６２６と第３アンドゲート６２３と書き込みアドレスカウンタ６０４のクロック端子ＣＫとに印加される反転された画像データ出力同期信号／ＶＣＬＫ、Ｇは変倍処理される入力画像データＤIN、Ｈは第２アンドゲート６２２に印加されるズームＲＡＭアドレスクリア信号／ＣＳ１ＣＬＲ、Ｉは第１、第３アンドゲート６２１、６２３に印加されるズームＲＡＭ選択信号／ＣＳ１、Ｊはバッファ６０６のＤＩＲ端子とズームＲＡＭ６０３の出力イネーブル／ＯＥ端子と第４アンドゲート６２４とに印加されるズームＲＡＭ読み出し信号／ＣＳ１ＲＤ、ＫはズームＲＡＭ６０３の／ＷＥ端子に印加されるズームＲＡＭ書き込み信号／ＣＳ１ＷＲをそれぞれ示す。
【００２６】
図７Ａは変倍率が８５％のときの変倍処理用ルックアップテーブルの例であり、図７Ｂは変倍率が１８５％の場合のマイクロプロセッサ１０１により算出された変倍処理用データの一部を示す。
【００２７】
図８はディジタル画像処理装置に於ける本発明による画像データ変倍処理方法を説明するためのフローチャートである。このフローチャートの各部を説明すると、第１０過程は初期動作時に入力された画像データに対して標準変倍処理を行う標準変倍処理過程であり、第２０〜４０過程はユーザにより変倍率が変更された場合に変更された変倍率を１で除算して商と余りを算出する変倍率除算過程であり、第５０〜６０過程は変倍率除算過程から算出された商が１より小さい場合、ルックアップテーブルに貯蔵されたデータを参照して縮小処理を行う縮小処理過程であり、第５０、７０、８０過程は変倍率除算過程から算出された商が１より大きく余りが０でない場合にルックアップテーブルに貯蔵されたデータを参照して拡大処理を行う第１拡大処理過程であり、第５０、７０、９０過程は変倍率除算過程から算出された商が１より大きく余りが０の時単純な拡大処理を行う第２拡大処理過程であり、第１００過程は第１０〜９０過程を通じて算出された変倍処理用データを変倍処理用メモリに書き込むデータ書き込み過程であり、第１１０、１２０過程は書き込まれた変倍処理用データを読み出して元のデータと同一であるか否かを検証した後、走査動作を行うデータ検証過程である。
【００２８】
さて、本発明の動作を図４〜図１２を参照して以下により詳細に説明する。
【００２９】
まず図４を参照して本発明による変倍処理の概念を説明すると、図４の（ｂ）の縮小処理と（ｃ）の拡大処理に見られるように、ラインメモリへの画像データの書き込みは、常に画像データ出力同期信号ＶＣＬＫにより行われ、ラインメモリで画像データを変倍処理することにより、画像データの縮小または拡大処理動作が行われる。
【００３０】
図５を参照すると、１％単位の変倍処理を実現するためのルックアップテーブルはＲＯＭ１０２に貯蔵されており、マイクロプロセッサ１０１は、このＲＯＭ１０２に貯蔵されたルックアップテーブルをＲＡＭ１０３で読み出して、ユーザが望む変倍率に相当する変倍処理用データを算出し、算出された変倍処理用データをさらにＲＡＭ１０３の所定の領域に貯蔵する。即ち、マイクロプロセッサ１０１はユーザが選択した変倍率に応じた処理をするのにルックアップテーブルの参照が必要だと判断される場合にのみ、ＲＯＭ１０２からルックテーブルを読み出してＲＡＭ１０３に貯蔵する。この際ルックアップテーブルが貯蔵されるＲＡＭ１０３の貯蔵領域は１００バイトならば十分である。
【００３１】
マイクロプロセッサ１０１とＲＡＭ１０３により１ラインに対する画素（即ち400ＤＰＩの解像度の場合、4752画素）の変倍処理用データが生成される。それらの変倍処理用データは、ＲＡＭ１０３から読み出されてズームＲＡＭ６０３に書き込まれる。ズームＲＡＭ６０３に変倍処理用データを書き込むとき、マイクロプロセッサ１０１は、アドレスバスを利用したランダムアクセスではなく、メモリの各領域に割り当てられた一定したアドレスを用いてズームアドレスカウンタ６０５から発生されるアドレスでズームＲＡＭ６０３にアクセスする。また、マイクロプロセッサ１０１による変倍処理用データの書き込み及び読み出しはバッファ６０６を通じてなされる。
【００３２】
前述した動作は、図６に示されているズームデータダウンロード部分に該当する走査信号ＳＣＡＮ（図６のＡ）の論理“ロー”状態に行われる。ここで、／ＣＳＩＣＬＲ（図６のＨ）はズームＲＡＭ６０３からのデータ読み出し又は書き込み時のアドレスを０に合わせるための信号である。そして、／ＣＳ１（図６のＩ）と／ＣＳ１ＲＤ（図６のＪ）が論理“ロー”状態となってズームＲＡＭ６０３からデータを読み出し、続いて／ＣＳ１（図６のＩ）と／ＣＳ１ＷＲ（図６のＫ）とが論理“ロー”状態となってズームＲＡＭ６０３にデータを書き込むことができるようになる。変倍処理用データがズームＲＡＭ６０３に書き込まれると、変倍処理のための準備動作は全て完了する。走査信号ＳＣＡＮ（図６のＡ）が論理“ロー”状態の間は画像データは出力されず、第１及び第２ラインメモリ６０１、６０２は静止状態（読み書きされない状態）にある。
【００３３】
走査信号ＳＣＡＮ（図６のＡ）が論理“ハイ”状態になった後、第１のライン同期信号／ＬＳＹＮＣ（図６のＢ）が入力されることによりイネーブル信号ＥＮＡＢＬＥ（図６のＣ）が論理“ハイ”状態になり、それと同時に反転イネーブル信号／ＥＮＡＢＬＥ（図６のＤ）が論理“ロー”状態となる。続いて画像データイネーブル信号／ＶＤＥＮ（図６のＥ）が論理“ロー”状態になると、反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）に従って画像データが１画素単位で出力される。
【００３４】
この際、バッファ６０８とバッファ６１２が活性化し、バッファ６０８を通じてズームＲＡＭ６０３から出力される変倍処理用データが第１ラインメモリ６０１にアドレスとして供給され、このアドレスに対応して変倍処理された画像データがバッファ６１２を通じて出力される。即ち、第１ラインメモリ６０１は画像データ読み出しモードで動作する。ここで、第１ラインメモリ６０１のアドレス値としては、ズームアドレスカウンタ６０５の出力値が供給されるが、このズームアドレスカウンタ６０５は、ライン同期信号／ＬＳＹＮＣ（図６のＢ）により０に合わされた後、反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）をトリガとしてカウントする。一方、バッファ６０９とバッファ６１３が活性化されるため、書き込みアドレスカウンタ６０４の出力値が第２ラインメモリ６０２のアドレスに印加され、反転画像データ出力同期信号／ＶＣＬＫ（図６Ｆ）に同期して第２ラインメモリ６０２に画像データが入力される。即ち、ラインメモリ６０２は画像データ書き込みモードで動作する。ここまでの動作が図６のＧの第１状態（ＳＴＡＴＥ１）に該当する。
【００３５】
続いて、第２のライン同期信号／ＬＳＹＮＣ（図６のＢ）が入力されると、イネーブル信号ＥＮＡＢＬＥ（図６のＣ）が論理“ロー”状態となり、同時に反転イネーブル信号／ＥＮＡＢＬＥ（図６のＤ）が論理“ハイ”状態となる。従って、第１状態とは逆に、第１ラインメモリ６０１ではバッファ６０７とバッファ６１１が活性化され、書き込みアドレスカウンタ６０４の出力値が第１ラインメモリ６０１のアドレスに印加され、反転画像データ出力同期信号／ＶＣＬＫ（図６のＦ）に同期して第１ラインメモリ６０１に画像データが入力される。即ち、第１ラインメモリ６０１は画像データ書き込みモードで動作する。一方第２ラインメモリ６０２では、バッファ６１０とバッファ６１４が活性化されてズームＲＡＭ６０３から出力される変倍処理用データが第２ラインメモリ６０２のアドレスに印加され、変倍処理された画像データがバッファ６１４を通じて出力される。
即ち、第２ラインメモリ６０２は画像データ読み出しモードで動作する。この動作は図６のＧの第２状態（ＳＴＡＴＥ２）に相当する。
【００３６】
さらに続けて入力されるライン同期信号／ＬＳＹＮＣ（図６のＢ）により、第１ラインメモリ６０１と第２ラインメモリ６０２は、第１状態と第２状態とを交互に繰り返す。走査動作全体が終了すると、走査信号ＳＣＡＮ（図６Ａ）が論理“ロー”状態となり、次の変倍率変換その他の動作を行う準備をする。
【００３７】
次に、図８〜図１２を参照してルックアップテーブルを利用した変倍処理方法について説明する。
【００３８】
図８を参照して全体的な流れを説明すると、まず第１０過程では図９に示されている標準変倍処理（１００％）を行う。続いて第２０過程では変倍率の変更要求があったか否かを判断する。第２０過程で変倍率を変更せず走査の開始命令をすると、ズームＲＡＭ６０３に変倍処理用データが書き込まれる（第１００過程）。一方、第２０過程で変倍率変更要求があったと判断した場合は、ユーザが設定した変倍率が入力され（第３０過程）、変倍率を１００で除算して（第４０過程）商が１より大きい値であるか否かを判断する（第５０過程）。
【００３９】
第５０過程で商が１より小さい場合は図１０に示すルックアップテーブル参照縮小処理を行い（第６０過程）、商が１以上であれば、第７０過程で余りが０か否かを判断する。
【００４０】
第７０過程で余りが０でないときは図１１に示すルックアップテーブル参照拡大処理を行い（第８０過程）、余りが０ならば図１２に示す単純拡大処理を行う（第９０過程）。
【００４１】
ここまでの処理が完了し変倍処理用データが算出されると、変倍処理用データのズームＲＡＭ６０３への書き込み処理を行う（第１００過程）。さらにズームＲＡＭ６０３に書き込まれたデータを読み出して元のデータと同一であるか否かを検証し（第１１０過程）、検証が完了すると走査動作を行う（第１２０過程）。
【００４２】
図９を参照して標準変倍処理を説明すると次の通りである。即ち、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処理用データを算出するための基準データＶＡＬＵＥを０に設定し（第１２過程）、その後Ｚ＿ＡＤＤにＶＡＬＵＥを書き込み（第１４過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを１増加させる（第１６過程）。主走査方向１ライン分の最大画素数ＥＮＤ＿ＡＤとＺ＿ＡＤＤとを比較し（第１８過程）、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより小さければ第１４過程に戻り、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより大きければ処理を完了する。
【００４３】
図１０を参照してルックアップテーブル参照縮小処理を説明すると次の通りである。即ち、ルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に合ったデータを読み出し、読み出されたデータを縮小比率に合う主走査方向の１ラインデータに変換して縮小処理のための変倍処理用データを算出する。
【００４４】
図８の第４０過程により計算された余り値からＲＯＭ１０２に貯蔵されているルックアップテーブルの実アドレスＬ＿ＤＡＴＡを計算した後（６１過程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、ＬＰ＿ＣＮＴには図８の第４０過程により計算された余り値を設定する（第６２過程）。
【００４５】
第６３過程では第６１過程で計算されたＬ＿ＤＡＴＡからＺ＿ＡＤＤにルックアップテーブルの値を書き込み、Ｌ＿ＤＡＴＡとＺ＿ＡＤＤをそれぞれ１増加させる（第６４過程）。
【００４６】
第６５過程ではＬＰ＿ＣＮＴを１減少させ、第６６過程で０と比較し、ＬＰ＿ＣＮＴが０と等しくなければ第６３過程に戻り、ＬＰ＿ＣＮＴが０と等しければ縮小比率に合う主走査方向１ラインの最大画素数分のデータを拡張し（第６７過程）処理を完了する。
【００４７】
図１１を参照してルックアップテーブル参照拡大処理を以下に説明する。ルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に合ったデータを読み出し、読み出されたデータを拡大比率に合う主走査方向の１ラインデータに変換して拡大処理のための変倍処理用データを算出する。
【００４８】
図８の第４０過程により計算された余り値からＲＯＭ１０２に貯蔵されているルックアップテーブルの実アドレスＬ＿ＤＡＴＡを計算した後（第８１１過程）、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰ０をＺ＿ＡＤＤに設定し、変倍処理用データを算出するための基準データＶＡＬＵＥを０に設定し、ＬＰ＿ＣＮＴには図８の第４０過程により計算された余り値を設定し、Ｌ＿ＡＤＤにはＲＯＭ１０２の該当ルックアップテーブルデータが貯蔵されるＲＡＭ１０３の任意領域ＴＥＭＰ１を設定する（第８１２過程）。
【００４９】
第８１３過程では、Ｌ＿ＡＤＤに第８１１過程で計算されたＬ＿ＤＡＴＡを書き込み、第８１４過程では、Ｌ＿ＤＡＴＡとＬ＿ＡＤＤをそれぞれ１増加させる。
【００５０】
第８１５過程ではＬＰ＿ＣＮＴを１減少させ、第８１６過程でその結果を０と比較し、ＬＰ＿ＣＮＴ値が０と等しくなければ第８１３過程に戻って０になるまで反復し、ＬＰ＿ＣＮＴ値が０と等しければＬＰ＿ＣＮＴに図８の第４０過程により計算された商を設定し、Ｌ＿ＡＤＤにはＴＥＭＰ１を設定する（第８１７過程）。
【００５１】
第８１８過程ではＺ＿ＡＤＤにＶＡＬＵＥを書き込み、第８１９過程ではＺ＿ＡＤＤを１増加させる。第８２０過程ではＬＰ＿ＣＮＴを１減少させ、第８２１過程で０と比較する。ＬＰ＿ＣＮＴが０でないときは第８１６過程に戻り、ＬＰ＿ＣＮＴが０の場合はＬＰ＿ＣＮＴに図８の第４０過程により計算された商を更に設定した後（第８２２過程）、Ｌ＿ＡＤＤとＶＡＬＵＥとを比較する（第８２３過程）。
【００５２】
第８２３過程でＬ＿ＡＤＤがＶＡＬＵＥと等しくないときは第８１８過程に戻り、Ｌ＿ＡＤＤがＶＡＬＵＥと等しい場合は、次のルックアップテーブルデータを読み出すためにＬ＿ＡＤＤを１増加させる（第８２４過程）。次のＺ＿ＡＤＤにＶＡＬＵＥを書き込んで（第８２５過程）、Ｚ＿ＡＤＤとＶＡＬＵＥを１増加させ（第８２６過程）、現在のＬ＿ＡＤＤとＴＥＭＰ１の減算結果を図８の第４０過程により計算された余りと比較し（第８２７過程）、異なる場合は第８１８過程に戻り、等しければ今まで作られた変倍処理用データを利用して拡大比率に合う主走査方向を１ラインの最大画素数分データを拡張し（第８２８過程）、処理を完了する。
【００５３】
図１２を参照して単純拡大処理を説明すれば次の通りである。即ち、ＲＡＭ１０３内の変倍処理用データ貯蔵領域ＴＥＭＰをＺ＿ＡＤＤに設定し、変倍処理用データを算出するための基準データＶＡＬＵＥを０に設定した後（第９１過程）、ＬＰ＿ＣＮＴには図８の第４０過程により計算された商を設定する（第９２過程）。次に、Ｚ＿ＡＤＤにＶＡＬＵＥを書き込み（第９３過程）、Ｚ＿ＡＤＤを１増加させる（第９４過程）。
【００５４】
第９５過程ではＬＰ＿ＣＮＴを１減少させ、その結果を０と比較し（第９６過程）、ＬＰ＿ＣＮＴが０と等しくない場合は第９３過程に戻り、ＬＰ＿ＣＮＴが０と等しければＶＡＬＵＥの値を１増加させた後（第９７過程）、主走査方向１ライン分の画素数ＥＮＤ＿ＡＤとＺ＿ＡＤＤとを比較し（第９８過程）、ＥＮＤ＿ＡＤがＺ＿ＡＤＤより小さければ第９３過程に戻り、大きければフローチャートを終了する。
【００５５】
上記に図８〜図１２のフローチャートを参照して説明した変倍処理方法を、図７Ａ、図７Ｂに示した変倍処理用ルックアップテーブルを参照して８５％縮小処理と１８５％拡大処理の場合について説明する。ルックアップテーブルには１〜９９％までのルックアップテーブルデータが連続的に貯蔵されているので、まず８５％に相当するルックアップテーブルデータが貯蔵されている開始アドレスを計算する。ルックアップテーブルアドレスの計算が完了すると、図１０に示したルックアップテーブル参照縮小処理ではルックアップテーブルデータをそのまま利用するので８５％に相当するルックアップテーブル開始アドレスから８５個のルックアップテーブルデータ値を変倍処理用データ貯蔵領域に読み取り、このデータを利用して主走査方向１ラインに対する変倍処理用データに拡張する。
【００５６】
一方、１８５％拡大処理に於いては８５％に相当するルックアップテーブルデータをＲＡＭ１０３の任意領域ＴＥＭＰ１に読み出した後、１００％に対しては図１２に示した単純拡大処理を行い、８５％拡大に対しては図１１に示したルックアップテーブルを参照した拡大処理を行っている。
【００５７】
【効果】
前述したようにディジタル画像処理装置に於ける本発明による画像データ変倍処理方法及び回路では小量のルックアップテーブルデータを利用して画像データの縮小及び拡大を行うことにより、ユーザが望む広い範囲の変倍率に対応しうるだけでなく、回路の構成を単純化することができる。また、マイクロプロセッサにより変倍処理用データを算出するのでプログラム変更により変倍率を容易に拡張させうる。
【００５８】
また、ＲＡＭを利用して変倍処理を行うので一層安定した変倍処理がなされ、アクセスタイムが速いＲＡＭに交換することにより、高速処理が要求される場合にも容易に対応できる。
【００５９】
また、変倍率を変更するごとに変倍処理用データを算出して変倍処理用ＲＡＭに書き込んだ後、更に読み取って検証することにより、メモリ素子の動作不良による不良複写を防止して複写にかかるコストを節減することができる上、ハードウェアの動作状態を点検して故障状態を知ることもできる。
【図面の簡単な説明】
【図１】図１はディジタル画像処理装置に於ける、従来の画像データ変倍処理を説明するための概念図である。
【図２】図２は、図３Ａ〜図３Ｃと共にディジタル画像処理装置に於ける従来の画像データ変倍処理回路とその動作波形を説明するための図面である。
【図３】図３はＡ、Ｂ、及びＣからなり、それぞれ図２と共にディジタル画像処理装置に於ける従来の画像データ変倍処理回路とその動作波形を説明するための図面である。
【図４】図４はディジタル画像処理装置に於ける本発明による画像データ変倍処理を説明するための概念図である。
【図５】図５はディジタル画像データ処理装置に於ける本発明による画像データ変倍処理回路を示した回路図である。
【図６】図６は図５に於ける各部の動作波形を示した図である。
【図７】図７はＡ及びＢからなり、図７Ａは変倍処理用ルックアップテーブルデータの例であり、図７Ｂは変倍処理用データの例である。
【図８】図８はディジタル画像処理装置に於ける本発明による画像データ変倍処理方法を説明するためのフローチャートである。
【図９】図９は図８に於ける標準変倍処理過程を説明するためのフローチャートである。
【図１０】図１０は図８に於けるルックアップテーブルを参照した縮小処理過程を説明するためのフローチャートである。
【図１１】図１１は図８に於けるルックアップテーブルを参照した拡大処理過程を説明するためのフローチャートである。
【図１２】図１２は図８に於ける単純拡大処理過程を説明するためのフローチャートである。
【符号の説明】
２５ ＦＩＦＯメモリ
２６ ＦＩＦＯメモリ
２７ レート乗算器（ＲＭＰ１）
２８ レート乗算器（ＲＭＰ２）
３０ 書き込みアドレスカウンタ
３１ 読み出しアドレスカウンタ
１０１ マイクロプロセッサ
１０２ 第１メモリ（ＲＯＭ）
１０３ 第２メモリ（ＲＡＭ）
６０１ 第１ラインメモリ
６０２ 第２ラインメモリ
６０３ 第３メモリ（ズームＲＡＭ）
６０４ 第１カウンタ（書き込みアドレスカウンタ）
６０５ 第２カウンタ（ズームアドレスカウンタ）
６０６ 第４バッファ手段
６０７ 第１バッファ手段
６０８ 第１バッファ手段
６０９ 第１バッファ手段
６１０ 第１バッファ手段
６１１ 第２バッファ手段
６１２ 第３バッファ手段
６１３ 第２バッファ手段
６１４ 第３バッファ手段
６１５ 分周器（Ｄフリップフロップ）
６１６ 第１インバータ
６１７ 第２インバータ
６１８ 第３インバータ
６１９ 第４インバータ
６２０ 第５インバータ
６２１ 第１アンドゲート
６２２ 第２アンドゲート
６２３ 第３アンドゲート
６２４ 第４アンドゲート
６２５ 第１オアゲート
６２６ 第２オアゲート
Claims (11)
- 少量の変倍処理用データが貯蔵されているルックアップテーブルと変倍処理用メモリを具備してディジタル画像処理装置に入力される画像データを変倍処理してユーザにより指定された変倍率に相当する画像データを出力するための変倍処理方法に於いて、
ユーザにより指定された変倍率を１と除算して商と余りを算出する変倍率除算過程と、
前記変倍率除算過程から算出された商が１より小さい場合、前記ルックアップテーブルに貯蔵されたデータを参照して縮小処理を行う縮小処理過程と、
前記変倍率除算過程から算出された商が１より大きく、余りが０でない場合に前記ルックアップテーブルに貯蔵されたデータを参照して拡大処理を行う第１拡大処理過程と、
前記変倍率除算過程から算出された商が１より大きく、余りが０ならば単純拡大処理を行う第２拡大処理過程と、
前記過程を通じて計算された変倍処理用データを前記変倍処理用メモリに書き込むデータ書き込み過程とを含むことを特徴とする画像データ変倍処理方法。 - 前記ルックアップテーブルに１％〜９９％に相当する変倍処理用データが貯蔵されていることを特徴とする請求項１に記載の画像データ変倍処理方法。
- 前記書き込まれた変倍処理用データを読み出して元のデータと同一であるか否かを検証するデータ検証過程を更に含むことを特徴とする請求項１に記載の画像データ変倍処理方法。
- 前記縮小処理過程が、前記ルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザによって指定された変倍率に当たるデータを読み出し、読み出されたデータを縮小比率に合う主走査方向の１ラインデータに変換して縮小処理のための変倍処理用データを算出することを特徴とする請求項１に記載の画像データ変倍処理方法。
- 前記第１拡大処理過程が、前記ルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に当たるデータを読み出し、読み出されたデータを拡大比率に合う主走査方向の１ラインデータに変換して拡大処理のための変倍処理用データを算出することを特徴とする請求項１に記載の画像データ変倍処理方法。
- ディジタル画像処理装置に入力された画像データを変倍処理してユーザにより指定された変倍率に当たる画像を出力するための変倍処理回路に於いて、
変倍処理用ルックアップテーブルを貯蔵している第１メモリと、
前記第１メモリに貯蔵されたルックアップテーブルのデータを利用してユーザにより指定された変倍率に当たる変倍処理用データを算出するマイクロプロセッサと、
前記マイクロプロセッサから変倍処理用データを算出する途中に前記変倍処理用ルックアップテーブルのデータと前記マイクロプロセッサから算出された１ライン分の変倍処理用データを一時的に貯蔵する第２メモリと、
縮小あるいは拡大しようとする画像データを１走査ライン単位で貯蔵する第１、第２ラインメモリと、
前記第２メモリに貯蔵された変倍処理用データを利用して変倍処理を施す第３メモリと、
変倍処理しようとして入力される前記１ライン分の画像データを前記第１、第２ラインメモリの所定アドレスに書き込むように画像データ出力同期信号を計数する第１カウンタと、
前記マイクロプロセッサにより前記第３メモリにデータを書き込んだり、走査動作中に所定の変倍率に対する変倍処理がなされるように前記第３メモリのデータを前記第１、第２ラインメモリのアドレスとして出力するため、前記画像データ出力同期信号を計数する第２カウンタと、
前記第１、第２ラインメモリの書き込み及び読み出し動作が交互に行われるようにライン同期信号を分周する分周器とを含むことを特徴とする画像データ変倍処理回路。 - 前記第１、第２ラインメモリの書き込み及び読み出しアドレスを指定するための第１バッファ手段と、
変倍処理しようとして入力される画像データを前記第１、第２ラインメモリに書き込むための第２バッファ手段と、
前記第１、第２ラインメモリから読み出される変倍処理された画像データを出力するための第３バッファ手段と、
前記第３メモリのデータを前記マイクロプロセッサが書き込み、あるいは読み出すようにする第４バッファ手段とをさらに含むことを特徴とする請求項６に記載の画像データ変倍処理回路。 - 前記ルックアップテーブルには１％〜９９％に当たる変倍処理用データが貯蔵されていることを特徴とする請求項６に記載の画像データ変倍処理回路。
- 前記回路は前記第１メモリのルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に当たるデータを読み出し、読み出されたデータを縮小比率に合う主走査方向の１ラインデータに変換して縮小処理のための変倍処理用データを算出することを特徴とする請求項６に記載の画像データ変倍処理回路。
- 前記回路は前記第１メモリのルックアップテーブルに貯蔵されている変倍処理用データのうち、ユーザにより指定された変倍率に当たるデータを読み出し、読み出されたデータを拡大比率に合う主走査方向の１ラインデータに変換して拡大処理のための変倍処理用データを算出することを特徴とする請求項６に記載の画像データ変倍処理回路。
- 前記拡大処理のための変倍処理用データは単純な拡大処理と前記ルックアップテーブルを参照した拡大処理により算出されることを特徴とする請求項１０に記載の画像データ変倍処理回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940009550A KR0120570B1 (ko) | 1994-04-30 | 1994-04-30 | 디지탈 화상처리장치에 있어서 화상데이타 변배처리방법 및 회로 |
| KR1994P9550 | 1994-04-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302331A JPH07302331A (ja) | 1995-11-14 |
| JP3694544B2 true JP3694544B2 (ja) | 2005-09-14 |
Family
ID=19382291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08076395A Expired - Fee Related JP3694544B2 (ja) | 1994-04-30 | 1995-03-13 | ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP3694544B2 (ja) |
| KR (1) | KR0120570B1 (ja) |
| DE (1) | DE19508994B4 (ja) |
| FR (1) | FR2719404B1 (ja) |
| GB (2) | GB2288945B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838838A (en) * | 1996-07-19 | 1998-11-17 | Hewlett-Packard Company | Down-scaling technique for bi-level images |
| US20100054621A1 (en) * | 2008-08-26 | 2010-03-04 | Qualcomm Incorporated | Dual lookup table design for edge-directed image scaling |
| JP7316130B2 (ja) * | 2019-07-16 | 2023-07-27 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、プログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146369A (ja) * | 1983-12-30 | 1985-08-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | イメ−ジ縮小方法 |
| JPH02132963A (ja) * | 1988-11-14 | 1990-05-22 | Canon Inc | 画像処理装置 |
| JPH02161872A (ja) * | 1988-12-14 | 1990-06-21 | Fuji Xerox Co Ltd | 画像処理装置の縮拡処理方式 |
| JPH0682391B2 (ja) * | 1989-03-15 | 1994-10-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｎ画素をｍ画素に変換する装置 |
| JP3056231B2 (ja) * | 1989-09-12 | 2000-06-26 | 株式会社リコー | 画像読取装置 |
| JP2523222B2 (ja) * | 1989-12-08 | 1996-08-07 | ゼロックス コーポレーション | 画像縮小／拡大方法及び装置 |
| US5329614A (en) * | 1991-02-07 | 1994-07-12 | Unisys Corporation | Method and apparatus for enlarging gray scale images |
| US5335296A (en) * | 1991-04-30 | 1994-08-02 | Optigraphics Corporation | Process for high speed rescaling of binary images |
-
1994
- 1994-04-30 KR KR1019940009550A patent/KR0120570B1/ko not_active IP Right Cessation
-
1995
- 1995-03-13 FR FR9502868A patent/FR2719404B1/fr not_active Expired - Fee Related
- 1995-03-13 JP JP08076395A patent/JP3694544B2/ja not_active Expired - Fee Related
- 1995-03-13 DE DE19508994A patent/DE19508994B4/de not_active Expired - Fee Related
- 1995-04-28 GB GB9508756A patent/GB2288945B/en not_active Expired - Fee Related
- 1995-05-01 GB GB9508860A patent/GB2288946A/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR0120570B1 (ko) | 1997-10-29 |
| GB9508756D0 (en) | 1995-06-14 |
| KR950029980A (ko) | 1995-11-24 |
| GB9508860D0 (en) | 1995-06-21 |
| DE19508994B4 (de) | 2007-05-03 |
| FR2719404A1 (fr) | 1995-11-03 |
| GB2288946A (en) | 1995-11-01 |
| DE19508994A1 (de) | 1995-11-02 |
| JPH07302331A (ja) | 1995-11-14 |
| GB2288945B (en) | 1998-07-22 |
| GB2288945A (en) | 1995-11-01 |
| FR2719404B1 (fr) | 1997-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5901274A (en) | Method for enlargement/reduction of image data in digital image processing system and circuit adopting the same | |
| US5579418A (en) | Image interpolation apparatus | |
| US4503469A (en) | Picture image enlarging/reducing system | |
| JPS6361381A (ja) | 画像処理装置 | |
| JP3694544B2 (ja) | ディジタル画像処理装置に於ける画像データ変倍処理方法及び回路 | |
| US20060061601A1 (en) | Image processing circuit and image processing method | |
| US5712714A (en) | Image processing apparatus | |
| JP2829931B2 (ja) | 画像処理装置 | |
| JP2860985B2 (ja) | 原稿読み取り装置 | |
| JP2829930B2 (ja) | 画像処理装置 | |
| KR19990015530A (ko) | 화상데이터의 변배처리방법 | |
| JP2687366B2 (ja) | 画像読取装置 | |
| JP3698196B2 (ja) | 画像処理装置及び画像入力装置 | |
| JP3788566B2 (ja) | 密度変換装置 | |
| JP3700429B2 (ja) | 画像処理装置、画像処理方法および画像出力装置 | |
| KR100374581B1 (ko) | 디지탈 화상의 축소방법 및 장치 | |
| JP2870804B2 (ja) | 画像処理装置 | |
| JP3092579B2 (ja) | 画像データ回転処理方法及び画像データ回転処理装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JPH07123185A (ja) | 画像処理装置 | |
| JP2991735B2 (ja) | バッファリング方式 | |
| JP3154996B2 (ja) | 画像処理方法 | |
| JP3690102B2 (ja) | 画像処理装置および画像処理方法 | |
| JPH03270473A (ja) | ファクシミリ装置 | |
| JPH0634163B2 (ja) | ブラウン管波形表示用輝度補間装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |