JPH07297396A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH07297396A JPH07297396A JP6090882A JP9088294A JPH07297396A JP H07297396 A JPH07297396 A JP H07297396A JP 6090882 A JP6090882 A JP 6090882A JP 9088294 A JP9088294 A JP 9088294A JP H07297396 A JPH07297396 A JP H07297396A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate electrode
- silicon oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 77
- 238000009792 diffusion process Methods 0.000 claims abstract description 63
- 125000006850 spacer group Chemical group 0.000 claims abstract description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 49
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229920001721 polyimide Polymers 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 64
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 229910052582 BN Inorganic materials 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 239000004642 Polyimide Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 202
- 239000012535 impurity Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- -1 boron ions Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018459 Al—Ge Inorganic materials 0.000 description 1
- 229910018523 Al—S Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001379910 Ephemera danica Species 0.000 description 1
- 229910052774 Proactinium Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 1
- WVLBCYQITXONBZ-UHFFFAOYSA-N trimethyl phosphate Chemical compound COP(=O)(OC)OC WVLBCYQITXONBZ-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】微細化された電界効果トランジスタのフリンジ
容量を低減する。 【構成】ソース領域108,ドレイン領域109の形成
に用いられたの酸化シリコン膜からなる第1スペーサが
除去され、それの代りに第2のスペーサであるポリイミ
ド・スペーサ146aが設けらている。
容量を低減する。 【構成】ソース領域108,ドレイン領域109の形成
に用いられたの酸化シリコン膜からなる第1スペーサが
除去され、それの代りに第2のスペーサであるポリイミ
ド・スペーサ146aが設けらている。
Description
【0001】
【産業上の利用分野】本発明は電界効果トランジスタ及
びその製造方法に関する。
びその製造方法に関する。
【0002】
【従来の技術】半導体装置の微細化による電界効果トラ
ンジスタのゲート長(L)の縮小化に伴ない、ホットキ
ャリアのゲート酸化膜への注入によるトランジスタ特性
の劣化が問題となり、ソース,ドレイン領域の構造に種
々の工夫が成されてきた。これらのトランジスタは、少
なくとも逆導電型高濃度不純物からなる拡散層(逆導電
型高濃度拡散層)を有して一導電型シリコン基板表面に
形成された逆導電型のソース,ドレイン領域と、ゲート
酸化膜を介してシリコン基板上に形成されたゲート電極
と、ゲート電極の側面に形成された絶縁膜からなるスペ
ーサとを含んでいる。逆導電型高濃度拡散層はスペーサ
に対して自己整合的なイオン注入により形成されるた
め、(ゲート電極側の)この端部は、ゲート電極の直下
になく、スペーサの直下に存在する。ソース,ドレイン
領域が逆導電型高濃度拡散層のみからなるとき、このソ
ース,ドレイン領域の構造はオフセット構造となる。ソ
ース,ドレイン領域が逆導電型高濃度拡散層と逆導電型
低濃度拡散層とからなるとき、逆導電型低濃度拡散層は
ゲート電極もしくはスペーサ対して自己整合的なイオン
注入により形成され、これら逆導電型低濃度拡散層端部
はそれぞれゲート電極の直下にある。これらのソース,
ドレイン領域の構造は、LDD構造もしくはDDD構造
となる。これらの構造は、ソース,ドレイン領域の逆導
電型高濃度拡散層からチャネル領域への間の電界を緩和
して、ドレイク領域からソース領域へ移動する電子もし
くは正孔の加速を抑制することを目的にしている。
ンジスタのゲート長(L)の縮小化に伴ない、ホットキ
ャリアのゲート酸化膜への注入によるトランジスタ特性
の劣化が問題となり、ソース,ドレイン領域の構造に種
々の工夫が成されてきた。これらのトランジスタは、少
なくとも逆導電型高濃度不純物からなる拡散層(逆導電
型高濃度拡散層)を有して一導電型シリコン基板表面に
形成された逆導電型のソース,ドレイン領域と、ゲート
酸化膜を介してシリコン基板上に形成されたゲート電極
と、ゲート電極の側面に形成された絶縁膜からなるスペ
ーサとを含んでいる。逆導電型高濃度拡散層はスペーサ
に対して自己整合的なイオン注入により形成されるた
め、(ゲート電極側の)この端部は、ゲート電極の直下
になく、スペーサの直下に存在する。ソース,ドレイン
領域が逆導電型高濃度拡散層のみからなるとき、このソ
ース,ドレイン領域の構造はオフセット構造となる。ソ
ース,ドレイン領域が逆導電型高濃度拡散層と逆導電型
低濃度拡散層とからなるとき、逆導電型低濃度拡散層は
ゲート電極もしくはスペーサ対して自己整合的なイオン
注入により形成され、これら逆導電型低濃度拡散層端部
はそれぞれゲート電極の直下にある。これらのソース,
ドレイン領域の構造は、LDD構造もしくはDDD構造
となる。これらの構造は、ソース,ドレイン領域の逆導
電型高濃度拡散層からチャネル領域への間の電界を緩和
して、ドレイク領域からソース領域へ移動する電子もし
くは正孔の加速を抑制することを目的にしている。
【0003】上記従来の電界効果トランジスタを代表し
て、LDD構造のソース,ドレイン領域を有する電界効
果トランジスタの一例について説明する。電界効果トラ
ンジスタの製造工程の断面図である図4を参照すると、
このような電界効果トランジスタは、以下のように形成
される。
て、LDD構造のソース,ドレイン領域を有する電界効
果トランジスタの一例について説明する。電界効果トラ
ンジスタの製造工程の断面図である図4を参照すると、
このような電界効果トランジスタは、以下のように形成
される。
【0004】まず、1015cm-3程度の不純物濃度を有
するP型シリコン基板201表面の素子分離領域および
素子形成領域には、フィールド酸化膜202および膜厚
8nm程度のゲート酸化膜205が熱酸化によりそれぞ
れ形成される。しきい値電圧調整用に例えば35ke
V,4×1012cm-2のボロン・イオンがイオン注入さ
れた後、化学気相成長法(CVD)により膜厚300n
mの多結晶シリコン膜が全面に形成され、この多結晶シ
リコン膜に燐の熱拡散が行なわれ、さらにこの多結晶シ
リコン膜がパターニングされて、ゲート電極204が形
成される。ゲート電極204およびフィールド酸化膜2
02をマスクにして、例えば20keV,7×1013c
m-2の燐イオンが(ゲート電極204に自己整合的に)
イオン注入され、熱処理が施されて、1018cm-3程度
の不純物濃度を有するN- 型拡散層205a,205b
が形成される。これらのN- 型拡散層205a,205
bの(ゲート電極204側の)端部は、この熱処理によ
り、それぞれゲート電極204直下に食い込む姿態を有
することになる。膜厚約150nmの酸化シリコン膜2
06が、CVDにより、全面に形成される〔図4
(a)〕。
するP型シリコン基板201表面の素子分離領域および
素子形成領域には、フィールド酸化膜202および膜厚
8nm程度のゲート酸化膜205が熱酸化によりそれぞ
れ形成される。しきい値電圧調整用に例えば35ke
V,4×1012cm-2のボロン・イオンがイオン注入さ
れた後、化学気相成長法(CVD)により膜厚300n
mの多結晶シリコン膜が全面に形成され、この多結晶シ
リコン膜に燐の熱拡散が行なわれ、さらにこの多結晶シ
リコン膜がパターニングされて、ゲート電極204が形
成される。ゲート電極204およびフィールド酸化膜2
02をマスクにして、例えば20keV,7×1013c
m-2の燐イオンが(ゲート電極204に自己整合的に)
イオン注入され、熱処理が施されて、1018cm-3程度
の不純物濃度を有するN- 型拡散層205a,205b
が形成される。これらのN- 型拡散層205a,205
bの(ゲート電極204側の)端部は、この熱処理によ
り、それぞれゲート電極204直下に食い込む姿態を有
することになる。膜厚約150nmの酸化シリコン膜2
06が、CVDにより、全面に形成される〔図4
(a)〕。
【0005】次に、この酸化シリコン膜206が(異方
性の)反応性イオンエッチング(RIE)によりエッチ
バックされ、酸化シリコン・スペーサ206aが残置形
成される。この酸化シリコン・スペーサ206aの幅
は、概ね酸化シリコン膜206の膜厚と等しい。このと
き、ゲート電極204および酸化シリコン・スペーサ2
06a直下のゲート酸化膜203のみは残置するが、他
の領域のゲート酸化膜203は除去される。酸化シリコ
ン・スペーサ206a,ゲート電極204およびフィー
ルド酸化膜202をマスクにして、例えば70keV,
3×1015cm-2の砒素イオンが(酸化シリコン・スペ
ーサ206aに自己整合的に)イオン注入され、900
℃で10分間程度の熱処理が施されて、1×1019cm
-3程度の不純物濃度を有するN+ 型拡散層207a,2
07bが形成される。これにより、N- 型拡散層205
aおよびN+ 型拡散層207aから構成されるソース領
域208と、N- 型拡散層205bおよびN+ 型拡散層
207bから構成されるドレイン領域209とが形成さ
れる。上記熱処理により、N+ 型拡散層207a,20
7bは、垂直方向の接合の深さが0.15μm程度とな
り、(水平方向の接合の深さが0.09μm程度とな
り)それぞれ酸化シリコン・スペーサ206a直下に9
0nm程度食い込んでいる〔図4(b)〕。
性の)反応性イオンエッチング(RIE)によりエッチ
バックされ、酸化シリコン・スペーサ206aが残置形
成される。この酸化シリコン・スペーサ206aの幅
は、概ね酸化シリコン膜206の膜厚と等しい。このと
き、ゲート電極204および酸化シリコン・スペーサ2
06a直下のゲート酸化膜203のみは残置するが、他
の領域のゲート酸化膜203は除去される。酸化シリコ
ン・スペーサ206a,ゲート電極204およびフィー
ルド酸化膜202をマスクにして、例えば70keV,
3×1015cm-2の砒素イオンが(酸化シリコン・スペ
ーサ206aに自己整合的に)イオン注入され、900
℃で10分間程度の熱処理が施されて、1×1019cm
-3程度の不純物濃度を有するN+ 型拡散層207a,2
07bが形成される。これにより、N- 型拡散層205
aおよびN+ 型拡散層207aから構成されるソース領
域208と、N- 型拡散層205bおよびN+ 型拡散層
207bから構成されるドレイン領域209とが形成さ
れる。上記熱処理により、N+ 型拡散層207a,20
7bは、垂直方向の接合の深さが0.15μm程度とな
り、(水平方向の接合の深さが0.09μm程度とな
り)それぞれ酸化シリコン・スペーサ206a直下に9
0nm程度食い込んでいる〔図4(b)〕。
【0006】続いて、CVDにより約100nmの膜厚
の酸化シリコン膜210が全面に形成される。テトラエ
トキシシラン(Si(OC2 H5 )4 ;TEOS)ガス
とオゾン(O3 )ガスとトリメチルフォスフェート(P
O(OCH3 )3 ;TMP)ガスとトリメチルボレート
(B(OCH3 )3 ;TMB)ガスとを原料ガスとする
常圧化学気相成長法(APCVD)により、全面に膜厚
700nm程度のBPSG膜が形成され、さらに全面に
SOG膜(図示せず)が形成される。SOG膜が完全に
除去されるまで酸化シリコン膜のエッチバックが行なわ
れ、平坦な上面を有するBPSG膜211が形成され
る。BPSG膜211および酸化シリコン膜210がR
IEにより順次エッチングされ、ソース領域208およ
びドレイン領域209にそれぞれに達するコンタクト開
口部が形成される。スパッタリングおよび反応性スパッ
タリングにより、膜厚約60nmのチタン膜212およ
び膜厚約100nmの窒化チタン膜213が全面に形成
される。さらに膜厚約500nmのタングステン膜がブ
ランケット成長され、このタングステン膜がエッチバッ
クされてコンタクト開口部内にタングステン膜214が
残置される。その後、スパッタリングにより、例えば膜
厚約500nmのアルミニウム膜215が形成され、ア
ルミニウム膜215,窒化チタン膜213およびチタン
膜212が順次パターニングされ、金属配線が形成され
る。次に、さらに、全面にカバー膜216が形成され、
この電界効果トランジスタの形成が終了する〔図4
(c)〕。
の酸化シリコン膜210が全面に形成される。テトラエ
トキシシラン(Si(OC2 H5 )4 ;TEOS)ガス
とオゾン(O3 )ガスとトリメチルフォスフェート(P
O(OCH3 )3 ;TMP)ガスとトリメチルボレート
(B(OCH3 )3 ;TMB)ガスとを原料ガスとする
常圧化学気相成長法(APCVD)により、全面に膜厚
700nm程度のBPSG膜が形成され、さらに全面に
SOG膜(図示せず)が形成される。SOG膜が完全に
除去されるまで酸化シリコン膜のエッチバックが行なわ
れ、平坦な上面を有するBPSG膜211が形成され
る。BPSG膜211および酸化シリコン膜210がR
IEにより順次エッチングされ、ソース領域208およ
びドレイン領域209にそれぞれに達するコンタクト開
口部が形成される。スパッタリングおよび反応性スパッ
タリングにより、膜厚約60nmのチタン膜212およ
び膜厚約100nmの窒化チタン膜213が全面に形成
される。さらに膜厚約500nmのタングステン膜がブ
ランケット成長され、このタングステン膜がエッチバッ
クされてコンタクト開口部内にタングステン膜214が
残置される。その後、スパッタリングにより、例えば膜
厚約500nmのアルミニウム膜215が形成され、ア
ルミニウム膜215,窒化チタン膜213およびチタン
膜212が順次パターニングされ、金属配線が形成され
る。次に、さらに、全面にカバー膜216が形成され、
この電界効果トランジスタの形成が終了する〔図4
(c)〕。
【0007】オフセット構造のソース,ドレイン領域を
有する電界効果トランジスタを形成するには、上記N-
型拡散層205a,205bを形成しなければよい。ま
た、DDD構造のソース,ドレイン領域を有する電界効
果トランジスタを形成するには、ゲート電極204およ
びフィールド酸化膜202をマスクにしたイオン注入等
によりN- 型拡散層205a,205bを形成する代り
に、酸化シリコン・スペーサ206a,ゲート電極20
4およびフィールド酸化膜202をマスクにしたイオン
注入等によりN- 型拡散層を形成すればよい。
有する電界効果トランジスタを形成するには、上記N-
型拡散層205a,205bを形成しなければよい。ま
た、DDD構造のソース,ドレイン領域を有する電界効
果トランジスタを形成するには、ゲート電極204およ
びフィールド酸化膜202をマスクにしたイオン注入等
によりN- 型拡散層205a,205bを形成する代り
に、酸化シリコン・スペーサ206a,ゲート電極20
4およびフィールド酸化膜202をマスクにしたイオン
注入等によりN- 型拡散層を形成すればよい。
【0008】
【発明が解決しようとする課題】半導体装置の微細化の
目的は、高集積化と高速化とにある。高速化には電界効
果トランジスタ自体の寄生容量の低減も重要になる。半
導体装置の微細化による電界効果トランジスタのゲート
長(L)およびゲート幅(W)の縮小化に伴ない、上記
電界効果トランジスタでは、ゲート電極とチャネル領域
とのオーバーラップ容量は減少する。しかしながら、こ
の縮小化によるゲート電極とソース,ドレイン領域との
間のフリンジ容量の減少の度合がオーバーラップ容量の
減少の度合より緩慢であるため、チャネル面積(≒L×
W)を縮小するとこの電界効果トランジスタの全寄生容
量に占るフリンジ容量の割合が大きくなる。
目的は、高集積化と高速化とにある。高速化には電界効
果トランジスタ自体の寄生容量の低減も重要になる。半
導体装置の微細化による電界効果トランジスタのゲート
長(L)およびゲート幅(W)の縮小化に伴ない、上記
電界効果トランジスタでは、ゲート電極とチャネル領域
とのオーバーラップ容量は減少する。しかしながら、こ
の縮小化によるゲート電極とソース,ドレイン領域との
間のフリンジ容量の減少の度合がオーバーラップ容量の
減少の度合より緩慢であるため、チャネル面積(≒L×
W)を縮小するとこの電界効果トランジスタの全寄生容
量に占るフリンジ容量の割合が大きくなる。
【0009】したがって、このフリンジ容量は、半導体
装置の微細化において、半導体装置の回路動作の高速化
を妨げる大きな要因となる。例えば、図4に示した電界
効果トランジスタでは、L=0.5μm,W=10μm
とすると、ゲート電極とドレイン領域との間のフリンジ
容量は1.24fFとなる。また、このトランジスタと
このシリコン基板表面に設けられたNウェルに形成した
L=0.5μm,W=15μmのPチャネル型の電界効
果トランシスタとから構成された1段のCMOSインバ
ータの遅延時間(tpd)は、100psec.程度とな
る。
装置の微細化において、半導体装置の回路動作の高速化
を妨げる大きな要因となる。例えば、図4に示した電界
効果トランジスタでは、L=0.5μm,W=10μm
とすると、ゲート電極とドレイン領域との間のフリンジ
容量は1.24fFとなる。また、このトランジスタと
このシリコン基板表面に設けられたNウェルに形成した
L=0.5μm,W=15μmのPチャネル型の電界効
果トランシスタとから構成された1段のCMOSインバ
ータの遅延時間(tpd)は、100psec.程度とな
る。
【0010】このフリンジ容量を低減するためには、ゲ
ート電極の膜厚を薄くする方法と、比誘電率=3.9の
酸化シリコン・スペーサより低い比誘電率を有する絶縁
材料でスペーサを形成する方法とがある。前者の方法で
は、例えばゲート電極を膜厚を60%にしても、フリン
ジ容量は約5%程度しか低減しない。酸化シリコン・ス
ペーサより低い比誘電率を有する絶縁材料として、例え
ばポリイミド膜(比誘電率=3.2)がある。ポリイミ
ド膜のみにてスペーサを構成出来るならば、フリンジ容
量は約18%程度低減できことになる。しかしながら、
ポリイミド膜のみにてスペーサを構成するには、これを
マスクにN+ 型拡散層を形成することが困難である。さ
らに、これによるスペーサの幅が所定の値にならずにば
らつくため、トランジスタ特性がばらつくことになる。
ート電極の膜厚を薄くする方法と、比誘電率=3.9の
酸化シリコン・スペーサより低い比誘電率を有する絶縁
材料でスペーサを形成する方法とがある。前者の方法で
は、例えばゲート電極を膜厚を60%にしても、フリン
ジ容量は約5%程度しか低減しない。酸化シリコン・ス
ペーサより低い比誘電率を有する絶縁材料として、例え
ばポリイミド膜(比誘電率=3.2)がある。ポリイミ
ド膜のみにてスペーサを構成出来るならば、フリンジ容
量は約18%程度低減できことになる。しかしながら、
ポリイミド膜のみにてスペーサを構成するには、これを
マスクにN+ 型拡散層を形成することが困難である。さ
らに、これによるスペーサの幅が所定の値にならずにば
らつくため、トランジスタ特性がばらつくことになる。
【0011】したがって、本発明の目的は、トランジス
タ特性のばらつきがなく、低いフリンジ容量を有する構
造の電界効果トランジスタを提供することにある。さら
に、このような電界効果トランジスタを容易に形成でき
る製造方法を提供することにある。
タ特性のばらつきがなく、低いフリンジ容量を有する構
造の電界効果トランジスタを提供することにある。さら
に、このような電界効果トランジスタを容易に形成でき
る製造方法を提供することにある。
【0012】
【課題を解決するための手段】本発明の電界効果トラン
ジスタの第1の態様は、表面に一導電型領域を有するシ
リコン基板と、少なくとも逆導電型高濃度拡散層を含ん
で、上記一導電型領域の表面に設けられた逆導電型のソ
ース,ドレイン領域と、ゲート酸化膜を介して、上記逆
導電型高濃度拡散層から離れた位置の上記一導電型領域
上に設けられたゲート電極と、上記ゲート電極の上面お
よび側面を直接に覆う酸化シリコン膜と、上記酸化シリ
コン膜を介して、上記ゲート電極の上面および側面を覆
う窒化シリコン膜と、上記逆導電型高濃度拡散層の端部
の直上を覆い、上記窒化シリコン膜および上記酸化シリ
コン膜を介して上記ゲート電極の側面に設けられたポリ
イミド膜からなるスペーサと、上記ゲート電極および上
記ソース,ドレイン領域を覆う層間絶縁膜と、上記層間
絶縁膜,上記窒化シリコン膜,上記酸化シリコン膜およ
び上記ゲート酸化膜を貫通して、上記ソース,ドレイン
領域に達するコンタクト開口部と、上記コンタクト開口
部を介して、上記ソース,ドレイン領域に接続される金
属配線とを有する。
ジスタの第1の態様は、表面に一導電型領域を有するシ
リコン基板と、少なくとも逆導電型高濃度拡散層を含ん
で、上記一導電型領域の表面に設けられた逆導電型のソ
ース,ドレイン領域と、ゲート酸化膜を介して、上記逆
導電型高濃度拡散層から離れた位置の上記一導電型領域
上に設けられたゲート電極と、上記ゲート電極の上面お
よび側面を直接に覆う酸化シリコン膜と、上記酸化シリ
コン膜を介して、上記ゲート電極の上面および側面を覆
う窒化シリコン膜と、上記逆導電型高濃度拡散層の端部
の直上を覆い、上記窒化シリコン膜および上記酸化シリ
コン膜を介して上記ゲート電極の側面に設けられたポリ
イミド膜からなるスペーサと、上記ゲート電極および上
記ソース,ドレイン領域を覆う層間絶縁膜と、上記層間
絶縁膜,上記窒化シリコン膜,上記酸化シリコン膜およ
び上記ゲート酸化膜を貫通して、上記ソース,ドレイン
領域に達するコンタクト開口部と、上記コンタクト開口
部を介して、上記ソース,ドレイン領域に接続される金
属配線とを有する。
【0013】好ましくは、上記ソース,ドレイン領域の
構造がオフセット構造,LDD構造もしくはDDD構造
であり、上記層間絶縁膜の最下層が第2の窒化シリコン
膜からなる。
構造がオフセット構造,LDD構造もしくはDDD構造
であり、上記層間絶縁膜の最下層が第2の窒化シリコン
膜からなる。
【0014】本発明の電界効果トランジスタの第2の態
様は、表面に一導電型領域を有するシリコン基板と、少
なくとも逆導電型高濃度拡散層を含んで、上記一導電型
領域の表面に設けられた逆導電型のソース,ドレイン領
域と、ゲート酸化膜を介して、上記逆導電型高濃度拡散
層から離れた位置の上記一導電型領域上に設けられたゲ
ート電極と、上記ゲート電極の上面および側面を直接に
覆う酸化シリコン膜と、上記酸化シリコン膜を介して、
上記ゲート電極の上面および側面を覆う窒化シリコン膜
と、上記逆導電型高濃度拡散層の端部の直上を覆い、上
記窒化シリコン膜および上記酸化シリコン膜を介して上
記ゲート電極の側面に設けられた窒化ボロン膜からなる
スペーサと、上記ゲート電極および上記ソース,ドレイ
ン領域を覆う層間絶縁膜と、上記層間絶縁膜,上記窒化
シリコン膜,上記酸化シリコン膜および上記ゲート酸化
膜を貫通して、上記ソース,ドレイン領域に達するコン
タクト開口部と、上記コンタクト開口部を介して、上記
ソース,ドレイン領域に接続される金属配線とを有す
る。
様は、表面に一導電型領域を有するシリコン基板と、少
なくとも逆導電型高濃度拡散層を含んで、上記一導電型
領域の表面に設けられた逆導電型のソース,ドレイン領
域と、ゲート酸化膜を介して、上記逆導電型高濃度拡散
層から離れた位置の上記一導電型領域上に設けられたゲ
ート電極と、上記ゲート電極の上面および側面を直接に
覆う酸化シリコン膜と、上記酸化シリコン膜を介して、
上記ゲート電極の上面および側面を覆う窒化シリコン膜
と、上記逆導電型高濃度拡散層の端部の直上を覆い、上
記窒化シリコン膜および上記酸化シリコン膜を介して上
記ゲート電極の側面に設けられた窒化ボロン膜からなる
スペーサと、上記ゲート電極および上記ソース,ドレイ
ン領域を覆う層間絶縁膜と、上記層間絶縁膜,上記窒化
シリコン膜,上記酸化シリコン膜および上記ゲート酸化
膜を貫通して、上記ソース,ドレイン領域に達するコン
タクト開口部と、上記コンタクト開口部を介して、上記
ソース,ドレイン領域に接続される金属配線とを有す
る。
【0015】好ましくは、上記ソース,ドレイン領域の
構造がオフセット構造,LDD構造もしくはDDD構造
であり、上記層間絶縁膜の最下層が第2の窒化シリコン
膜からなる。
構造がオフセット構造,LDD構造もしくはDDD構造
であり、上記層間絶縁膜の最下層が第2の窒化シリコン
膜からなる。
【0016】本発明の電界効果トランジスタの製造方法
の第1の態様は、一導電型シリコン基板の表面の所定の
領域にフィールド酸化膜およびゲート酸化膜をそれぞれ
形成し、このフィールド酸化膜上に延在するゲート電極
をこのゲート酸化膜上に形成する工程と、全面に所定膜
厚の第1の酸化シリコン膜と所定膜厚の窒化シリコン膜
と所定膜厚の第2の酸化シリコン膜とを順次形成し、こ
の第2の酸化シリコン膜をエッチバックして上記ゲート
電極の側面にこの第2の酸化シリコン膜からなる第1の
スペーサを形成する工程と、上記第1のスペーサ,上記
窒化シリコン膜,上記第1の酸化シリコン膜,上記フィ
ールド酸化膜および上記ゲート電極をマスクにしたイオ
ン注入により少なくとも逆導電型高濃度拡散層を形成し
て、上記シリコン基板の表面に逆導電型のソース,ドレ
イン領域を形成する工程と、上記第1のスペーサを選択
的にエッチング除去し、全面にポリイミド膜を形成し、
このポリイミド膜をエッチバクして、上記逆導電型高濃
度拡散層の端部の直上を覆い,上記ゲート電極の側面に
このポリイミド膜からなる第2のスペーサを形成する工
程と、全面に層間絶縁膜を形成し、この層間絶縁膜,上
記窒化シリコン膜,上記第1の酸化シリコン膜および上
記ゲート酸化膜を順次エッチングして上記ソース,ドレ
イン領域に達するコンタクト開口部を形成し、これらの
コンタクト開口部を介してこのソース,ドレインに接続
される金属配線を形成する工程とを有する。
の第1の態様は、一導電型シリコン基板の表面の所定の
領域にフィールド酸化膜およびゲート酸化膜をそれぞれ
形成し、このフィールド酸化膜上に延在するゲート電極
をこのゲート酸化膜上に形成する工程と、全面に所定膜
厚の第1の酸化シリコン膜と所定膜厚の窒化シリコン膜
と所定膜厚の第2の酸化シリコン膜とを順次形成し、こ
の第2の酸化シリコン膜をエッチバックして上記ゲート
電極の側面にこの第2の酸化シリコン膜からなる第1の
スペーサを形成する工程と、上記第1のスペーサ,上記
窒化シリコン膜,上記第1の酸化シリコン膜,上記フィ
ールド酸化膜および上記ゲート電極をマスクにしたイオ
ン注入により少なくとも逆導電型高濃度拡散層を形成し
て、上記シリコン基板の表面に逆導電型のソース,ドレ
イン領域を形成する工程と、上記第1のスペーサを選択
的にエッチング除去し、全面にポリイミド膜を形成し、
このポリイミド膜をエッチバクして、上記逆導電型高濃
度拡散層の端部の直上を覆い,上記ゲート電極の側面に
このポリイミド膜からなる第2のスペーサを形成する工
程と、全面に層間絶縁膜を形成し、この層間絶縁膜,上
記窒化シリコン膜,上記第1の酸化シリコン膜および上
記ゲート酸化膜を順次エッチングして上記ソース,ドレ
イン領域に達するコンタクト開口部を形成し、これらの
コンタクト開口部を介してこのソース,ドレインに接続
される金属配線を形成する工程とを有する。
【0017】好ましくは、上記ゲート電極および上記フ
ィールド酸化膜をマスクにしたイオン注入により上記シ
リコン基板の表面に逆導電型低濃度拡散層を形成する工
程,もしくは上記第1のスペーサ,上記窒化シリコン
膜,上記第1の酸化シリコン膜,上記フィールド酸化膜
および上記ゲート電極をマスクにしたイオン注入により
上記シリコン基板の表面に逆導電型低濃度拡散層を形成
する工程を有する。さらに好ましくは、上記層間絶縁膜
の形成が、シランガスとアンモニアガスとを原料ガスと
するプラズマ励起化学気相成長による第2の窒化シリコ
ン膜の形成と、酸化シリコン系の絶縁膜の形成とからな
る。
ィールド酸化膜をマスクにしたイオン注入により上記シ
リコン基板の表面に逆導電型低濃度拡散層を形成する工
程,もしくは上記第1のスペーサ,上記窒化シリコン
膜,上記第1の酸化シリコン膜,上記フィールド酸化膜
および上記ゲート電極をマスクにしたイオン注入により
上記シリコン基板の表面に逆導電型低濃度拡散層を形成
する工程を有する。さらに好ましくは、上記層間絶縁膜
の形成が、シランガスとアンモニアガスとを原料ガスと
するプラズマ励起化学気相成長による第2の窒化シリコ
ン膜の形成と、酸化シリコン系の絶縁膜の形成とからな
る。
【0018】本発明の電界効果トランジスタの製造方法
の第2の態様は、一導電型シリコン基板の表面の所定の
領域にフィールド酸化膜およびゲート酸化膜をそれぞれ
形成し、このフィールド酸化膜上に延在するゲート電極
をこのゲート酸化膜上に形成する工程と、全面に所定膜
厚の第1の酸化シリコン膜と所定膜厚の窒化シリコン膜
と所定膜厚の第2の酸化シリコン膜とを順次形成し、こ
の第2の酸化シリコン膜をエッチバックして上記ゲート
電極の側面にこの第2の酸化シリコン膜からなる第1の
スペーサを形成する工程と、上記第1のスペーサ,上記
窒化シリコン膜,上記第1の酸化シリコン膜,上記フィ
ールド酸化膜および上記ゲート電極をマスクにしたイオ
ン注入により少なくとも逆導電型高濃度拡散層を形成し
て、上記シリコン基板の表面に逆導電型のソース,ドレ
イン領域を形成する工程と、上記第1のスペーサを選択
的にエッチング除去し、上記第2の酸化シリコン膜より
膜厚の厚い窒化ボロン膜を全面に形成し、この窒化ボロ
ン膜をエッチバクして上記ゲート電極の側面にこの窒化
ボロン膜からなる第2のスペーサを形成する工程と、全
面に層間絶縁膜を形成し、この層間絶縁膜,上記窒化シ
リコン膜,上記第1の酸化シリコン膜および上記ゲート
酸化膜を順次エッチングして上記ソース,ドレイン領域
に達するコンタクト開口部を形成し、これらのコンタク
ト開口部を介してこのソース,ドレインに接続される金
属配線を形成する工程とを有する。
の第2の態様は、一導電型シリコン基板の表面の所定の
領域にフィールド酸化膜およびゲート酸化膜をそれぞれ
形成し、このフィールド酸化膜上に延在するゲート電極
をこのゲート酸化膜上に形成する工程と、全面に所定膜
厚の第1の酸化シリコン膜と所定膜厚の窒化シリコン膜
と所定膜厚の第2の酸化シリコン膜とを順次形成し、こ
の第2の酸化シリコン膜をエッチバックして上記ゲート
電極の側面にこの第2の酸化シリコン膜からなる第1の
スペーサを形成する工程と、上記第1のスペーサ,上記
窒化シリコン膜,上記第1の酸化シリコン膜,上記フィ
ールド酸化膜および上記ゲート電極をマスクにしたイオ
ン注入により少なくとも逆導電型高濃度拡散層を形成し
て、上記シリコン基板の表面に逆導電型のソース,ドレ
イン領域を形成する工程と、上記第1のスペーサを選択
的にエッチング除去し、上記第2の酸化シリコン膜より
膜厚の厚い窒化ボロン膜を全面に形成し、この窒化ボロ
ン膜をエッチバクして上記ゲート電極の側面にこの窒化
ボロン膜からなる第2のスペーサを形成する工程と、全
面に層間絶縁膜を形成し、この層間絶縁膜,上記窒化シ
リコン膜,上記第1の酸化シリコン膜および上記ゲート
酸化膜を順次エッチングして上記ソース,ドレイン領域
に達するコンタクト開口部を形成し、これらのコンタク
ト開口部を介してこのソース,ドレインに接続される金
属配線を形成する工程とを有する。
【0019】好ましくは、上記ゲート電極および上記フ
ィールド酸化膜をマスクにしたイオン注入により上記シ
リコン基板の表面に逆導電型低濃度拡散層を形成する工
程,もしくは上記第1のスペーサ,上記窒化シリコン
膜,上記第1の酸化シリコン膜,上記フィールド酸化膜
および上記ゲート電極をマスクにしたイオン注入により
上記シリコン基板の表面に逆導電型低濃度拡散層を形成
する工程を有する。さらに好ましくは、上記層間絶縁膜
の形成が、第3の酸化シリコン膜の形成からなる。
ィールド酸化膜をマスクにしたイオン注入により上記シ
リコン基板の表面に逆導電型低濃度拡散層を形成する工
程,もしくは上記第1のスペーサ,上記窒化シリコン
膜,上記第1の酸化シリコン膜,上記フィールド酸化膜
および上記ゲート電極をマスクにしたイオン注入により
上記シリコン基板の表面に逆導電型低濃度拡散層を形成
する工程を有する。さらに好ましくは、上記層間絶縁膜
の形成が、第3の酸化シリコン膜の形成からなる。
【0020】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0021】電界効果トランジスタの製造工程の断面図
である図1と図2とを参照すると、本発明の第1の実施
例は、Nチャネル型の電界効果トランジスタであり、こ
れは以下のように形成される。
である図1と図2とを参照すると、本発明の第1の実施
例は、Nチャネル型の電界効果トランジスタであり、こ
れは以下のように形成される。
【0022】まず、1015cm-3程度の不純物濃度を有
するP型シリコン基板101表面の素子分離領域および
素子形成領域には、フィールド酸化膜102および膜厚
8nm程度のゲート酸化膜103が熱酸化によりそれぞ
れ形成される。しきい値電圧調整用に例えば35ke
V,4×1012cm-2のボロン・イオンがイオン注入さ
れた後、化学気相成長法(CVD)により膜厚300n
mの多結晶シリコン膜が全面に形成され、この多結晶シ
リコン膜に燐の熱拡散が行なわれ、さらにこの多結晶シ
リコン膜がパターニングされて、ゲート電極104が形
成される。ゲート電極104およびフィールド酸化膜1
02をマスクにして、例えば20keV,7×1013c
m-2の燐イオンが(ゲート電極104に自己整合的に)
イオン注入され、熱処理が施されて、1018cm-3程度
の不純物濃度を有するN- 型拡散層105a,105b
が形成される。これらの(ゲート電極104側の)N-
型拡散層105a,105bの端部は、この熱処理によ
り、それぞれゲート電極104直下に食い込む姿態を有
することになる。段差被覆性に優れ,シリコン基板10
1へ与えるダメージの少ないLPCVDにより、膜厚約
10nmの酸化シリコン膜126および膜厚約10nm
の窒化シリコン膜136が、順次全面に形成される〔図
1(a)〕。
するP型シリコン基板101表面の素子分離領域および
素子形成領域には、フィールド酸化膜102および膜厚
8nm程度のゲート酸化膜103が熱酸化によりそれぞ
れ形成される。しきい値電圧調整用に例えば35ke
V,4×1012cm-2のボロン・イオンがイオン注入さ
れた後、化学気相成長法(CVD)により膜厚300n
mの多結晶シリコン膜が全面に形成され、この多結晶シ
リコン膜に燐の熱拡散が行なわれ、さらにこの多結晶シ
リコン膜がパターニングされて、ゲート電極104が形
成される。ゲート電極104およびフィールド酸化膜1
02をマスクにして、例えば20keV,7×1013c
m-2の燐イオンが(ゲート電極104に自己整合的に)
イオン注入され、熱処理が施されて、1018cm-3程度
の不純物濃度を有するN- 型拡散層105a,105b
が形成される。これらの(ゲート電極104側の)N-
型拡散層105a,105bの端部は、この熱処理によ
り、それぞれゲート電極104直下に食い込む姿態を有
することになる。段差被覆性に優れ,シリコン基板10
1へ与えるダメージの少ないLPCVDにより、膜厚約
10nmの酸化シリコン膜126および膜厚約10nm
の窒化シリコン膜136が、順次全面に形成される〔図
1(a)〕。
【0023】次に、膜厚約150nmの酸化シリコン膜
(図示せず)が、LPCVDもしくはプラズマ励起化学
気相成長法(PECVD)により、全面に形成される。
この酸化シリコン膜が、50sccmのトリフルオロメ
タン(CHF3 )ガスと150sccmの一酸化炭素
(CO)ガスとをエッチングガスした圧力7Pa,RF
電力600WのRIEによりエッチバックされ、第1の
スペーサである酸化シリコン・スペーサ106が残置形
成される。この酸化シリコン・スペーサ106の幅は、
概ね上記酸化シリコン膜の膜厚と等しい。このエッチバ
ックでは窒化シリコン膜に対する酸化シリコン膜のエッ
チングの選択比(約5)がたかく、窒化シリコン膜13
6はエッチングストッパーとして機能する。また、酸化
シリコン膜126は、ゲート電極104を覆う部分での
窒化シリコン膜136の応力を緩和する機能を有する。
(図示せず)が、LPCVDもしくはプラズマ励起化学
気相成長法(PECVD)により、全面に形成される。
この酸化シリコン膜が、50sccmのトリフルオロメ
タン(CHF3 )ガスと150sccmの一酸化炭素
(CO)ガスとをエッチングガスした圧力7Pa,RF
電力600WのRIEによりエッチバックされ、第1の
スペーサである酸化シリコン・スペーサ106が残置形
成される。この酸化シリコン・スペーサ106の幅は、
概ね上記酸化シリコン膜の膜厚と等しい。このエッチバ
ックでは窒化シリコン膜に対する酸化シリコン膜のエッ
チングの選択比(約5)がたかく、窒化シリコン膜13
6はエッチングストッパーとして機能する。また、酸化
シリコン膜126は、ゲート電極104を覆う部分での
窒化シリコン膜136の応力を緩和する機能を有する。
【0024】続いて、酸化シリコン・スペーサ106,
ゲート電極104の上面並びに側面を覆う酸化シリコン
膜126および窒化シリコン膜136,ゲート電極10
4およびフィールド酸化膜102をマスクにして、例え
ば70keV,3×1015cm-2の砒素イオンが(酸化
シリコン・スペーサ106に自己整合的に)イオン注入
され、900℃で10分間程度の熱処理が施されて、1
×1019cm-3程度の不純物濃度を有するN+ 型拡散層
107a,107bが形成される。これにより、N- 型
拡散層105aおよびN+ 型拡散層107aから構成さ
れるソース領域208と、N- 型拡散層105bおよび
N+ 型拡散層107bから構成されるドレイン領域10
9とが形成される。上記熱処理により、N+ 型拡散層1
07a,107bは、垂直方向の接合の深さが0.15
μm程度となり、(水平方向の接合の深さが0.09μ
m程度となり)それぞれ酸化シリコン・スペーサ106
直下に90nm程度食い込んでいる〔図1(b)〕。
ゲート電極104の上面並びに側面を覆う酸化シリコン
膜126および窒化シリコン膜136,ゲート電極10
4およびフィールド酸化膜102をマスクにして、例え
ば70keV,3×1015cm-2の砒素イオンが(酸化
シリコン・スペーサ106に自己整合的に)イオン注入
され、900℃で10分間程度の熱処理が施されて、1
×1019cm-3程度の不純物濃度を有するN+ 型拡散層
107a,107bが形成される。これにより、N- 型
拡散層105aおよびN+ 型拡散層107aから構成さ
れるソース領域208と、N- 型拡散層105bおよび
N+ 型拡散層107bから構成されるドレイン領域10
9とが形成される。上記熱処理により、N+ 型拡散層1
07a,107bは、垂直方向の接合の深さが0.15
μm程度となり、(水平方向の接合の深さが0.09μ
m程度となり)それぞれ酸化シリコン・スペーサ106
直下に90nm程度食い込んでいる〔図1(b)〕。
【0025】次に、例えばバッファード弗酸液による等
方性エッチングにより、上記酸化シリコン・スペーサ1
06が選択的に除去される。この際にも、窒化シリコン
膜136はエッチングストッパーとして機能する。続い
て、回転塗布法により、全面にポリイミド膜が形成さ
れ、さらに、400℃,30分間の熱処理が施され、膜
厚200nm程度のポリイミド膜146が形成される
〔図1(c)〕。
方性エッチングにより、上記酸化シリコン・スペーサ1
06が選択的に除去される。この際にも、窒化シリコン
膜136はエッチングストッパーとして機能する。続い
て、回転塗布法により、全面にポリイミド膜が形成さ
れ、さらに、400℃,30分間の熱処理が施され、膜
厚200nm程度のポリイミド膜146が形成される
〔図1(c)〕。
【0026】次に、酸素プラズマにより、ポリイミド膜
146がエッチバックされ、第2のスペーサであるポリ
イミド・スペーサ146aが残置形成される。ソース領
域108,ドレイン領域109を覆うポリイミド・スペ
ーサ146aの最大幅は、このエッチバックの制御性に
依存するが、200±50nmの範囲内におさめること
が可能である〔図2(a)〕。
146がエッチバックされ、第2のスペーサであるポリ
イミド・スペーサ146aが残置形成される。ソース領
域108,ドレイン領域109を覆うポリイミド・スペ
ーサ146aの最大幅は、このエッチバックの制御性に
依存するが、200±50nmの範囲内におさめること
が可能である〔図2(a)〕。
【0027】次に、モノシラン(SiH4 )ガスとアン
モニア(NH3 )ガスとを原料ガスとするPECVDに
より、膜厚10nm程度の第2の窒化シリコン膜(図示
せず)が形成される。このように第2の窒化シリコン膜
を形成する目的は、500℃以下で成膜することと、吸
湿性の高い上記ポリイミド・スペーサ146aを後工程
で保護するためと、酸素を含んだプラズマに晒すことに
よるこのポリイミド・スペーサ146aのエッチングを
避けるためとにある。続いて、例えば、TEOSガスと
オゾンガスとTMPガスとTMBガスとを原料ガスとす
るAPCVDによる膜厚700nm程度のBPSG膜等
の酸化シリコン系の絶縁膜が500℃以下の温度で全面
に形成され、さらに全面にSOG膜(図示せず)が形成
される。SOG膜が完全に除去されるまで酸化シリコン
系の絶縁膜のエッチバックが行なわれ、これら酸化シリ
コン系の絶縁膜と上記第2の窒化シリコン膜とからな
り,平坦な上面を有する層間絶縁膜110Aが形成され
る〔図2(b)〕。
モニア(NH3 )ガスとを原料ガスとするPECVDに
より、膜厚10nm程度の第2の窒化シリコン膜(図示
せず)が形成される。このように第2の窒化シリコン膜
を形成する目的は、500℃以下で成膜することと、吸
湿性の高い上記ポリイミド・スペーサ146aを後工程
で保護するためと、酸素を含んだプラズマに晒すことに
よるこのポリイミド・スペーサ146aのエッチングを
避けるためとにある。続いて、例えば、TEOSガスと
オゾンガスとTMPガスとTMBガスとを原料ガスとす
るAPCVDによる膜厚700nm程度のBPSG膜等
の酸化シリコン系の絶縁膜が500℃以下の温度で全面
に形成され、さらに全面にSOG膜(図示せず)が形成
される。SOG膜が完全に除去されるまで酸化シリコン
系の絶縁膜のエッチバックが行なわれ、これら酸化シリ
コン系の絶縁膜と上記第2の窒化シリコン膜とからな
り,平坦な上面を有する層間絶縁膜110Aが形成され
る〔図2(b)〕。
【0028】次に、層間絶縁膜110A,窒化シリコン
膜136,酸化シリコン膜126およびゲート酸化膜1
03がRIEにより順次エッチングされ、ソース領域1
08およびドレイン領域109にそれぞれに達するコン
タクト開口部が形成される。スパッタリングおよび反応
性スパッタリングにより、膜厚約60nmのチタン膜1
12および膜厚約100nmの窒化チタン膜113が全
面に形成される。さらに膜厚約500nmのタングステ
ン膜がブランケット成長され、このタングステン膜がエ
ッチバックされてコンタクト開口部内にタングステン膜
114が残置される。その後、スパッタリングにより、
例えば膜厚約500nmのアルミニウム膜115(アル
ミニウム膜115に限定されるものではなく、Al−S
i,Al−Si−Cu,Al−Ge等のアルミ合金膜や
銅膜でもよい)が形成され、アルミニウム膜115,窒
化チタン膜113およびチタン膜112が順次パターニ
ングされ、金属配線が形成される。次に、さらに、全面
にカバー膜116が形成され、本実施例の電界効果トラ
ンジスタの形成が終了する〔図2(c)〕。
膜136,酸化シリコン膜126およびゲート酸化膜1
03がRIEにより順次エッチングされ、ソース領域1
08およびドレイン領域109にそれぞれに達するコン
タクト開口部が形成される。スパッタリングおよび反応
性スパッタリングにより、膜厚約60nmのチタン膜1
12および膜厚約100nmの窒化チタン膜113が全
面に形成される。さらに膜厚約500nmのタングステ
ン膜がブランケット成長され、このタングステン膜がエ
ッチバックされてコンタクト開口部内にタングステン膜
114が残置される。その後、スパッタリングにより、
例えば膜厚約500nmのアルミニウム膜115(アル
ミニウム膜115に限定されるものではなく、Al−S
i,Al−Si−Cu,Al−Ge等のアルミ合金膜や
銅膜でもよい)が形成され、アルミニウム膜115,窒
化チタン膜113およびチタン膜112が順次パターニ
ングされ、金属配線が形成される。次に、さらに、全面
にカバー膜116が形成され、本実施例の電界効果トラ
ンジスタの形成が終了する〔図2(c)〕。
【0029】従来の電界効果トランジスタに対する上記
第1の実施例の大きな相違点は、酸化シリコン・スペー
サの代りにポリイミド・スペーサ146aが存在するこ
とにある。このため、例えば、L=0.5μm,W=1
0μmの電界効果トランジスタで比較すると、本実施例
の採用により、ポリイミド・スペーサ146aの(最
大)幅のばらつきを加味しても、トランジスタ特性自体
のばらつきは少なく、ゲート電極とドレイン領域との間
のフリンジ容量は約15%少なくなる。また、このトラ
ンジスタとこのシリコン基板101表面に設けられたN
ウェルに形成したL=0.5μm,W=15μmのPチ
ャネル型の電界効果トランシスタとから構成された1段
のCMOSインバータのtpdは、約10%速くなる。
第1の実施例の大きな相違点は、酸化シリコン・スペー
サの代りにポリイミド・スペーサ146aが存在するこ
とにある。このため、例えば、L=0.5μm,W=1
0μmの電界効果トランジスタで比較すると、本実施例
の採用により、ポリイミド・スペーサ146aの(最
大)幅のばらつきを加味しても、トランジスタ特性自体
のばらつきは少なく、ゲート電極とドレイン領域との間
のフリンジ容量は約15%少なくなる。また、このトラ
ンジスタとこのシリコン基板101表面に設けられたN
ウェルに形成したL=0.5μm,W=15μmのPチ
ャネル型の電界効果トランシスタとから構成された1段
のCMOSインバータのtpdは、約10%速くなる。
【0030】なお、上記第1の実施例は、LDD構造の
ソース,ドレイン領域を有したNチャネル型電界効果ト
ランジスタに関するが、本実施例はこれに限定されたも
のではなく、オフセット型もしくはDDD型のソース,
ドレイン領域を有したNチャネル型電界効果トランジス
タにも適用できる。オフセット構造のソース,ドレイン
領域を有するNチャネル型電界効果トランジスタを形成
するには、上記N- 型拡散層105a,105bを形成
しなければよい。また、DDD構造のソース,ドレイン
領域を有するNチャネル型電界効果トランジスタを形成
するには、ゲート電極104およびフィールド酸化膜1
02をマスクにしたイオン注入等によりN- 型拡散層1
05a,105bを形成する代りに、酸化シリコン・ス
ペーサ106,ゲート電極104の上面並びに側面を覆
う酸化シリコン膜126および窒化シリコン膜136,
ゲート電極104およびフィールド酸化膜102をマス
クにしたイオン注入等によりN- 型拡散層を形成すれば
よい。さらになお、本実施例はPチャネル型電界効果ト
ランジスタにも、容易に適用できる。
ソース,ドレイン領域を有したNチャネル型電界効果ト
ランジスタに関するが、本実施例はこれに限定されたも
のではなく、オフセット型もしくはDDD型のソース,
ドレイン領域を有したNチャネル型電界効果トランジス
タにも適用できる。オフセット構造のソース,ドレイン
領域を有するNチャネル型電界効果トランジスタを形成
するには、上記N- 型拡散層105a,105bを形成
しなければよい。また、DDD構造のソース,ドレイン
領域を有するNチャネル型電界効果トランジスタを形成
するには、ゲート電極104およびフィールド酸化膜1
02をマスクにしたイオン注入等によりN- 型拡散層1
05a,105bを形成する代りに、酸化シリコン・ス
ペーサ106,ゲート電極104の上面並びに側面を覆
う酸化シリコン膜126および窒化シリコン膜136,
ゲート電極104およびフィールド酸化膜102をマス
クにしたイオン注入等によりN- 型拡散層を形成すれば
よい。さらになお、本実施例はPチャネル型電界効果ト
ランジスタにも、容易に適用できる。
【0031】電界効果トランジスタの断面図である図3
を参照すると、本発明の第2の実施例もNチャネル型の
電界効果トランジスタである。本実施例の電界効果トラ
ンジスタと上記第1の実施例の電界効果トランジスタと
の第1の相違点は、第2のスペーサが窒化ボロン・スペ
ーサ156からなることである。第2の相違点は、層間
絶縁膜110Bが、ノンドープド酸化シリコン膜からな
る点である。
を参照すると、本発明の第2の実施例もNチャネル型の
電界効果トランジスタである。本実施例の電界効果トラ
ンジスタと上記第1の実施例の電界効果トランジスタと
の第1の相違点は、第2のスペーサが窒化ボロン・スペ
ーサ156からなることである。第2の相違点は、層間
絶縁膜110Bが、ノンドープド酸化シリコン膜からな
る点である。
【0032】窒化ボロン・スペーサ156の形成は、次
のように行なわれる。まず、N+ 型拡散層107a,1
07bの形成によるソース領域108およびドレイン領
域109の形成,酸化シリコン膜からなる第1のスペー
サの除去までは上記第1の実施例と同様の方法により形
成される。次に、ジボロン(B2 H6 )ガスとアンモニ
アガスとを原料ガスとするPECVDにより、膜厚20
0nm程度の窒化ボロン膜が形成される。続いて、3塩
化ボロン(BCl3 )ガスをエッチングガスとするRI
Eにより上記窒化ボロン膜がエッチバックされ、幅が概
ね200nmの窒化ボロン・スペーサ156が形成され
る。
のように行なわれる。まず、N+ 型拡散層107a,1
07bの形成によるソース領域108およびドレイン領
域109の形成,酸化シリコン膜からなる第1のスペー
サの除去までは上記第1の実施例と同様の方法により形
成される。次に、ジボロン(B2 H6 )ガスとアンモニ
アガスとを原料ガスとするPECVDにより、膜厚20
0nm程度の窒化ボロン膜が形成される。続いて、3塩
化ボロン(BCl3 )ガスをエッチングガスとするRI
Eにより上記窒化ボロン膜がエッチバックされ、幅が概
ね200nmの窒化ボロン・スペーサ156が形成され
る。
【0033】層間絶縁膜110Bがノンドープド酸化シ
リコン膜から構成されるのは、BPSG膜等のN型不純
物である燐を含んだ絶縁膜を除くのは、窒化ボロン・ス
ペーサ156への不純物拡散により、この窒化ボロン・
スペーサ156の比誘電率(3.4)が高くなるのを避
けるためである。
リコン膜から構成されるのは、BPSG膜等のN型不純
物である燐を含んだ絶縁膜を除くのは、窒化ボロン・ス
ペーサ156への不純物拡散により、この窒化ボロン・
スペーサ156の比誘電率(3.4)が高くなるのを避
けるためである。
【0034】L=0.5μm,W=10μmの電界効果
トランジスタで比較すると、本実施例の採用により、ゲ
ート電極とドレイン領域との間のフリンジ容量は10%
程度少なくなる。また、このトランジスタとこのシリコ
ン基板表面に設けられたNウェルに形成したL=0.5
μm,W=15μmのPチャネル型の電界効果トランシ
スタとから構成された1段のCMOSインバータのtpd
は、7%程度速くなる。上記第1の実施例に比べて、本
実施例の採用によるフリンジ容量の低減の度合および1
段のCMOSインバータのtpdの高速化の度合はそれぞ
れ少ない。しかしながら、窒化ボロン・スペーサ156
の幅が精度よく形成できるため、フリンジ容量のばらつ
きは、上記第1の実施例に比べて、極めて少なくなると
いう別の効果を有している。
トランジスタで比較すると、本実施例の採用により、ゲ
ート電極とドレイン領域との間のフリンジ容量は10%
程度少なくなる。また、このトランジスタとこのシリコ
ン基板表面に設けられたNウェルに形成したL=0.5
μm,W=15μmのPチャネル型の電界効果トランシ
スタとから構成された1段のCMOSインバータのtpd
は、7%程度速くなる。上記第1の実施例に比べて、本
実施例の採用によるフリンジ容量の低減の度合および1
段のCMOSインバータのtpdの高速化の度合はそれぞ
れ少ない。しかしながら、窒化ボロン・スペーサ156
の幅が精度よく形成できるため、フリンジ容量のばらつ
きは、上記第1の実施例に比べて、極めて少なくなると
いう別の効果を有している。
【0035】なお、上記第2の実施例も上記第1の実施
例と同様に、オフセット型もしくはDDD型のソース,
ドレイン領域を有したNチャネル型電界効果トランジス
タにも適用できる。さらに本実施例も、Pチャネル型電
界効果トランジスタにも容易に適用できる。
例と同様に、オフセット型もしくはDDD型のソース,
ドレイン領域を有したNチャネル型電界効果トランジス
タにも適用できる。さらに本実施例も、Pチャネル型電
界効果トランジスタにも容易に適用できる。
【0036】
【発明の効果】以上説明したように本発明では、ソー
ス,ドレイン領域の形成には酸化シリコン膜からなる第
1のスペーサがマスクとして利用されるが、ゲート電極
の側面には酸化シリコンより低い比誘電率を有した絶縁
材料からなる第2のスペーサが設けられている。このた
め、本発明の採用による電界効果トランジスタは、トラ
ンジスタ特性のばらつきがなく,かつ低いフリンジ容量
を有する電界効果トランジスタである。また、本発明で
は、第1のスペーサを選択的に除去し、その位置に第2
のスペーサを形成することが容易であることから、この
ようにトランジスタ特性のばらつきがなく,かつ低いフ
リンジ容量を有する電界効果トランジスタの形成が、容
易になる。
ス,ドレイン領域の形成には酸化シリコン膜からなる第
1のスペーサがマスクとして利用されるが、ゲート電極
の側面には酸化シリコンより低い比誘電率を有した絶縁
材料からなる第2のスペーサが設けられている。このた
め、本発明の採用による電界効果トランジスタは、トラ
ンジスタ特性のばらつきがなく,かつ低いフリンジ容量
を有する電界効果トランジスタである。また、本発明で
は、第1のスペーサを選択的に除去し、その位置に第2
のスペーサを形成することが容易であることから、この
ようにトランジスタ特性のばらつきがなく,かつ低いフ
リンジ容量を有する電界効果トランジスタの形成が、容
易になる。
【図1】本発明の第1の実施例の製造工程の断面図であ
る。
る。
【図2】上記第1の実施例の製造工程の断面図である。
【図3】本発明の第1の実施例の断面図である。
【図4】従来の電界効果トランジスタの製造工程の断面
図である。
図である。
101,201 P型シリコン基板 102,202 フィールド酸化膜 103,203 ゲート酸化間 104,204 ゲート電極 105a,105b,205a,205a N- 型拡
散層 106,206a 酸化シリコン・スペーサ 107a,107b,207a,207b N+ 型拡
散層 108,208 ソース領域 109,209 ドレイン領域 110A,110B 層間絶縁膜 112,212 チタン膜 113,213 窒化チタン膜 114,214 タングステン膜 115,215 アルミニウム膜 126,206,210 酸化シリコン膜 136 窒化シリコン膜 146 ポリイミド膜 146a ポリイミド・スペーサ 156 窒化ボロン・スペーサ
散層 106,206a 酸化シリコン・スペーサ 107a,107b,207a,207b N+ 型拡
散層 108,208 ソース領域 109,209 ドレイン領域 110A,110B 層間絶縁膜 112,212 チタン膜 113,213 窒化チタン膜 114,214 タングステン膜 115,215 アルミニウム膜 126,206,210 酸化シリコン膜 136 窒化シリコン膜 146 ポリイミド膜 146a ポリイミド・スペーサ 156 窒化ボロン・スペーサ
Claims (14)
- 【請求項1】 表面に一導電型領域を有するシリコン基
板と、 少なくとも逆導電型高濃度拡散層を含んで、前記一導電
型領域の表面に設けられた逆導電型のソース,ドレイン
領域と、 ゲート酸化膜を介して、前記逆導電型高濃度拡散層から
離れた位置の前記一導電型領域上に設けられたゲート電
極と、 前記ゲート電極の上面および側面を直接に覆う酸化シリ
コン膜と、 前記酸化シリコン膜を介して、前記ゲート電極の上面お
よび側面を覆う窒化シリコン膜と、 前記逆導電型高濃度拡散層の端部の直上を覆い、前記窒
化シリコン膜および前記酸化シリコン膜を介して前記ゲ
ート電極の側面に設けられたポリイミド膜からなるスペ
ーサと、 前記ゲート電極および前記ソース,ドレイン領域を覆う
層間絶縁膜と、 前記層間絶縁膜,前記窒化シリコン膜,前記酸化シリコ
ン膜および前記ゲート酸化膜を貫通して、前記ソース,
ドレイン領域に達するコンタクト開口部と、 前記コンタクト開口部を介して、前記ソース,ドレイン
領域に接続される金属配線とを有することを特徴とする
電界効果トランジスタ。 - 【請求項2】 前記ソース,ドレイン領域が、オフセッ
ト構造,LDD構造もしくはDDD構造であることを特
徴とする請求項1記載の電界効果トランジスタ。 - 【請求項3】 前記層間絶縁膜の最下層が、第2の窒化
シリコン膜からなることを特徴とする請求項1あるいは
請求項2記載の電界効果トランジスタ。 - 【請求項4】 表面に一導電型領域を有するシリコン基
板と、 少なくとも逆導電型高濃度拡散層を含んで、前記一導電
型領域の表面に設けられた逆導電型のソース,ドレイン
領域と、 ゲート酸化膜を介して、前記逆導電型高濃度拡散層から
離れた位置の前記一導電型領域上に設けられたゲート電
極と、 前記ゲート電極の上面および側面を直接に覆う酸化シリ
コン膜と、 前記酸化シリコン膜を介して、前記ゲート電極の上面お
よび側面を覆う窒化シリコン膜と、 前記逆導電型高濃度拡散層の端部の直上を覆い、前記窒
化シリコン膜および前記酸化シリコン膜を介して前記ゲ
ート電極の側面に設けられた窒化ボロン膜からなるスペ
ーサと、 前記ゲート電極および前記ソース,ドレイン領域を覆う
層間絶縁膜と、 前記層間絶縁膜,前記窒化シリコン膜,前記酸化シリコ
ン膜および前記ゲート酸化膜を貫通して、前記ソース,
ドレイン領域に達するコンタクト開口部と、 前記コンタクト開口部を介して、前記ソース,ドレイン
領域に接続される金属配線とを有することを特徴とする
電界効果トランジスタ。 - 【請求項5】 前記ソース,ドレイン領域が、オフセッ
ト構造,LDD構造もしくはDDD構造であることを特
徴とする請求項4記載の電界効果トランジスタ。 - 【請求項6】 前記層間絶縁膜が、第3の酸化シリコン
膜からなることを特徴とする請求項4あるいは請求項5
記載の電界効果トランジスタ。 - 【請求項7】 一導電型シリコン基板の表面の所定の領
域にフィールド酸化膜およびゲート酸化膜をそれぞれ形
成し、該フィールド酸化膜上に延在するゲート電極を該
ゲート酸化膜上に形成する工程と、 全面に所定膜厚の第1の酸化シリコン膜と所定膜厚の窒
化シリコン膜と所定膜厚の第2の酸化シリコン膜とを順
次形成し、該第2の酸化シリコン膜をエッチバックして
前記ゲート電極の側面に該第2の酸化シリコン膜からな
る第1のスペーサを形成する工程と、 前記第1のスペーサ,前記窒化シリコン膜,前記第1の
酸化シリコン膜,前記フィールド酸化膜および前記ゲー
ト電極をマスクにしたイオン注入により少なくとも逆導
電型高濃度拡散層を形成して、前記シリコン基板の表面
に逆導電型のソース,ドレイン領域を形成する工程と、 前記第1のスペーサを選択的にエッチング除去し、全面
にポリイミド膜を形成し、該ポリイミド膜をエッチバク
して、前記逆導電型高濃度拡散層の端部の直上を覆い,
前記ゲート電極の側面に該ポリイミド膜からなる第2の
スペーサを形成する工程と、 全面に層間絶縁膜を形成し、該層間絶縁膜,前記窒化シ
リコン膜,前記第1の酸化シリコン膜および前記ゲート
酸化膜を順次エッチングして前記ソース,ドレイン領域
に達するコンタクト開口部を形成し、該コンタクト開口
部を介して該ソース,ドレインに接続される金属配線を
形成する工程とを有することを特徴とする電界効果トラ
ンジスタの製造方法。 - 【請求項8】 前記ゲート電極および前記フィールド酸
化膜をマスクにしたイオン注入により、前記シリコン基
板の表面に逆導電型低濃度拡散層を形成する工程を有す
ることを特徴とする請求項7記載の電界効果トランジス
タの製造方法。 - 【請求項9】 前記第1のスペーサ,前記窒化シリコン
膜,前記第1の酸化シリコン膜,前記フィールド酸化膜
および前記ゲート電極をマスクにしたイオン注入によ
り、前記シリコン基板の表面に逆導電型低濃度拡散層を
形成する工程を有することを特徴とする請求項7記載の
電界効果トランジスタの製造方法。 - 【請求項10】 前記層間絶縁膜の形成が、シランガス
とアンモニアガスとを原料ガスとするプラズマ励起化学
気相成長による第2の窒化シリコン膜の形成と、酸化シ
リコン系の絶縁膜の形成とからなることを特徴とする請
求項7,請求項8あるいは請求項9記載の電界効果トラ
ンジスタの製造方法。 - 【請求項11】 一導電型シリコン基板の表面の所定の
領域にフィールド酸化膜およびゲート酸化膜をそれぞれ
形成し、該フィールド酸化膜上に延在するゲート電極を
該ゲート酸化膜上に形成する工程と、 全面に所定膜厚の第1の酸化シリコン膜と所定膜厚の窒
化シリコン膜と所定膜厚の第2の酸化シリコン膜とを順
次形成し、該第2の酸化シリコン膜をエッチバックして
前記ゲート電極の側面に該第2の酸化シリコン膜からな
る第1のスペーサを形成する工程と、 前記第1のスペーサ,前記窒化シリコン膜,前記第1の
酸化シリコン膜,前記フィールド酸化膜および前記ゲー
ト電極をマスクにしたイオン注入により少なくとも逆導
電型高濃度拡散層を形成して、前記シリコン基板の表面
に逆導電型のソース,ドレイン領域を形成する工程と、 前記第1のスペーサを選択的にエッチング除去し、前記
第2の酸化シリコン膜より膜厚の厚い窒化ボロン膜を全
面に形成し、該窒化ボロン膜をエッチバクして前記ゲー
ト電極の側面に該窒化ボロン膜からなる第2のスペーサ
を形成する工程と、 全面に層間絶縁膜を形成し、該層間絶縁膜,前記窒化シ
リコン膜,前記第1の酸化シリコン膜および前記ゲート
酸化膜を順次エッチングして前記ソース,ドレイン領域
に達するコンタクト開口部を形成し、該コンタクト開口
部を介して該ソース,ドレインに接続される金属配線を
形成する工程とを有することを特徴とする電界効果トラ
ンジスタの製造方法。 - 【請求項12】 前記ゲート電極および前記フィールド
酸化膜をマスクにしたイオン注入により、前記シリコン
基板の表面に逆導電型低濃度拡散層を形成する工程を有
することを特徴とする請求項11記載の電界効果トラン
ジスタの製造方法。 - 【請求項13】 前記第1のスペーサ,前記窒化シリコ
ン膜,前記第1の酸化シリコン膜,前記フィールド酸化
膜および前記ゲート電極をマスクにしたイオン注入によ
り、前記シリコン基板の表面に逆導電型低濃度拡散層を
形成する工程を有することを特徴とする請求項11記載
の電界効果トランジスタの製造方法。 - 【請求項14】 前記層間絶縁膜の形成が、第3の酸化
シリコン膜の形成からなることを特徴とする請求項1
1,請求項12あるいは請求項13記載の電界効果トラ
ンジスタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6090882A JP2560637B2 (ja) | 1994-04-28 | 1994-04-28 | 電界効果トランジスタ及びその製造方法 |
US08/427,816 US5472890A (en) | 1994-04-28 | 1995-04-26 | Method for fabricating an insulating gate field effect transistor |
KR1019950010884A KR0150335B1 (ko) | 1994-04-28 | 1995-04-28 | 절연게이트 전계효과 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6090882A JP2560637B2 (ja) | 1994-04-28 | 1994-04-28 | 電界効果トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297396A true JPH07297396A (ja) | 1995-11-10 |
JP2560637B2 JP2560637B2 (ja) | 1996-12-04 |
Family
ID=14010822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6090882A Expired - Fee Related JP2560637B2 (ja) | 1994-04-28 | 1994-04-28 | 電界効果トランジスタ及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5472890A (ja) |
JP (1) | JP2560637B2 (ja) |
KR (1) | KR0150335B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395598B1 (en) | 1998-12-08 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3256084B2 (ja) * | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
US5691571A (en) * | 1994-12-28 | 1997-11-25 | Nec Corporation | Semiconductor device having fine contact hole with high aspect ratio |
US5651857A (en) * | 1995-09-08 | 1997-07-29 | International Business Machines Corporation | Sidewall spacer using an overhang |
EP0788168A1 (en) | 1996-01-31 | 1997-08-06 | STMicroelectronics S.r.l. | Process of fabricating non-volatile floating-gate memory devices, and memory device fabricated thereby |
US5707898A (en) * | 1996-04-01 | 1998-01-13 | Micron Technology, Inc. | Method of forming a programmable non-volatile memory cell by providing a shielding layer over the gate sidewalls |
US6225174B1 (en) | 1996-06-13 | 2001-05-01 | Micron Technology, Inc. | Method for forming a spacer using photosensitive material |
JP3123937B2 (ja) * | 1996-11-26 | 2001-01-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
TW375779B (en) * | 1997-06-03 | 1999-12-01 | United Microelectronics Corp | Method for treating via side wall |
JPH1140766A (ja) * | 1997-07-16 | 1999-02-12 | Fujitsu Ltd | 半導体装置、dram、フラッシュメモリ、およびその製造方法 |
US5866448A (en) * | 1997-07-30 | 1999-02-02 | Chartered Semiconductor Manufacturing Ltd. | Procedure for forming a lightly-doped-drain structure using polymer layer |
US5937301A (en) * | 1997-08-19 | 1999-08-10 | Advanced Micro Devices | Method of making a semiconductor device having sidewall spacers with improved profiles |
US5946589A (en) * | 1997-10-09 | 1999-08-31 | Chartered Semiconductor Manufacturing, Ltd. | Elimination of void formation in aluminum based interconnect structures |
US6806154B1 (en) | 1998-10-08 | 2004-10-19 | Integrated Device Technology, Inc. | Method for forming a salicided MOSFET structure with tunable oxynitride spacer |
JP2000150873A (ja) | 1998-11-12 | 2000-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6469390B2 (en) * | 1999-01-26 | 2002-10-22 | Agere Systems Guardian Corp. | Device comprising thermally stable, low dielectric constant material |
US6261912B1 (en) * | 1999-08-10 | 2001-07-17 | United Microelectronics Corp. | Method of fabricating a transistor |
US6228731B1 (en) * | 1999-08-16 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Re-etched spacer process for a self-aligned structure |
JP2004514294A (ja) * | 2000-11-16 | 2004-05-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 線間キャパシタンスおよびクロストークノイズが減少された半導体装置 |
DE10056868A1 (de) | 2000-11-16 | 2002-05-29 | Advanced Micro Devices Inc | Halbleiterbauteil mit verringerter Leitungskapazität und verringertem Übersprechrauschen |
KR100913323B1 (ko) * | 2002-12-30 | 2009-08-20 | 동부일렉트로닉스 주식회사 | 반도체 장치의 트렌지스터 형성 방법 |
US7033897B2 (en) * | 2003-10-23 | 2006-04-25 | Texas Instruments Incorporated | Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology |
US7416995B2 (en) * | 2005-11-12 | 2008-08-26 | Applied Materials, Inc. | Method for fabricating controlled stress silicon nitride films |
KR100724574B1 (ko) * | 2006-01-10 | 2007-06-04 | 삼성전자주식회사 | 식각저지막을 갖는 반도체 소자 및 그의 제조방법 |
KR100790816B1 (ko) * | 2006-09-28 | 2008-01-02 | 삼성전자주식회사 | 반도체 메모리 디바이스의 배선 제조방법 |
US8119470B2 (en) * | 2007-03-21 | 2012-02-21 | Texas Instruments Incorporated | Mitigation of gate to contact capacitance in CMOS flow |
CN102456724B (zh) * | 2010-10-15 | 2014-11-05 | 中芯国际集成电路制造(北京)有限公司 | 栅极结构及其制造方法 |
KR200490379Y1 (ko) | 2019-08-01 | 2019-11-05 | 송남호 | 치실걸이기구 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910006249B1 (ko) * | 1983-04-01 | 1991-08-17 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 장치 |
JPS59208783A (ja) * | 1983-05-12 | 1984-11-27 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
JPS62147776A (ja) * | 1985-12-20 | 1987-07-01 | Nec Corp | 半導体装置の製造方法 |
US4753898A (en) * | 1987-07-09 | 1988-06-28 | Motorola, Inc. | LDD CMOS process |
US4776922A (en) * | 1987-10-30 | 1988-10-11 | International Business Machines Corporation | Formation of variable-width sidewall structures |
US4838991A (en) * | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
JPH02270335A (ja) * | 1989-04-12 | 1990-11-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2500235B2 (ja) * | 1991-02-07 | 1996-05-29 | 富士通株式会社 | 薄膜回路基板及びその製造方法 |
US5081559A (en) * | 1991-02-28 | 1992-01-14 | Micron Technology, Inc. | Enclosed ferroelectric stacked capacitor |
US5166096A (en) * | 1991-10-29 | 1992-11-24 | International Business Machines Corporation | Process for fabricating self-aligned contact studs for semiconductor structures |
US5324690A (en) * | 1993-02-01 | 1994-06-28 | Motorola Inc. | Semiconductor device having a ternary boron nitride film and a method for forming the same |
-
1994
- 1994-04-28 JP JP6090882A patent/JP2560637B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-26 US US08/427,816 patent/US5472890A/en not_active Expired - Fee Related
- 1995-04-28 KR KR1019950010884A patent/KR0150335B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395598B1 (en) | 1998-12-08 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
US5472890A (en) | 1995-12-05 |
KR950030278A (ko) | 1995-11-24 |
JP2560637B2 (ja) | 1996-12-04 |
KR0150335B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2560637B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2809018B2 (ja) | 半導体装置およびその製造方法 | |
US5428240A (en) | Source/drain structural configuration for MOSFET integrated circuit devices | |
US5658811A (en) | Method of manufacturing a semiconductor device | |
JPH1117166A (ja) | 半導体装置の製造方法 | |
KR950003937B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP3284992B2 (ja) | 半導体装置とその製造方法 | |
JP2002314065A (ja) | Mos半導体装置およびその製造方法 | |
JPH0837296A (ja) | 半導体装置の製造方法 | |
JPH098135A (ja) | 半導体装置の製造方法 | |
US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
JPH1145995A (ja) | 半導体装置およびその製造方法 | |
JPS60145664A (ja) | 半導体装置の製造方法 | |
JP3469738B2 (ja) | 半導体装置 | |
JP3088556B2 (ja) | 半導体装置の製法 | |
JP3373772B2 (ja) | 半導体装置 | |
JPS60227461A (ja) | 半導体集積回路装置 | |
JP2001257346A (ja) | 半導体集積回路装置 | |
JPH0584064B2 (ja) | ||
JP2967754B2 (ja) | 半導体装置およびその製造方法 | |
JPS63115382A (ja) | 半導体装置 | |
JPH02138746A (ja) | Mis型半導体装置の製造方法 | |
JPH08125168A (ja) | 半導体装置及びその製造方法 | |
JPH08162632A (ja) | 半導体装置およびその製造方法 | |
JPH10335508A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960723 |
|
LAPS | Cancellation because of no payment of annual fees |