JPH0729505Y2 - 論理波形発生装置 - Google Patents
論理波形発生装置Info
- Publication number
- JPH0729505Y2 JPH0729505Y2 JP1986110084U JP11008486U JPH0729505Y2 JP H0729505 Y2 JPH0729505 Y2 JP H0729505Y2 JP 1986110084 U JP1986110084 U JP 1986110084U JP 11008486 U JP11008486 U JP 11008486U JP H0729505 Y2 JPH0729505 Y2 JP H0729505Y2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- clock
- logic
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Pulse Circuits (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は例えば半導体集積回路素子を試験するICテス
ト装置に利用することができる論理波形発生装置に関す
る。
ト装置に利用することができる論理波形発生装置に関す
る。
「従来技術」 本出願人は「特公昭59-44648号公報」において論理波形
発生装置を提案した。この論理波形発生装置はクロック
を基準として位相及びパルス幅を変更した論理波形を生
成する装置であって、この生成した論理波形は論理回路
で構成される半導体集積回路を試験する際に試験波形と
して利用される。
発生装置を提案した。この論理波形発生装置はクロック
を基準として位相及びパルス幅を変更した論理波形を生
成する装置であって、この生成した論理波形は論理回路
で構成される半導体集積回路を試験する際に試験波形と
して利用される。
即ち論理回路の試験において被試験論理回路の複数の端
子に各種の異なる論理波形を同時に与え、これら論理波
形間の位相を変化させたときに、被試験論理回路の出力
がどのように変化するかを試験する場合がある。
子に各種の異なる論理波形を同時に与え、これら論理波
形間の位相を変化させたときに、被試験論理回路の出力
がどのように変化するかを試験する場合がある。
この試験のために基準位相に対し各種の位相を持つ論理
波形を発生する必要がある。
波形を発生する必要がある。
「特公昭59-44648号公報」に開示した論理波形発生装置
は第４図に示すような構成となっている。
は第４図に示すような構成となっている。
つまり二つのＤ形フリップフロップ12A,12Bとシフトレ
ジスタ25とによって構成され、被験体の端子に「１」か
「０」の何れの論理を与えるかを決める入力論理信号を
その１タイムスロットずつ位相の異なるｎ個（ｎは２以
上の整数）の空間に分割し、且つｎタイムスロットの有
効期間を有する論理波形に変換する論理波形分割回路10
0と、 二つのシフトレジスタ27,28によって構成され、これら
二つのシフトレジスタ27,28に供給される複数のクロッ
クをそれぞれ１タイムスロットずつ位相がずれたｎタイ
ムスロットを周期とするｎ個のクロック信号に空間分割
するクロック分割回路200と、 ゲート31,32,33,34によって構成された分割回路100で空
間分割された各論理波形によってクロック分割回路200
で空間分割されたクロック信号の対応する位相のものを
取出す論理回路300と、 オアゲート35と36によって構成され論理回路300で取出
されたクロック信号を対応するクロックについてそれぞ
れ時間的に合成する合成回路400と、 ゲート37〜44によって構成される波形モード設定手段50
0と、 ゲート53,54及びゲート55,56によって構成され波形モー
ド設定手段500から取出される論理波形データとクロッ
クとの一致をとる第１、第２データ取出手段600A,600B
と、 これら第１、第２データ取出手段600A,600Bの出力によ
りセット及びリセットされて論理波形を生成するフリッ
プフロップ59とによって構成される。
ジスタ25とによって構成され、被験体の端子に「１」か
「０」の何れの論理を与えるかを決める入力論理信号を
その１タイムスロットずつ位相の異なるｎ個（ｎは２以
上の整数）の空間に分割し、且つｎタイムスロットの有
効期間を有する論理波形に変換する論理波形分割回路10
0と、 二つのシフトレジスタ27,28によって構成され、これら
二つのシフトレジスタ27,28に供給される複数のクロッ
クをそれぞれ１タイムスロットずつ位相がずれたｎタイ
ムスロットを周期とするｎ個のクロック信号に空間分割
するクロック分割回路200と、 ゲート31,32,33,34によって構成された分割回路100で空
間分割された各論理波形によってクロック分割回路200
で空間分割されたクロック信号の対応する位相のものを
取出す論理回路300と、 オアゲート35と36によって構成され論理回路300で取出
されたクロック信号を対応するクロックについてそれぞ
れ時間的に合成する合成回路400と、 ゲート37〜44によって構成される波形モード設定手段50
0と、 ゲート53,54及びゲート55,56によって構成され波形モー
ド設定手段500から取出される論理波形データとクロッ
クとの一致をとる第１、第２データ取出手段600A,600B
と、 これら第１、第２データ取出手段600A,600Bの出力によ
りセット及びリセットされて論理波形を生成するフリッ
プフロップ59とによって構成される。
データ端子11から第５図Ａに示す所望する論理波形デー
タが入力され、端子13からクロック（第５図Ｂ）はシフ
トレジスタ25の初段及び次段出力として第５図Ｃ及びＤ
に示すように空間分割される。
タが入力され、端子13からクロック（第５図Ｂ）はシフ
トレジスタ25の初段及び次段出力として第５図Ｃ及びＤ
に示すように空間分割される。
これらクロックによって入力端子11の2m番タイムスロッ
トデータは第５図Ｅに示すようにフリップフロップ12A
に２タイムスロット保持され、2m＋１番タイムスロット
データは第５図Ｆに示すようにフリップフロップ12Bに
２タイムスロット保持される。
トデータは第５図Ｅに示すようにフリップフロップ12A
に２タイムスロット保持され、2m＋１番タイムスロット
データは第５図Ｆに示すようにフリップフロップ12Bに
２タイムスロット保持される。
また端子16,26のクロック群（第５図G,H）も同様に2m番
タイムスロット及び2m＋１番タイムスロットに空間分割
され、クロックは2m番タイムスロットではゲート31,32
で第５図Ｅのデータにより、2m＋１番タイムスロットで
はゲート33,34で第５図Ｆのデータによりそれぞれ制御
され、ゲート31,33から第５図I,Jに示す出力が、またゲ
ート32,34から第５図K,Lに示す出力がそれぞれ得られ
る。
タイムスロット及び2m＋１番タイムスロットに空間分割
され、クロックは2m番タイムスロットではゲート31,32
で第５図Ｅのデータにより、2m＋１番タイムスロットで
はゲート33,34で第５図Ｆのデータによりそれぞれ制御
され、ゲート31,33から第５図I,Jに示す出力が、またゲ
ート32,34から第５図K,Lに示す出力がそれぞれ得られ
る。
ゲート31,33の出力は合成回路400を構成するオアゲート
35で、またゲート32,34の出力は同じく合成回路400を構
成するオアゲート36でそれぞれ合成される。
35で、またゲート32,34の出力は同じく合成回路400を構
成するオアゲート36でそれぞれ合成される。
ゲート35の出力は波形モード設定手段500を構成するア
ンドゲート37,38に、また反転出力が波形モード設定手
段500を構成するアンドゲート39,40にそれぞれ供給さ
れ、ゲート36の出力はアンドゲート41,42にそれぞれ供
給される。また反転出力はゲート43,44にそれぞれ供給
される。ゲート37〜44には端子群45〜52の選択信号がそ
れぞれ供給され、ゲート37,39,41,43の一つと、ゲート3
8,40,42,44の何れか一つがそれぞれ選択され出力する波
形を設定する。
ンドゲート37,38に、また反転出力が波形モード設定手
段500を構成するアンドゲート39,40にそれぞれ供給さ
れ、ゲート36の出力はアンドゲート41,42にそれぞれ供
給される。また反転出力はゲート43,44にそれぞれ供給
される。ゲート37〜44には端子群45〜52の選択信号がそ
れぞれ供給され、ゲート37,39,41,43の一つと、ゲート3
8,40,42,44の何れか一つがそれぞれ選択され出力する波
形を設定する。
ゲート37と39の出力をアンドゲート53に、またゲート41
と43の出力をアンドゲート54にそれぞれ供給する。
と43の出力をアンドゲート54にそれぞれ供給する。
またゲート38と40の出力をアンドゲート55に、ゲート42
と44の出力をアンドゲート56にそれぞれ供給する。
と44の出力をアンドゲート56にそれぞれ供給する。
ゲート53と55には端子16のクロックが遅延回路57を通じ
て供給し、ゲート54と56には端子26のクロックが遅延回
路58を通じて供給される。
て供給し、ゲート54と56には端子26のクロックが遅延回
路58を通じて供給される。
遅延回路57,58はシフトレジスタ27,28ゲート31〜44と53
〜56における遅れ分の遅延時間に選定される。
〜56における遅れ分の遅延時間に選定される。
第１データ取出手段600Aを構成するゲート53,54の出力
によりフリップフロップ59がセットされ、第２データ取
出手段600Bを構成するゲート55,56の出力によりフリッ
プフロップ59がリセットされ、フリップフロップ59のＱ
出力は出力端子23に供給される。
によりフリップフロップ59がセットされ、第２データ取
出手段600Bを構成するゲート55,56の出力によりフリッ
プフロップ59がリセットされ、フリップフロップ59のＱ
出力は出力端子23に供給される。
ここでRZ（Return to Zero）波形を選択したとすると端
子45及び51を高レベルとしてゲート37及び42が選択され
る。2m番タイムスロットに注目し、入力データが論理
「１」であればゲート31,32はクロックを通過させる
（第５図I,Kの2m,2m′）このときゲート33,34はクロッ
クが与えられていないからその出力は「０」論理であ
る。ゲート31の出力はゲート35,37を通過し、更にゲー
ト53で対応するクロックを通過させ、フリップフロップ
59をセットする。
子45及び51を高レベルとしてゲート37及び42が選択され
る。2m番タイムスロットに注目し、入力データが論理
「１」であればゲート31,32はクロックを通過させる
（第５図I,Kの2m,2m′）このときゲート33,34はクロッ
クが与えられていないからその出力は「０」論理であ
る。ゲート31の出力はゲート35,37を通過し、更にゲー
ト53で対応するクロックを通過させ、フリップフロップ
59をセットする。
ゲート32の出力はゲート36,42を通過し、ゲート56で対
応するクロックを通過させフリップフロップ59をリセッ
トする。
応するクロックを通過させフリップフロップ59をリセッ
トする。
従って第５図Ｍに示すようなRZ波形を発生し、もし入力
データが「０」であればゲート31,32の出力は共に
「０」論理であり、フリップフロップ59の出力も「０」
論理に保持されたままである。
データが「０」であればゲート31,32の出力は共に
「０」論理であり、フリップフロップ59の出力も「０」
論理に保持されたままである。
2m＋１番タイムスロットではフリップフロップ12A,ゲー
ト31,32に代わってフリップフロップ12B,ゲート33,34が
同様に動作する。
ト31,32に代わってフリップフロップ12B,ゲート33,34が
同様に動作する。
この回路構成によればフリップフロップ12A,12Bの各出
力データの有効範囲は２タイムスロットであり、クロッ
ク端子16,26のクロック群の設定も２タイムスロット−t
s-th（tsはフリップフロップのセットアップ時間、thは
フリップフロップのホールド時間）の間変化させること
ができる。
力データの有効範囲は２タイムスロットであり、クロッ
ク端子16,26のクロック群の設定も２タイムスロット−t
s-th（tsはフリップフロップのセットアップ時間、thは
フリップフロップのホールド時間）の間変化させること
ができる。
一般には論理波形の有効範囲をnT1（ｎは空間分割数、T
1は１タイムスロットの時間）とすることができ、クロ
ック群の設定範囲はフリップフロップ59のセット、リセ
ットの最小パルス幅をTSRとすると、nT1-TSRとなる。従
って装置を高速化した場合でもｎの値を最適に選定すれ
ばクロック群の設定範囲を所望する値にすることができ
る。
1は１タイムスロットの時間）とすることができ、クロ
ック群の設定範囲はフリップフロップ59のセット、リセ
ットの最小パルス幅をTSRとすると、nT1-TSRとなる。従
って装置を高速化した場合でもｎの値を最適に選定すれ
ばクロック群の設定範囲を所望する値にすることができ
る。
「考案が解決しようとする問題点」 先に提案した論理波形発生装置は確かに位相の設定範囲
を拡張できる点で優れている。
を拡張できる点で優れている。
然るに技術の進展に伴って被験体となるICの中で１タイ
ムスロット内で複数の論理波形を要求するものが出て来
た。この要求を満たすべく、従来の回路において１タイ
ムスロット内に端子16及び26のそれぞれに複数のクロッ
クパルスを与えたとすると論理回路300における信号の
取出関係（以下ではインターリーブと称す）が正常に行
われなくなる欠点がある。
ムスロット内で複数の論理波形を要求するものが出て来
た。この要求を満たすべく、従来の回路において１タイ
ムスロット内に端子16及び26のそれぞれに複数のクロッ
クパルスを与えたとすると論理回路300における信号の
取出関係（以下ではインターリーブと称す）が正常に行
われなくなる欠点がある。
つまり１タイムスロット内で論理回路300を構成するゲ
ートが複数回動作するため例えば2m番タイムスロット内
に他の例えば2m＋１番タイムスロットの論理波形データ
が取出されてしまい、この2m＋１番タイムスロットの論
理によって決まる波形が出力されることになり入力端子
11より入る論理波形データに従って出力端子23に出て来
る波形を正常に制御することができない不都合が生じ
る。
ートが複数回動作するため例えば2m番タイムスロット内
に他の例えば2m＋１番タイムスロットの論理波形データ
が取出されてしまい、この2m＋１番タイムスロットの論
理によって決まる波形が出力されることになり入力端子
11より入る論理波形データに従って出力端子23に出て来
る波形を正常に制御することができない不都合が生じ
る。
「問題点を解決するための手段」 この考案では上記した論理波形発生装置において、クロ
ック分割回路のクロック入力端子と、第１、第２データ
取出手段を構成するゲートへのクロック入力端子とを切
離し、第１、第２データ取出手段を構成するゲートとク
ロック分割回路に供給するクロックとを別々に供給し、
各回路へのクロックの供給数を一致させる構造としたも
のである。
ック分割回路のクロック入力端子と、第１、第２データ
取出手段を構成するゲートへのクロック入力端子とを切
離し、第１、第２データ取出手段を構成するゲートとク
ロック分割回路に供給するクロックとを別々に供給し、
各回路へのクロックの供給数を一致させる構造としたも
のである。
このようにすることによってインターリーブの状態を狂
わせることなく、所望の個数の論理波形を発生させるこ
とができる。
わせることなく、所望の個数の論理波形を発生させるこ
とができる。
「実施例」 第１図にこの考案の一実施例を示す。図中第４図と対応
する部分には同一符号を付して示す。
する部分には同一符号を付して示す。
この考案においては第１、第２データ取出手段600Aと60
0Bを構成するゲート53〜56のクロック供給端子をクロッ
ク分割回路16Aと26Aから切離し、別に独立してクロック
入力端子16Bと26Bに接続した構成としたものである。
0Bを構成するゲート53〜56のクロック供給端子をクロッ
ク分割回路16Aと26Aから切離し、別に独立してクロック
入力端子16Bと26Bに接続した構成としたものである。
この考案の構成においてクロック分割回路200のクロッ
ク入力端子16A,26Aには第２図G1とH1に示すように１タ
イムスロット内で１個ずつの合計で２個の第１クロック
パルスを与える。この２個の第１クロックパルスによっ
てクロック分割回路200は従来と同様に１タイムスロッ
ト内で動作し、論理回路300を構成するゲート31〜34を
１タイムスロット内において１回の動作に制限すること
ができる。この結果インターリーブの状態が狂うことは
なく、入力された論理波形データの順序に従ってクロッ
クの取出しが実行される。
ク入力端子16A,26Aには第２図G1とH1に示すように１タ
イムスロット内で１個ずつの合計で２個の第１クロック
パルスを与える。この２個の第１クロックパルスによっ
てクロック分割回路200は従来と同様に１タイムスロッ
ト内で動作し、論理回路300を構成するゲート31〜34を
１タイムスロット内において１回の動作に制限すること
ができる。この結果インターリーブの状態が狂うことは
なく、入力された論理波形データの順序に従ってクロッ
クの取出しが実行される。
これに対し第１、第２データ取出手段600Aと600Bのゲー
ト53と55及び54と56にはクロック入力端子16Bと26Bから
第２図G2とH2に示すように１タイムスロット内に発生さ
せる論理波形の数に相当する数の第２クロックを入力す
る。この例では１タイムスロット内に３個の論理波形を
出力させる場合を示す。
ト53と55及び54と56にはクロック入力端子16Bと26Bから
第２図G2とH2に示すように１タイムスロット内に発生さ
せる論理波形の数に相当する数の第２クロックを入力す
る。この例では１タイムスロット内に３個の論理波形を
出力させる場合を示す。
このクロックの入力によって入力される論理波形データ
がm1番目のタイムスロットで「１」論理であればフリッ
プフロップ59は第２クロックG2とH2によって３回セット
とリセットを繰返し、出力端子23に第２図Ｍに示すよう
に３個の論理波形を出力することができる。
がm1番目のタイムスロットで「１」論理であればフリッ
プフロップ59は第２クロックG2とH2によって３回セット
とリセットを繰返し、出力端子23に第２図Ｍに示すよう
に３個の論理波形を出力することができる。
２番目のタイムスロットm2では入力論理波形データは
「１」論理であるが、入力端子16Bと26Bに供給する第２
クロックG2とH2を無にすれば出力端子23の出力も無にす
ることができる。
「１」論理であるが、入力端子16Bと26Bに供給する第２
クロックG2とH2を無にすれば出力端子23の出力も無にす
ることができる。
更に次のタイムスロットm3では入力論理波形データが
「０」論理であるため第２クロックG2とH2が存在しても
出力端子23は無信号とすることができる。
「０」論理であるため第２クロックG2とH2が存在しても
出力端子23は無信号とすることができる。
第４番目のタイムスロットm4では入力論理波形データが
「０」論理であり、また第２クロックG2,H2も無である
から出力端子23も無信号とすることができる。
「０」論理であり、また第２クロックG2,H2も無である
から出力端子23も無信号とすることができる。
第５番目のタイムスロットm5では入力論理波形データが
「１」論理となり、また第２クロックG2とH2も存在する
から出力端子23に所望の数の論理波形を出力することが
できる。従って第１、第２データ取出手段600Aと600Bに
供給する第２クロックの数を所望の数に選定することに
よって１タイムスロット内で所望の数の論理波形を発生
させることができる。
「１」論理となり、また第２クロックG2とH2も存在する
から出力端子23に所望の数の論理波形を出力することが
できる。従って第１、第２データ取出手段600Aと600Bに
供給する第２クロックの数を所望の数に選定することに
よって１タイムスロット内で所望の数の論理波形を発生
させることができる。
このようにこの考案によればクロック分割回路200と第
１、第２データ取出手段600Aと600Bに供給するクロック
を第１クロックG1,H1と第２クロックG2,H2の別系統に
し、第１、第２データ取出手段600Aと600Bに供給する第
２クロックの数を所望の数に選定することによって１タ
イムスロット内に所望の数の論理波形を入力論理波形デ
ータの論理値に従って出力することができる。
１、第２データ取出手段600Aと600Bに供給するクロック
を第１クロックG1,H1と第２クロックG2,H2の別系統に
し、第１、第２データ取出手段600Aと600Bに供給する第
２クロックの数を所望の数に選定することによって１タ
イムスロット内に所望の数の論理波形を入力論理波形デ
ータの論理値に従って出力することができる。
更に第１、第２データ取出手段600Aと600Bに供給する第
２クロックをクロック分割回路200のクロック入力系統
と分けたから選択手段600Aと600Bに供給する第２クロッ
クを必要に応じて停止させることができる。
２クロックをクロック分割回路200のクロック入力系統
と分けたから選択手段600Aと600Bに供給する第２クロッ
クを必要に応じて停止させることができる。
このために第２クロックの有無によっても論理波形の発
生と非発生を制御することができる。
生と非発生を制御することができる。
第３図にこの考案の他の実施例を示す。この例ではクロ
ック分割回路200と論理回路300の代わりにゲート群700
とマルチプレクサ801,802,803,804を設け、このゲート
群700とマルチプレクサ801〜804によってデータ選択手
段を構成し、クロックG1とH1に同期して論理波形データ
を選択する。その選択して取出した論理波形データを第
１、第２データ取出手段600Aと600Bに供給するように構
成した場合を示す。
ック分割回路200と論理回路300の代わりにゲート群700
とマルチプレクサ801,802,803,804を設け、このゲート
群700とマルチプレクサ801〜804によってデータ選択手
段を構成し、クロックG1とH1に同期して論理波形データ
を選択する。その選択して取出した論理波形データを第
１、第２データ取出手段600Aと600Bに供給するように構
成した場合を示す。
つまりマルチプレクサ801〜804はクロック入力端子Ｃに
クロックが入力される毎に入力端子ＡとＢの信号を切替
えて出力端子Ｑに出力する動作を行う。
クロックが入力される毎に入力端子ＡとＢの信号を切替
えて出力端子Ｑに出力する動作を行う。
ゲート群700は入力端子ＤまたはＥ及びＦまたはＧのそ
れぞれの何れか一方にＨ論理を与え、出力する波形のモ
ードを設定する。ゲート群700と論理波形データ分割回
路100との間に設けた回路900は出力する波形の極性を選
択するために設けられた回路である。
れぞれの何れか一方にＨ論理を与え、出力する波形のモ
ードを設定する。ゲート群700と論理波形データ分割回
路100との間に設けた回路900は出力する波形の極性を選
択するために設けられた回路である。
この第３図の回路構成によっても第１図と同様の動作を
行うことができる。
行うことができる。
第１図はこの考案の一実施例を示すブロック図、第２図
はこの考案の動作を説明するための波形図、第３図はこ
の考案の変形実施例を示すブロック図、第４図は従来の
論理波形発生装置を説明するためのブロック図、第５図
はその動作を説明するための波形図である。 100:論理波形データ分割回路、300,801〜804:データ選
択手段、600A:第１データ取出手段、600B:第２データ取
出手段、59:フリップフロップ回路。
はこの考案の動作を説明するための波形図、第３図はこ
の考案の変形実施例を示すブロック図、第４図は従来の
論理波形発生装置を説明するためのブロック図、第５図
はその動作を説明するための波形図である。 100:論理波形データ分割回路、300,801〜804:データ選
択手段、600A:第１データ取出手段、600B:第２データ取
出手段、59:フリップフロップ回路。
Claims (1)
- 【請求項１】A.入力論理データをその１タイムスロット
ずつ位相の異なるｎ個（ｎは２以上の整数）の空間に分
割し、且つｎタイムスロットの有効期間を有する論理デ
ータに変換するデータ分割回路100と、 B.複数のクロックをそれぞれ１タイムスロットずつ位相
がずれたｎタイムスロットを周期とするｎ個のクロック
信号に空間分割するクロック分割回路200と、 C.上記空間分割された各クロック信号によって上記空間
分割された論理データの対応する位相のものを取出す論
理回路300と、 D.この論理回路で取出された論理データを対応する位相
を持つ論理データについてそれぞれ時間的に合成する合
成回路400と、 E.この合成回路の出力から所望の論理データを選択する
波形モード設定手段500と、 F.上記１タイムスロット毎に出力したい波形の数に対応
した数のクロックが与えられ、このクロックと上記波形
モード設定手段で取出した論理データの論理値との一致
をとる第１、第２データ取出手段と、 G.これら第１、第２データ取出手段の一致出力により、
それぞれセット、リセットされて論理波形を生成するフ
リップフロップと、 によって構成した論理波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986110084U JPH0729505Y2 (ja) | 1986-07-18 | 1986-07-18 | 論理波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986110084U JPH0729505Y2 (ja) | 1986-07-18 | 1986-07-18 | 論理波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6317477U JPS6317477U (ja) | 1988-02-05 |
| JPH0729505Y2 true JPH0729505Y2 (ja) | 1995-07-05 |
Family
ID=30988779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986110084U Expired - Lifetime JPH0729505Y2 (ja) | 1986-07-18 | 1986-07-18 | 論理波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729505Y2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5944648A (ja) * | 1982-09-07 | 1984-03-13 | Sansou Seisakusho:Kk | デオキシリボ核酸の塩基配列決定方法 |
| JPS60185425A (ja) * | 1984-03-05 | 1985-09-20 | Hitachi Ltd | 論理波形生成回路 |
-
1986
- 1986-07-18 JP JP1986110084U patent/JPH0729505Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6317477U (ja) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3818354A (en) | Pulse frequency dividing circuit | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| US4876704A (en) | Logic integrated circuit for scan path system | |
| JP2846428B2 (ja) | 論理比較回路 | |
| US5245311A (en) | Logical comparison circuit for an IC tester | |
| JPH0729505Y2 (ja) | 論理波形発生装置 | |
| TW490568B (en) | Timing generation circuit for semiconductor test system | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| US7129764B2 (en) | System and method for local generation of a ratio clock | |
| JPS5944648B2 (ja) | 論理波形発生装置 | |
| JP2632512B2 (ja) | 半導体集積回路 | |
| JP3104604B2 (ja) | タイミング発生回路 | |
| JPS63254823A (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH01206718A (ja) | 乱数発生器 | |
| JP3159269B2 (ja) | 特定用途向け集積回路 | |
| JP3329081B2 (ja) | Ｄｕｔの良否判定回路 | |
| JPH0477134A (ja) | 多重信号分離回路 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPH0641967B2 (ja) | 論理波形生成装置 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JP2004347537A (ja) | 半導体集積回路 | |
| JPH04215079A (ja) | タイミング発生器 | |
| JP3104603B2 (ja) | タイミング発生回路 | |
| JP2539956Y2 (ja) | テスターのタイミング発生回路 | |
| JP3514020B2 (ja) | レート発生器 |