JPH07281918A - 二重化信号中継系切替回路 - Google Patents
二重化信号中継系切替回路Info
- Publication number
- JPH07281918A JPH07281918A JP6073682A JP7368294A JPH07281918A JP H07281918 A JPH07281918 A JP H07281918A JP 6073682 A JP6073682 A JP 6073682A JP 7368294 A JP7368294 A JP 7368294A JP H07281918 A JPH07281918 A JP H07281918A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- active
- signals
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】出力がワイヤード・オア接続され系切替指示に
応じて二重化された信号の選択出力を行う２つのスリー
ステートバッファが両系同時に高インピーダンス状態に
なり、出力信号が不安定になることを防止する。 【構成】現用系指定部２０は、監視装置７２からの系切
替を指示する閉塞信号ＢＮ，ＢＥに基いて二重化された
入力信号系のいずれを中継すべきか指定する相補な２つ
の現用系指定信号ＡＮ，ＡＥ（負論理）を出力する。タ
イミング調整部３０の遅延回路３１，３２は信号ＡＮ，
ＡＥをそれぞれ所定時間Ｔだけ遅延させた遅延現用系指
定信号ＤＮ，ＤＥを出力し、ＡＮＤゲート４１，４２は
それぞれ信号ＡＮ，ＡＥと信号ＤＮ，ＤＥとの論理積演
算を行いアクティブ状態が一部重複した重複化ゲート信
号ＳＮ，ＳＥ（負論理）として信号出力制御部５０のス
リーステートバッファ５１，５２の反転ゲート端子５１
１，５２１に入力する。
応じて二重化された信号の選択出力を行う２つのスリー
ステートバッファが両系同時に高インピーダンス状態に
なり、出力信号が不安定になることを防止する。 【構成】現用系指定部２０は、監視装置７２からの系切
替を指示する閉塞信号ＢＮ，ＢＥに基いて二重化された
入力信号系のいずれを中継すべきか指定する相補な２つ
の現用系指定信号ＡＮ，ＡＥ（負論理）を出力する。タ
イミング調整部３０の遅延回路３１，３２は信号ＡＮ，
ＡＥをそれぞれ所定時間Ｔだけ遅延させた遅延現用系指
定信号ＤＮ，ＤＥを出力し、ＡＮＤゲート４１，４２は
それぞれ信号ＡＮ，ＡＥと信号ＤＮ，ＤＥとの論理積演
算を行いアクティブ状態が一部重複した重複化ゲート信
号ＳＮ，ＳＥ（負論理）として信号出力制御部５０のス
リーステートバッファ５１，５２の反転ゲート端子５１
１，５２１に入力する。
Description
【０００１】
【産業上の利用分野】本発明は二重化信号中継系切替回
路に関し、特に二重化された信号を受信し指定された系
の信号を選択して出力する切替回路に関する。
路に関し、特に二重化された信号を受信し指定された系
の信号を選択して出力する切替回路に関する。
【０００２】
【従来の技術】あるデータ処理装置から他のデータ処理
装置、特にマルチ接続された複数のデータ処理装置へク
ロック信号やデータ信号を配信する場合、信号伝送路や
一部データ処理装置の障害により全体が影響を受けない
ように信号伝送路を二重化しそれぞれに同一内容の信号
を送信するシステムがある。このようなシステムにおい
て、受信側のデータ処理装置で正常な伝送路側の信号を
選択できるようにするとともに、異常な信号の送信側へ
の逆流を防止するためにバッファを備えた二重化信号中
継系切替回路を用いている。
装置、特にマルチ接続された複数のデータ処理装置へク
ロック信号やデータ信号を配信する場合、信号伝送路や
一部データ処理装置の障害により全体が影響を受けない
ように信号伝送路を二重化しそれぞれに同一内容の信号
を送信するシステムがある。このようなシステムにおい
て、受信側のデータ処理装置で正常な伝送路側の信号を
選択できるようにするとともに、異常な信号の送信側へ
の逆流を防止するためにバッファを備えた二重化信号中
継系切替回路を用いている。
【０００３】図３に従来のこの種の切替回路を示す。切
替回路１００は、監視装置７２の指示によりデータ処理
装置７１からの二重化された入力信号系（Ｎ系及びＥ
系）のいずれを中継すべきか指定する現用系指定部２０
と、指定された系の入力信号をデータ処理装置７３へ出
力する信号出力制御部５０とがそれぞれ二分され、同一
構成のＮ系カード１１１及びＥ系カード１１２として構
成されている。すなわち各カード１１１，１１２は、ゲ
ート信号の値（論理レベル）に応じて出力が入力信号と
同じ２論理レベル状態となるか論理上意味のない高イン
ピーダンス状態となるスリーステートバッファ５１，５
２と、そのゲート信号を出力する２入力のＮＡＮＤゲー
ト２１，２２とをそれぞれ有している。現用系指定部２
０の２つのＮＡＮＤゲート２１，２２は、互いに自己の
一方の入力端子２１２，２２２に相手側の出力端子２２
３、２１３を接続してフリップフロップ回路を構成して
おり、監視装置７２から系切り替えの契機として他方の
入力端子２１１，２２１にそれぞれ入力される負論理の
閉塞信号ＢＮ，ＢＥに基づいて自己のカードが現用系
（信号中継を行う）か予備系（信号中継を行わない）か
を指定する負論理の現用系指定信号ＡＮ，ＡＥをそれぞ
れ出力する。監視装置７２はこの現用系指定信号ＡＮ，
ＡＥを監視し系切り替えが正常に行われたかチェックす
る。信号出力制御部５０の２つのスリーステートバッフ
ァ５１，５２は、クロック信号用の出力端子５１４，５
２４同士及びデータ信号用の出力端子５１５，５２５同
士をワイヤード・オア接続し、現用系指定信号ＡＮ，Ａ
Ｅをゲート信号として反転ゲート端子５１１，５２１に
それぞれ入力することにより、データ処理装置７１から
クロック信号用の入力端子５１２，５２２及びデータ信
号用の入力端子５１３，５２３にそれぞれ入力された二
重化されたクロック（ＣＬＫ）信号８１１，８１２及び
データ（ＤＡＴＡ）信号８２１，８２２のうち現用系と
指定された側の信号を出力クロック信号８１３，出力デ
ータ信号８２３としてデータ処理装置７３へ出力する。
また、Ｎ系のクロック信号８１１，データ信号８２１及
びＥ系のクロック信号８１２，データ信号８２２はそれ
ぞれ、切替回路１００にマルチ接続された他の切替回路
を介して他のデータ処理装置（ともに図示せず）に送信
される。
替回路１００は、監視装置７２の指示によりデータ処理
装置７１からの二重化された入力信号系（Ｎ系及びＥ
系）のいずれを中継すべきか指定する現用系指定部２０
と、指定された系の入力信号をデータ処理装置７３へ出
力する信号出力制御部５０とがそれぞれ二分され、同一
構成のＮ系カード１１１及びＥ系カード１１２として構
成されている。すなわち各カード１１１，１１２は、ゲ
ート信号の値（論理レベル）に応じて出力が入力信号と
同じ２論理レベル状態となるか論理上意味のない高イン
ピーダンス状態となるスリーステートバッファ５１，５
２と、そのゲート信号を出力する２入力のＮＡＮＤゲー
ト２１，２２とをそれぞれ有している。現用系指定部２
０の２つのＮＡＮＤゲート２１，２２は、互いに自己の
一方の入力端子２１２，２２２に相手側の出力端子２２
３、２１３を接続してフリップフロップ回路を構成して
おり、監視装置７２から系切り替えの契機として他方の
入力端子２１１，２２１にそれぞれ入力される負論理の
閉塞信号ＢＮ，ＢＥに基づいて自己のカードが現用系
（信号中継を行う）か予備系（信号中継を行わない）か
を指定する負論理の現用系指定信号ＡＮ，ＡＥをそれぞ
れ出力する。監視装置７２はこの現用系指定信号ＡＮ，
ＡＥを監視し系切り替えが正常に行われたかチェックす
る。信号出力制御部５０の２つのスリーステートバッフ
ァ５１，５２は、クロック信号用の出力端子５１４，５
２４同士及びデータ信号用の出力端子５１５，５２５同
士をワイヤード・オア接続し、現用系指定信号ＡＮ，Ａ
Ｅをゲート信号として反転ゲート端子５１１，５２１に
それぞれ入力することにより、データ処理装置７１から
クロック信号用の入力端子５１２，５２２及びデータ信
号用の入力端子５１３，５２３にそれぞれ入力された二
重化されたクロック（ＣＬＫ）信号８１１，８１２及び
データ（ＤＡＴＡ）信号８２１，８２２のうち現用系と
指定された側の信号を出力クロック信号８１３，出力デ
ータ信号８２３としてデータ処理装置７３へ出力する。
また、Ｎ系のクロック信号８１１，データ信号８２１及
びＥ系のクロック信号８１２，データ信号８２２はそれ
ぞれ、切替回路１００にマルチ接続された他の切替回路
を介して他のデータ処理装置（ともに図示せず）に送信
される。
【０００４】次に、図４のタイミング図も参照して切り
替え動作について詳細に説明する。今、Ｎ系カード１１
１が現用系でＥ系カード１１２が予備系であるとする。
このとき、Ｎ系カード１１１のＮＡＮＤゲート２１の出
力（現用系指定信号ＡＮ（負論理））の論理レベルはＬ
（低）レベルで、スリーステートバッファ５１はアクテ
ィブとなり入力クロック信号８１１及びデータ信号８２
１を出力端子５１４及び出力端子５１５へそれぞれ出力
する。一方、Ｅ系カード１１２のＮＡＮＤゲート２２の
出力（現用系指定信号ＡＥ（負論理））の論理レベルは
Ｈ（高）レベルで、スリーステートバッファ５２はイン
アクティブとなり、出力端子５２４及び出力端子５２５
は入力クロック信号８１２及びデータ信号８２２を出力
せず高インピーダンス状態（図４中斜線で示す、以下同
様）となっている。したがって、出力クロック信号８１
３及び出力データ信号８２３としてはＮ系カード１１１
のクロック信号８１１及びデータ信号８２１が出力され
る。
替え動作について詳細に説明する。今、Ｎ系カード１１
１が現用系でＥ系カード１１２が予備系であるとする。
このとき、Ｎ系カード１１１のＮＡＮＤゲート２１の出
力（現用系指定信号ＡＮ（負論理））の論理レベルはＬ
（低）レベルで、スリーステートバッファ５１はアクテ
ィブとなり入力クロック信号８１１及びデータ信号８２
１を出力端子５１４及び出力端子５１５へそれぞれ出力
する。一方、Ｅ系カード１１２のＮＡＮＤゲート２２の
出力（現用系指定信号ＡＥ（負論理））の論理レベルは
Ｈ（高）レベルで、スリーステートバッファ５２はイン
アクティブとなり、出力端子５２４及び出力端子５２５
は入力クロック信号８１２及びデータ信号８２２を出力
せず高インピーダンス状態（図４中斜線で示す、以下同
様）となっている。したがって、出力クロック信号８１
３及び出力データ信号８２３としてはＮ系カード１１１
のクロック信号８１１及びデータ信号８２１が出力され
る。
【０００５】ここで、監視装置７２が系切り替えのため
に現用系であるＮ系カード１１１への閉塞信号ＢＮ（負
論理）をアクティブ状態（Ｌレベル）にすると、ＮＡＮ
Ｄゲート２１の出力（信号ＡＮ）はＬレベルからＨレベ
ルとなり、スリーステートバッファ５１はインアクティ
ブとなって出力端子５１４，５１５は高インピーダンス
状態となる。またこれにより、Ｅ系カード１１２のＮＡ
ＮＤゲート２２の入力がすべてＨレベルとなるので出力
（信号ＡＥ）はＨレベルからＬレベルとなり、スリース
テートバッファ５２がアクティブとなりクロック信号８
１２及びデータ信号８２２が出力クロック信号８１３及
び出力データ信号８２３として出力される。すなわち、
Ｅ系カード１１２が新現用系となる。この後、閉塞信号
ＢＮをＨレベルに戻しても現用系指定信号ＡＮ，ＡＥの
レベルが変化することはなく、切り替えられた系状態を
維持する。
に現用系であるＮ系カード１１１への閉塞信号ＢＮ（負
論理）をアクティブ状態（Ｌレベル）にすると、ＮＡＮ
Ｄゲート２１の出力（信号ＡＮ）はＬレベルからＨレベ
ルとなり、スリーステートバッファ５１はインアクティ
ブとなって出力端子５１４，５１５は高インピーダンス
状態となる。またこれにより、Ｅ系カード１１２のＮＡ
ＮＤゲート２２の入力がすべてＨレベルとなるので出力
（信号ＡＥ）はＨレベルからＬレベルとなり、スリース
テートバッファ５２がアクティブとなりクロック信号８
１２及びデータ信号８２２が出力クロック信号８１３及
び出力データ信号８２３として出力される。すなわち、
Ｅ系カード１１２が新現用系となる。この後、閉塞信号
ＢＮをＨレベルに戻しても現用系指定信号ＡＮ，ＡＥの
レベルが変化することはなく、切り替えられた系状態を
維持する。
【０００６】また、Ｅ系カード１１２が現用系の状態か
らＮ系カード１１１が現用系の状態にするためには、Ｅ
系カード１１２への閉塞信号ＢＥ（負論理）を一時的に
Ｌレベルにすればよい。
らＮ系カード１１１が現用系の状態にするためには、Ｅ
系カード１１２への閉塞信号ＢＥ（負論理）を一時的に
Ｌレベルにすればよい。
【０００７】
【発明が解決しようとする課題】この従来の二重化信号
中継系切替回路では、論理レベルが相補な現用系指定信
号ＡＮ，ＡＥで直接両系のスリーステートバッファ５
１，５２のゲート制御を行っているので、現用／予備の
系切り替え時に回路素子の遅延等により出力信号の切り
替えタイミングにずれを生じ、現用系及び予備系のいず
れからも中継すべきクロック信号及びデータ信号が出力
されない（両系高インピーダンス状態）時間ｔが存在す
ることがあり、その期間中に出力が不安定となってしま
う。たとえプルアップしていても出力がＬレベルのタイ
ミングで切り替わるとＨレベルのパルスが出てしまう。
このことは、プルダウンにおいても出力がＨレベルのタ
イミングで切り替わるとＬレベルのパルスが出てしまう
いうことである。このような時に、受信側データ処理装
置においてクロック信号に基づくデータ処理に誤りが発
生するという問題がある。
中継系切替回路では、論理レベルが相補な現用系指定信
号ＡＮ，ＡＥで直接両系のスリーステートバッファ５
１，５２のゲート制御を行っているので、現用／予備の
系切り替え時に回路素子の遅延等により出力信号の切り
替えタイミングにずれを生じ、現用系及び予備系のいず
れからも中継すべきクロック信号及びデータ信号が出力
されない（両系高インピーダンス状態）時間ｔが存在す
ることがあり、その期間中に出力が不安定となってしま
う。たとえプルアップしていても出力がＬレベルのタイ
ミングで切り替わるとＨレベルのパルスが出てしまう。
このことは、プルダウンにおいても出力がＨレベルのタ
イミングで切り替わるとＬレベルのパルスが出てしまう
いうことである。このような時に、受信側データ処理装
置においてクロック信号に基づくデータ処理に誤りが発
生するという問題がある。
【０００８】このような出力信号の瞬断を防止する一手
段として、信号を出力すべき系を指定する現用系指定信
号を出力するフリップフロップ回路を各系ごとに設けて
それぞれのリセット端子に遅延回路を接続し、系切り替
えを指示する信号に従って２つのフリップフロップ回路
のセット，リセット状態を相補的に反転させる際、セッ
トは直ちに行いリセットは遅延回路の遅延時間だけ遅ら
せ現用系指定信号が両系同時にアクティブ状態になる時
間を設けることにより、現用系指定信号が両系同時にイ
ンアクティブ状態にならないようにした切替回路が提案
されている（特公昭６３―４３０１０公報参照）。しか
しながら、このような一定期間現用系指定信号が両系と
もアクティブ状態になる切替回路を図３に示すようなシ
ステムに適用すると、監視装置７２が切替回路に対して
系切り替えを指示したとき、両系からの現用系指定信号
をチェックして切替回路が両系同時に現用系になったこ
とを検出し異常状態と判定してしまい、正常な系制御が
できなくなってしまう。
段として、信号を出力すべき系を指定する現用系指定信
号を出力するフリップフロップ回路を各系ごとに設けて
それぞれのリセット端子に遅延回路を接続し、系切り替
えを指示する信号に従って２つのフリップフロップ回路
のセット，リセット状態を相補的に反転させる際、セッ
トは直ちに行いリセットは遅延回路の遅延時間だけ遅ら
せ現用系指定信号が両系同時にアクティブ状態になる時
間を設けることにより、現用系指定信号が両系同時にイ
ンアクティブ状態にならないようにした切替回路が提案
されている（特公昭６３―４３０１０公報参照）。しか
しながら、このような一定期間現用系指定信号が両系と
もアクティブ状態になる切替回路を図３に示すようなシ
ステムに適用すると、監視装置７２が切替回路に対して
系切り替えを指示したとき、両系からの現用系指定信号
をチェックして切替回路が両系同時に現用系になったこ
とを検出し異常状態と判定してしまい、正常な系制御が
できなくなってしまう。
【０００９】したがって本発明の目的は、系切り替え時
に、入力信号系ごとの中継出力すべきか否かを指定する
現用系指定信号は両系間での論理レベルの相補関係（ア
クティブ状態，インアクティブ状態の相互反転状態）を
維持したままで、実際に入力信号の出力制御を行うスリ
ーステートバッファへのゲート信号におけるアクティブ
状態からインアクティブ状態になるタイミングを遅らせ
ることにより、スリーステートバッファが両系同時に高
インピーダンス状態になり出力信号が不安定になること
を防止する二重化信号中継系切替回路を提供することに
ある。
に、入力信号系ごとの中継出力すべきか否かを指定する
現用系指定信号は両系間での論理レベルの相補関係（ア
クティブ状態，インアクティブ状態の相互反転状態）を
維持したままで、実際に入力信号の出力制御を行うスリ
ーステートバッファへのゲート信号におけるアクティブ
状態からインアクティブ状態になるタイミングを遅らせ
ることにより、スリーステートバッファが両系同時に高
インピーダンス状態になり出力信号が不安定になること
を防止する二重化信号中継系切替回路を提供することに
ある。
【００１０】
【課題を解決するための手段】本発明は、ゲート信号が
アクティブ状態かインアクティブ状態かに応じて出力が
入力信号と同じ２論理レベル状態となるか論理上意味の
ない高インピーダンス状態となるスリーステートバッフ
ァを２つ有し、これら２つのスリーステートバッファに
二重化された信号を系対応に入力し、かつ両系の出力端
子同士をワイヤード・オア接続し、各の前記ゲート信号
を制御することにより現用に指定された系の入力信号を
中継出力する二重化信号中継系切替回路において、外部
からの系切替情報に基いて二重化された入力信号系のい
ずれを中継すべきか指定するアクティブ状態及びインア
クティブ状態が互いに相補な２つの現用系指定信号を出
力する現用系指定手段と、前記２つの現用系指定信号の
各に対しアクティブ状態からインアクティブ状態に変化
するタイミングを所定時間だけ遅らせアクティブ状態が
一部重複した２つの重複化ゲート信号として出力するタ
イミング調整手段と、前記２つの重複化ゲート信号をそ
れぞれ前記２つのスリーステートバッファの前記ゲート
信号とし、系切替時の前記所定時間の期間内は両系の入
力信号を重複して出力しその他の期間は現用に指定され
た系の入力信号を出力する信号出力制御手段とを備えて
いる。
アクティブ状態かインアクティブ状態かに応じて出力が
入力信号と同じ２論理レベル状態となるか論理上意味の
ない高インピーダンス状態となるスリーステートバッフ
ァを２つ有し、これら２つのスリーステートバッファに
二重化された信号を系対応に入力し、かつ両系の出力端
子同士をワイヤード・オア接続し、各の前記ゲート信号
を制御することにより現用に指定された系の入力信号を
中継出力する二重化信号中継系切替回路において、外部
からの系切替情報に基いて二重化された入力信号系のい
ずれを中継すべきか指定するアクティブ状態及びインア
クティブ状態が互いに相補な２つの現用系指定信号を出
力する現用系指定手段と、前記２つの現用系指定信号の
各に対しアクティブ状態からインアクティブ状態に変化
するタイミングを所定時間だけ遅らせアクティブ状態が
一部重複した２つの重複化ゲート信号として出力するタ
イミング調整手段と、前記２つの重複化ゲート信号をそ
れぞれ前記２つのスリーステートバッファの前記ゲート
信号とし、系切替時の前記所定時間の期間内は両系の入
力信号を重複して出力しその他の期間は現用に指定され
た系の入力信号を出力する信号出力制御手段とを備えて
いる。
【００１１】また、上記構成において、前記現用系指定
信号及び前記重複化ゲート信号が負論理（または正論
理）の信号であり、前記タイミング調整手段が、前記現
用系指定信号を前記所定時間遅延させ遅延現用系指定信
号として出力する遅延回路と、これら現用系指定信号及
び遅延現用系指定信号の論理積（または論理和）演算を
行い前記重複化ゲート信号として出力するＡＮＤ（また
はＯＲ）ゲートとを系対応に２組含んだ構成とすること
ができる。
信号及び前記重複化ゲート信号が負論理（または正論
理）の信号であり、前記タイミング調整手段が、前記現
用系指定信号を前記所定時間遅延させ遅延現用系指定信
号として出力する遅延回路と、これら現用系指定信号及
び遅延現用系指定信号の論理積（または論理和）演算を
行い前記重複化ゲート信号として出力するＡＮＤ（また
はＯＲ）ゲートとを系対応に２組含んだ構成とすること
ができる。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すブロック図であり、
図３と同一符号のものは同一機能のものである。
る。図１は本発明の一実施例を示すブロック図であり、
図３と同一符号のものは同一機能のものである。
【００１３】本実施例の二重化信号中継系切替回路１０
は、監視装置７２の指示によりデータ処理装置７１から
の二重化された入力信号系（Ｎ系及びＥ系）のいずれを
中継すべきか指定する相補な現用系指定信号ＡＮ，ＡＥ
（負論理）を出力する現用系指定部２０と、現用系指定
信号ＡＮ，ＡＥそれぞれのアクティブ状態（Ｌレベル）
からインアクティブ状態（Ｈレベル）になるタイミング
を所定時間Ｔだけ遅らせ重複化ゲート信号ＳＮ，ＳＥ
（負論理）として出力するタイミング調整部３０と、重
複化ゲート信号ＳＮ，ＳＥがアクティブ状態（Ｌレベ
ル）の系の入力信号をデータ処理装置７３へ出力する信
号出力制御部５０とを備えている。現用系指定部２０は
従来と同様に、互いに自己の一方の入力端子２１２，２
２２に相手側の出力端子２２３、２１３を接続し他方の
入力端子２１１，２２３に監視装置７２からの閉塞信号
ＢＮ，ＢＥ（負論理、通常時Ｈレベル）を入力するフリ
ップフロップ構成の２つのＮＡＮＤゲート２１，２２を
有している。また、信号出力制御部５０も従来と同様
に、反転ゲート端子５１１，５２１に入力される重複化
ゲート信号ＳＮ，ＳＥの値に応じて出力が入力信号（Ｎ
系：クロック信号８１１及びデータ信号８２１，Ｅ系：
クロック信号８１２及びデータ信号８２２）と同じ２論
理レベル状態となるか論理上意味のない高インピーダン
ス状態となる２つのスリーステートバッファ５１，５２
を有し、出力クロック信号８１０用の出力端子５１４，
５２４同士及び出力データ信号８２０用の出力端子５１
５，５２５同士をワイヤード・オア接続している。本発
明の特徴であるタイミング調整部３０は、現用系指定信
号ＡＮを所定時間Ｔだけ遅らせ遅延現用系指定信号ＤＮ
（負論理）として出力する遅延回路３１と、現用系指定
信号ＡＮ及び遅延現用系指定信号ＤＮの論理積演算を行
い重複化ゲート信号ＳＮとして出力するＡＮＤゲート４
１と、現用系指定信号ＡＥを所定時間Ｔだけ遅らせ遅延
現用系指定信号ＤＥ（負論理）として出力する遅延回路
３２と、現用系指定信号ＡＥ及び遅延現用系指定信号Ｄ
Ｅの論理積演算を行い重複化ゲート信号ＳＥとして出力
するＡＮＤゲート４２とを有している。現用系指定部２
０，タイミング調整部３０及び信号出力制御部５０はそ
れぞれ同一構成になるように二分され、Ｎ系カード１１
にＮＡＮＤゲート２１，遅延回路３１，ＡＮＤゲート４
１及びスリーステートバッファ５１が搭載され、Ｅ系カ
ード１２にＮＡＮＤゲート２２，遅延回路３２，ＡＮＤ
ゲート４２及びスリーステートバッファ５１が搭載され
ている。なお、遅延回路３１，３２の遅延時間Ｔとして
は、系切り替えの目的に適う範囲内でＮＡＮＤゲート２
１，２２及びＡＮＤゲート４１，４２の信号伝達遅延時
間より十分長い値を設定する。また従来と同様に、Ｎ系
のクロック信号８１１，データ信号８２１及びＥ系のク
ロック信号８１２，データ信号８２２はそれぞれ、二重
化信号中継系切替回路１０にマルチ接続された他の切替
回路を介して他のデータ処理装置（ともに図示せず）に
送信される。
は、監視装置７２の指示によりデータ処理装置７１から
の二重化された入力信号系（Ｎ系及びＥ系）のいずれを
中継すべきか指定する相補な現用系指定信号ＡＮ，ＡＥ
（負論理）を出力する現用系指定部２０と、現用系指定
信号ＡＮ，ＡＥそれぞれのアクティブ状態（Ｌレベル）
からインアクティブ状態（Ｈレベル）になるタイミング
を所定時間Ｔだけ遅らせ重複化ゲート信号ＳＮ，ＳＥ
（負論理）として出力するタイミング調整部３０と、重
複化ゲート信号ＳＮ，ＳＥがアクティブ状態（Ｌレベ
ル）の系の入力信号をデータ処理装置７３へ出力する信
号出力制御部５０とを備えている。現用系指定部２０は
従来と同様に、互いに自己の一方の入力端子２１２，２
２２に相手側の出力端子２２３、２１３を接続し他方の
入力端子２１１，２２３に監視装置７２からの閉塞信号
ＢＮ，ＢＥ（負論理、通常時Ｈレベル）を入力するフリ
ップフロップ構成の２つのＮＡＮＤゲート２１，２２を
有している。また、信号出力制御部５０も従来と同様
に、反転ゲート端子５１１，５２１に入力される重複化
ゲート信号ＳＮ，ＳＥの値に応じて出力が入力信号（Ｎ
系：クロック信号８１１及びデータ信号８２１，Ｅ系：
クロック信号８１２及びデータ信号８２２）と同じ２論
理レベル状態となるか論理上意味のない高インピーダン
ス状態となる２つのスリーステートバッファ５１，５２
を有し、出力クロック信号８１０用の出力端子５１４，
５２４同士及び出力データ信号８２０用の出力端子５１
５，５２５同士をワイヤード・オア接続している。本発
明の特徴であるタイミング調整部３０は、現用系指定信
号ＡＮを所定時間Ｔだけ遅らせ遅延現用系指定信号ＤＮ
（負論理）として出力する遅延回路３１と、現用系指定
信号ＡＮ及び遅延現用系指定信号ＤＮの論理積演算を行
い重複化ゲート信号ＳＮとして出力するＡＮＤゲート４
１と、現用系指定信号ＡＥを所定時間Ｔだけ遅らせ遅延
現用系指定信号ＤＥ（負論理）として出力する遅延回路
３２と、現用系指定信号ＡＥ及び遅延現用系指定信号Ｄ
Ｅの論理積演算を行い重複化ゲート信号ＳＥとして出力
するＡＮＤゲート４２とを有している。現用系指定部２
０，タイミング調整部３０及び信号出力制御部５０はそ
れぞれ同一構成になるように二分され、Ｎ系カード１１
にＮＡＮＤゲート２１，遅延回路３１，ＡＮＤゲート４
１及びスリーステートバッファ５１が搭載され、Ｅ系カ
ード１２にＮＡＮＤゲート２２，遅延回路３２，ＡＮＤ
ゲート４２及びスリーステートバッファ５１が搭載され
ている。なお、遅延回路３１，３２の遅延時間Ｔとして
は、系切り替えの目的に適う範囲内でＮＡＮＤゲート２
１，２２及びＡＮＤゲート４１，４２の信号伝達遅延時
間より十分長い値を設定する。また従来と同様に、Ｎ系
のクロック信号８１１，データ信号８２１及びＥ系のク
ロック信号８１２，データ信号８２２はそれぞれ、二重
化信号中継系切替回路１０にマルチ接続された他の切替
回路を介して他のデータ処理装置（ともに図示せず）に
送信される。
【００１４】次に、図１とともに図２のタイミング図も
参照して信号の切り替え動作について詳細に説明する。
今、Ｎ系カード１１が現用系でＥ系カード１２が予備系
であるとする。このとき、Ｎ系カード１１のＮＡＮＤゲ
ート２１の出力（現用系指定信号ＡＮ）はＬレベル（ア
クティブ状態）で、遅延回路３１の出力（遅延現用系指
定信号ＤＮ）もＬレベルのため、ＡＮＤゲート４１の出
力（重複化ゲート信号ＳＮ）はＬレベルでスリーステー
トバッファ５１はアクティブとなりＮ系の入力クロック
信号８１１及びデータ信号８２１を出力端子５１４及び
出力端子５１５へそれぞれ出力する。一方、Ｅ系カード
１２のＮＡＮＤゲート２２の出力（現用系指定信号Ａ
Ｅ）はＨレベル（インアクティブ状態）で、遅延回路３
２の出力（遅延現用系指定信号ＤＥ）もＨレベルのた
め、ＡＮＤゲート４２の出力（重複化ゲート信号ＳＥ）
はＨレベルでスリーステートバッファ５２はインアクテ
ィブとなり、出力端子５２４及び出力端子５２５はＥ系
の入力クロック信号８１２及びデータ信号８２２を出力
せず高インピーダンス状態（図２中斜線で示す、以下同
様）となっている。したがって、出力クロック信号８１
０及び出力データ信号８２０としてはＮ系カード１１の
クロック信号８１１及びデータ信号８２１のみが出力さ
れる。
参照して信号の切り替え動作について詳細に説明する。
今、Ｎ系カード１１が現用系でＥ系カード１２が予備系
であるとする。このとき、Ｎ系カード１１のＮＡＮＤゲ
ート２１の出力（現用系指定信号ＡＮ）はＬレベル（ア
クティブ状態）で、遅延回路３１の出力（遅延現用系指
定信号ＤＮ）もＬレベルのため、ＡＮＤゲート４１の出
力（重複化ゲート信号ＳＮ）はＬレベルでスリーステー
トバッファ５１はアクティブとなりＮ系の入力クロック
信号８１１及びデータ信号８２１を出力端子５１４及び
出力端子５１５へそれぞれ出力する。一方、Ｅ系カード
１２のＮＡＮＤゲート２２の出力（現用系指定信号Ａ
Ｅ）はＨレベル（インアクティブ状態）で、遅延回路３
２の出力（遅延現用系指定信号ＤＥ）もＨレベルのた
め、ＡＮＤゲート４２の出力（重複化ゲート信号ＳＥ）
はＨレベルでスリーステートバッファ５２はインアクテ
ィブとなり、出力端子５２４及び出力端子５２５はＥ系
の入力クロック信号８１２及びデータ信号８２２を出力
せず高インピーダンス状態（図２中斜線で示す、以下同
様）となっている。したがって、出力クロック信号８１
０及び出力データ信号８２０としてはＮ系カード１１の
クロック信号８１１及びデータ信号８２１のみが出力さ
れる。
【００１５】ここで、監視装置７２が系切り替えのため
に現用系であるＮ系カード１１への閉塞信号ＢＮをＬレ
ベル（アクティブ状態）にすると（時刻ｔ０）、ＮＡＮ
Ｄゲート２１の出力（現用系指定信号ＡＮ）はＬレベル
からＨレベルとなるが（時刻ｔ１）、遅延回路３１の出
力（遅延現用系指定信号ＤＮ）は時間Ｔだけ遅れてＨレ
ベルとなるので（時刻ｔ４）、ＡＮＤゲート４１の出力
（重複化ゲート信号ＳＮ）は少なくともこの時間Ｔ分だ
け遅れてＨレベルとなる。スリーステートバッファ５１
は重複化ゲート信号ＳＮがＨレベルになった時点からイ
ンアクティブとなり出力端子５１４，５１５が高インピ
ーダンス状態となる。一方、現用系指定信号ＡＮがＨレ
ベルになった時点（ｔ１）でＥ系カード１２のＮＡＮＤ
ゲート２２の入力がすべてＨレベルとなるので出力（現
用系指定信号ＡＥ）はＨレベルからＬレベルとなり（時
刻ｔ２）、遅延回路３２の出力（遅延現用系指定信号Ｄ
Ｅ）も時間Ｔだけ遅れてＨレベルからＬレベルとなる
が、ＡＮＤゲート４２の出力（重複化ゲート信号ＳＥ）
は現用系指定信号ＡＥがＬレベルになったことにより直
ちにＬレベルとなる（時刻ｔ３）。スリーステートバッ
ファ５２は重複化ゲート信号ＳＥがＬレベルになった時
点からアクティブとなりＥ系の入力クロック信号８１２
及びデータ信号８２２を出力端子５１４及び出力端子５
１５へそれぞれ出力する。これにより出力クロック信号
８１０及び出力データ信号８２０としては、遅延回路３
１の遅延時間ＴをＮＡＮＤゲート２２，ＡＮＤゲート４
１等の各回路素子の信号伝達遅延時間（ｔ３−ｔ１）よ
りも大きくすることにより、時刻ｔ３から少なくとも時
刻ｔ４までは（時間：Ｔ−（ｔ３−ｔ１））、Ｎ系，Ｅ
系両系のクロック信号８１１，８１２及びデータ信号８
２１，８２２がそれぞれ重複されて出力される。その後
Ｅ系のクロック信号８１２及びデータ信号８２２のみが
出力され、Ｅ系カード１２への現用系切り替えが完了す
る。また、Ｅ系の現用系指定信号ＡＥがＬレベルになっ
た後、閉塞信号ＢＮをＨレベルに戻しても現用系指定信
号ＡＮ，ＡＥのレベルが変化することはなく、切り替え
られた系状態を維持する。
に現用系であるＮ系カード１１への閉塞信号ＢＮをＬレ
ベル（アクティブ状態）にすると（時刻ｔ０）、ＮＡＮ
Ｄゲート２１の出力（現用系指定信号ＡＮ）はＬレベル
からＨレベルとなるが（時刻ｔ１）、遅延回路３１の出
力（遅延現用系指定信号ＤＮ）は時間Ｔだけ遅れてＨレ
ベルとなるので（時刻ｔ４）、ＡＮＤゲート４１の出力
（重複化ゲート信号ＳＮ）は少なくともこの時間Ｔ分だ
け遅れてＨレベルとなる。スリーステートバッファ５１
は重複化ゲート信号ＳＮがＨレベルになった時点からイ
ンアクティブとなり出力端子５１４，５１５が高インピ
ーダンス状態となる。一方、現用系指定信号ＡＮがＨレ
ベルになった時点（ｔ１）でＥ系カード１２のＮＡＮＤ
ゲート２２の入力がすべてＨレベルとなるので出力（現
用系指定信号ＡＥ）はＨレベルからＬレベルとなり（時
刻ｔ２）、遅延回路３２の出力（遅延現用系指定信号Ｄ
Ｅ）も時間Ｔだけ遅れてＨレベルからＬレベルとなる
が、ＡＮＤゲート４２の出力（重複化ゲート信号ＳＥ）
は現用系指定信号ＡＥがＬレベルになったことにより直
ちにＬレベルとなる（時刻ｔ３）。スリーステートバッ
ファ５２は重複化ゲート信号ＳＥがＬレベルになった時
点からアクティブとなりＥ系の入力クロック信号８１２
及びデータ信号８２２を出力端子５１４及び出力端子５
１５へそれぞれ出力する。これにより出力クロック信号
８１０及び出力データ信号８２０としては、遅延回路３
１の遅延時間ＴをＮＡＮＤゲート２２，ＡＮＤゲート４
１等の各回路素子の信号伝達遅延時間（ｔ３−ｔ１）よ
りも大きくすることにより、時刻ｔ３から少なくとも時
刻ｔ４までは（時間：Ｔ−（ｔ３−ｔ１））、Ｎ系，Ｅ
系両系のクロック信号８１１，８１２及びデータ信号８
２１，８２２がそれぞれ重複されて出力される。その後
Ｅ系のクロック信号８１２及びデータ信号８２２のみが
出力され、Ｅ系カード１２への現用系切り替えが完了す
る。また、Ｅ系の現用系指定信号ＡＥがＬレベルになっ
た後、閉塞信号ＢＮをＨレベルに戻しても現用系指定信
号ＡＮ，ＡＥのレベルが変化することはなく、切り替え
られた系状態を維持する。
【００１６】次に、Ｅ系カード１２が現用系の状態から
Ｎ系カード１１が現用系の状態にする場合は、上述した
動作においてＮ系とＥ系とを入れ替えたものとなる。す
なわち、Ｅ系カード１２への閉塞信号ＢＥを一時的にＬ
レベルにすることにより、Ｅ系の現用系指定信号ＡＥが
ＨレベルにＮ系の現用系指定信号ＡＮがＬレベルとな
り、Ｎ系の重複化ゲート信号ＳＮは直ちにＬレベルにな
りスリーステートバッファ５１がアクティブになるが、
Ｅ系の重複化ゲート信号ＳＥは遅延回路３２の遅延現用
系指定信号ＤＥ出力により時間Ｔ分だけ遅れてＨレベル
となりスリーステートバッファ５２がインアクティブと
なるタイミングが遅れる。
Ｎ系カード１１が現用系の状態にする場合は、上述した
動作においてＮ系とＥ系とを入れ替えたものとなる。す
なわち、Ｅ系カード１２への閉塞信号ＢＥを一時的にＬ
レベルにすることにより、Ｅ系の現用系指定信号ＡＥが
ＨレベルにＮ系の現用系指定信号ＡＮがＬレベルとな
り、Ｎ系の重複化ゲート信号ＳＮは直ちにＬレベルにな
りスリーステートバッファ５１がアクティブになるが、
Ｅ系の重複化ゲート信号ＳＥは遅延回路３２の遅延現用
系指定信号ＤＥ出力により時間Ｔ分だけ遅れてＨレベル
となりスリーステートバッファ５２がインアクティブと
なるタイミングが遅れる。
【００１７】以上説明したように本実施例の二重化信号
中継系切替回路１０は、入力信号を所定時間Ｔだけ遅延
させる遅延回路３１，３２と遅延回路３１，３２の入力
信号及び出力信号の論理積演算をそれぞれ行うＡＮＤゲ
ート４１，４２とを有するタイミング調整部３０を現用
系指定部２０と信号出力制御部５０との間に設け、二重
化された入力信号系のいずれを中継すべきか指定する相
補な現用系指定信号ＡＮ，ＡＥに対し各のアクティブ状
態（Ｌレベル）からインアクティブ状態（Ｈレベル）に
なるタイミングを各回路素子間の信号伝達遅延時間を補
償する所定時間Ｔだけ遅らせアクティブ状態が一部重複
したスリーステートバッファ５１，５２の重複化ゲート
信号ＳＮ，ＳＥとすることにより、現用／予備の系切り
替え時に両系のスリーステートバッファ５１，５２が同
時に高インピーダンス状態になることがなくなり安定し
た出力クロック信号８１０及び出力データ信号８２０を
出力することができる。また、現用系指定信号ＡＮ，Ａ
Ｅの両系間での相補関係は維持されているので、監視装
置７２が両系同時に現用系になったと誤検出することも
なく、系制御に悪影響を与えることがない。
中継系切替回路１０は、入力信号を所定時間Ｔだけ遅延
させる遅延回路３１，３２と遅延回路３１，３２の入力
信号及び出力信号の論理積演算をそれぞれ行うＡＮＤゲ
ート４１，４２とを有するタイミング調整部３０を現用
系指定部２０と信号出力制御部５０との間に設け、二重
化された入力信号系のいずれを中継すべきか指定する相
補な現用系指定信号ＡＮ，ＡＥに対し各のアクティブ状
態（Ｌレベル）からインアクティブ状態（Ｈレベル）に
なるタイミングを各回路素子間の信号伝達遅延時間を補
償する所定時間Ｔだけ遅らせアクティブ状態が一部重複
したスリーステートバッファ５１，５２の重複化ゲート
信号ＳＮ，ＳＥとすることにより、現用／予備の系切り
替え時に両系のスリーステートバッファ５１，５２が同
時に高インピーダンス状態になることがなくなり安定し
た出力クロック信号８１０及び出力データ信号８２０を
出力することができる。また、現用系指定信号ＡＮ，Ａ
Ｅの両系間での相補関係は維持されているので、監視装
置７２が両系同時に現用系になったと誤検出することも
なく、系制御に悪影響を与えることがない。
【００１８】なお、本実施例においては、現用系指定信
号ＡＮ，ＡＥや重複化ゲート信号ＳＮ，ＳＥなどの各部
信号は負論理の信号としたが、各部回路構成を適切に設
計することにより正論理の信号とすることができる。こ
の場合、例えばタイミング調整部３０においては、ＡＮ
Ｄゲート４１，４２をそれぞれＯＲゲートに置き換え、
現用系指定信号とその遅延回路３１，３２の出力である
遅延現用系指定信号との論理和演算により現用系指定信
号のアクティブ状態（Ｈレベル）からインアクティブ状
態（Ｌレベル）になるタイミングを所定時間Ｔだけ遅ら
せアクティブ状態が一部重複した重複化ゲート信号をそ
れぞれ求めるようにする。
号ＡＮ，ＡＥや重複化ゲート信号ＳＮ，ＳＥなどの各部
信号は負論理の信号としたが、各部回路構成を適切に設
計することにより正論理の信号とすることができる。こ
の場合、例えばタイミング調整部３０においては、ＡＮ
Ｄゲート４１，４２をそれぞれＯＲゲートに置き換え、
現用系指定信号とその遅延回路３１，３２の出力である
遅延現用系指定信号との論理和演算により現用系指定信
号のアクティブ状態（Ｈレベル）からインアクティブ状
態（Ｌレベル）になるタイミングを所定時間Ｔだけ遅ら
せアクティブ状態が一部重複した重複化ゲート信号をそ
れぞれ求めるようにする。
【００１９】
【発明の効果】以上説明したように、本発明の二重化信
号中継系切替回路は、外部からの系切替情報に基いて二
重化された入力信号系のいずれを中継すべきか指定する
相補な２つの現用系指定信号を出力する現用系指定手段
と、現用系指定信号の各に対しアクティブ状態からイン
アクティブ状態に変化するタイミングを所定時間だけ遅
らせアクティブ状態が一部重複した２つの重複化ゲート
信号として出力するタイミング調整手段とを備え、これ
ら重複化ゲート信号により出力がワイヤード・オア接続
され二重化された信号を系対応に入力する２つのスリー
ステートバッファの出力をそれぞれ制御するので、系切
替時に、外部から現用系指定信号に基づいて指定した系
が現用系となっているかを確認する際に誤確認を起こさ
ずに、スリーステートバッファが両系同時に高インピー
ダンス状態になり出力信号が不安定になることを防止す
ることができる。
号中継系切替回路は、外部からの系切替情報に基いて二
重化された入力信号系のいずれを中継すべきか指定する
相補な２つの現用系指定信号を出力する現用系指定手段
と、現用系指定信号の各に対しアクティブ状態からイン
アクティブ状態に変化するタイミングを所定時間だけ遅
らせアクティブ状態が一部重複した２つの重複化ゲート
信号として出力するタイミング調整手段とを備え、これ
ら重複化ゲート信号により出力がワイヤード・オア接続
され二重化された信号を系対応に入力する２つのスリー
ステートバッファの出力をそれぞれ制御するので、系切
替時に、外部から現用系指定信号に基づいて指定した系
が現用系となっているかを確認する際に誤確認を起こさ
ずに、スリーステートバッファが両系同時に高インピー
ダンス状態になり出力信号が不安定になることを防止す
ることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例の各部信号のタイミング図であ
る。
る。
【図３】従来技術の一例を示すブロック図である。
【図４】図３の回路の各部信号のタイミング図である。
１０ 二重化信号中継系切替回路 ２０ 現用系指定部 ２１，２２ ＮＡＮＤゲート ３０ タイミング調整部 ３１，３２ 遅延回路 ４１，４２ ＡＮＤゲート ５０ 信号出力制御部 ５１，５２ スリーステートバッファ ７１，７３ データ処理装置 ７２ 監視装置
Claims (3)
- 【請求項１】 ゲート信号がアクティブ状態かインアク
ティブ状態かに応じて出力が入力信号と同じ２論理レベ
ル状態となるか論理上意味のない高インピーダンス状態
となるスリーステートバッファを２つ有し、これら２つ
のスリーステートバッファに二重化された信号を系対応
に入力し、かつ両系の出力端子同士をワイヤード・オア
接続し、各の前記ゲート信号を制御することにより現用
に指定された系の入力信号を中継出力する二重化信号中
継系切替回路において、 外部からの系切替情報に基いて二重化された入力信号系
のいずれを中継すべきか指定するアクティブ状態及びイ
ンアクティブ状態が互いに相補な２つの現用系指定信号
を出力する現用系指定手段と、 前記２つの現用系指定信号の各に対しアクティブ状態か
らインアクティブ状態に変化するタイミングを所定時間
だけ遅らせアクティブ状態が一部重複した２つの重複化
ゲート信号として出力するタイミング調整手段と、 前記２つの重複化ゲート信号をそれぞれ前記２つのスリ
ーステートバッファの前記ゲート信号とし、系切替時の
前記所定時間の期間内は両系の入力信号を重複して出力
しその他の期間は現用に指定された系の入力信号を出力
する信号出力制御手段と、 を備えることを特徴とする二重化信号中継系切替回路。 - 【請求項２】 前記現用系指定信号及び前記重複化ゲー
ト信号が負論理の信号であり、前記タイミング調整手段
が、前記現用系指定信号を前記所定時間遅延させ遅延現
用系指定信号として出力する遅延回路と、これら現用系
指定信号及び遅延現用系指定信号の論理積演算を行い前
記重複化ゲート信号として出力するＡＮＤゲートとを系
対応に２組含んでいることを特徴とする請求項１記載の
二重化信号中継系切替回路。 - 【請求項３】 前記現用系指定信号及び前記重複化ゲー
ト信号が正論理の信号であり、前記タイミング調整手段
が、前記現用系指定信号を前記所定時間遅延させ遅延現
用系指定信号として出力する遅延回路と、これら現用系
指定信号及び遅延現用系指定信号の論理和演算を行い前
記重複化ゲート信号として出力するＯＲゲートとを系対
応に２組含んでいることを特徴とする請求項１記載の二
重化信号中継系切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073682A JPH07281918A (ja) | 1994-04-13 | 1994-04-13 | 二重化信号中継系切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073682A JPH07281918A (ja) | 1994-04-13 | 1994-04-13 | 二重化信号中継系切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07281918A true JPH07281918A (ja) | 1995-10-27 |
Family
ID=13525237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073682A Pending JPH07281918A (ja) | 1994-04-13 | 1994-04-13 | 二重化信号中継系切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07281918A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060707A (ja) * | 2006-08-29 | 2008-03-13 | Fujitsu Ltd | 光送信装置 |
| WO2008149426A1 (ja) * | 2007-06-05 | 2008-12-11 | Fujitsu Limited | 監視装置、情報処理装置、及びアラーム信号出力方法 |
| JP2021033600A (ja) * | 2019-08-23 | 2021-03-01 | 三菱電機株式会社 | デジタル出力装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672725A (en) * | 1979-11-20 | 1981-06-17 | Fujitsu Ltd | Bus control system |
| JPS61195449A (ja) * | 1985-02-26 | 1986-08-29 | Toshiba Corp | バス制御方式 |
| JPS6489617A (en) * | 1987-09-29 | 1989-04-04 | Mitsubishi Electric Corp | Semiconductor device |
-
1994
- 1994-04-13 JP JP6073682A patent/JPH07281918A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5672725A (en) * | 1979-11-20 | 1981-06-17 | Fujitsu Ltd | Bus control system |
| JPS61195449A (ja) * | 1985-02-26 | 1986-08-29 | Toshiba Corp | バス制御方式 |
| JPS6489617A (en) * | 1987-09-29 | 1989-04-04 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060707A (ja) * | 2006-08-29 | 2008-03-13 | Fujitsu Ltd | 光送信装置 |
| WO2008149426A1 (ja) * | 2007-06-05 | 2008-12-11 | Fujitsu Limited | 監視装置、情報処理装置、及びアラーム信号出力方法 |
| JPWO2008149426A1 (ja) * | 2007-06-05 | 2010-08-19 | 富士通株式会社 | 監視装置、情報処理装置、及びアラーム信号出力方法 |
| JP5146452B2 (ja) * | 2007-06-05 | 2013-02-20 | 富士通株式会社 | 監視装置、情報処理装置、及びアラーム信号出力方法 |
| US8462007B2 (en) | 2007-06-05 | 2013-06-11 | Fujitsu Limited | Monitoring device, information processing apparatus, and alarm signal output method having an alarm storage unit for storing alarm signals for itself and other units |
| JP2021033600A (ja) * | 2019-08-23 | 2021-03-01 | 三菱電機株式会社 | デジタル出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000002754A (ja) | スキャンフリップフロップ回路 | |
| US4882738A (en) | Clock control system | |
| JPH07281918A (ja) | 二重化信号中継系切替回路 | |
| EP0298747A2 (en) | Register | |
| KR100364780B1 (ko) | 통신 시스템의 정상회로 선택 장치 | |
| JP2697481B2 (ja) | 二重化切替制御方式 | |
| JPH05227056A (ja) | 冗長構成回路のアラーム検出方式 | |
| KR100278703B1 (ko) | 교환기에서 디바이스 액세스 버스 이중화 제어회로 | |
| KR100448218B1 (ko) | 이중화 보드 시스템 및 그의 이중화 보드 절체 방법 | |
| JPH05160759A (ja) | 切替制御方式 | |
| JPH05300049A (ja) | 信号切替回路 | |
| JP3570334B2 (ja) | 系切替装置 | |
| JPH06164559A (ja) | 無瞬断二重化切替方法 | |
| JPS5917597B2 (ja) | 情報転送路切替え制御方式 | |
| KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
| KR0136437B1 (ko) | 페이져 시스템의 송신기 제어장치의 이중화회로 및 그 구현 방법 | |
| JP2834306B2 (ja) | 切り替え制御回路 | |
| JPH0779333B2 (ja) | 二重化系切替スイッチ回路 | |
| JPH1051433A (ja) | クロック切替システム | |
| KR970002522A (ko) | 핫 백업(HBU:Hot Back Up)장치의 모-드 검출방법 | |
| JPH01194014A (ja) | クロック切換装置 | |
| JPH088891A (ja) | 切替制御装置 | |
| JP2001127565A (ja) | 差動入力回路及びその誤動作防止方法 | |
| JPH06121006A (ja) | 運用／待機切替え回路 | |
| JPH06332739A (ja) | 冗長監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970617 |