JPH07240666A - 容量増倍回路 - Google Patents
容量増倍回路Info
- Publication number
- JPH07240666A JPH07240666A JP3110094A JP3110094A JPH07240666A JP H07240666 A JPH07240666 A JP H07240666A JP 3110094 A JP3110094 A JP 3110094A JP 3110094 A JP3110094 A JP 3110094A JP H07240666 A JPH07240666 A JP H07240666A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- current source
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】容量の容量値を見かけ上トランジスタの電流増
幅率倍にし、従来外付けであった周辺部品をＬＳＩに内
蔵できるようにし、ＬＳＩの外部端子及び周辺部品を削
減すること。 【構成】ベースに直流電圧が印加された第１のトランジ
スタ１と、該第１のトランジスタのエミッタにベースが
接続された第２のトランジスタ２と、該第１のトランジ
スタのエミッタに一端が接続された容量３と、該第２の
トランジスタのエミッタに接続された第１の電流源４
と、該第１のトランジスタのコレクタ電流と等しい電流
値の第２の電流源６と、該第２の電流源に接続された第
３のトランジスタ７を具備し、該第２のトランジスタの
コレクタと該第３のトランジスタのエミッタと該容量の
他端が互いに接続された容量増倍回路。
幅率倍にし、従来外付けであった周辺部品をＬＳＩに内
蔵できるようにし、ＬＳＩの外部端子及び周辺部品を削
減すること。 【構成】ベースに直流電圧が印加された第１のトランジ
スタ１と、該第１のトランジスタのエミッタにベースが
接続された第２のトランジスタ２と、該第１のトランジ
スタのエミッタに一端が接続された容量３と、該第２の
トランジスタのエミッタに接続された第１の電流源４
と、該第１のトランジスタのコレクタ電流と等しい電流
値の第２の電流源６と、該第２の電流源に接続された第
３のトランジスタ７を具備し、該第２のトランジスタの
コレクタと該第３のトランジスタのエミッタと該容量の
他端が互いに接続された容量増倍回路。
Description
【０００１】
【産業上の利用分野】本発明は、容量を内蔵する集積回
路に関する。
路に関する。
【０００２】
【従来の技術】従来、集積回路に集積可能な容量はチッ
プサイズの点から数１０ｐＦで、それ以上の容量は個別
部品による外付けとなり、ＬＳＩの外部端子が増加する
とか、周辺部品の増加によりプリント基板の小型化がで
きないという問題がある。それを解決するため、最近、
回路技術により、実際の容量値よりも見かけ上大きく見
せる技術も開発されてきているが以下に記す理由によ
り、せいぜい４〜５倍が限度である。一技術手段とし
て、ミラー効果を利用したものがあるが電圧上のダイナ
ミックレンジの制限があり、せいぜい４〜５倍が限度で
ある。
プサイズの点から数１０ｐＦで、それ以上の容量は個別
部品による外付けとなり、ＬＳＩの外部端子が増加する
とか、周辺部品の増加によりプリント基板の小型化がで
きないという問題がある。それを解決するため、最近、
回路技術により、実際の容量値よりも見かけ上大きく見
せる技術も開発されてきているが以下に記す理由によ
り、せいぜい４〜５倍が限度である。一技術手段とし
て、ミラー効果を利用したものがあるが電圧上のダイナ
ミックレンジの制限があり、せいぜい４〜５倍が限度で
ある。
【０００３】
【発明が解決しようとする課題】本発明の目的は、従来
技術の問題点を解決し、見かけ上の容量を約１００倍に
して内蔵する。
技術の問題点を解決し、見かけ上の容量を約１００倍に
して内蔵する。
【０００４】
【課題を解決するための手段】図１に示すように、ベー
スに直流電圧が印加された第１のトランジスタ１と、該
第１のトランジスタのエミッタにベースが接続された第
２のトランジスタ２と、該第１のトランジスタのエミッ
タに一端が接続された容量３と、該第２のトランジスタ
のエミッタに接続された第１の電流源４と、該第１のト
ランジスタのコレクタ電流と等しい電流値の第２の電流
源５と、該第２の電流源に接続された第３のトランジス
タ６を具備し、該第２のトランジスタのコレクタと該第
３のトランジスタのエミッタと該容量の他端が互いに接
続された容量増倍回路を用いる。
スに直流電圧が印加された第１のトランジスタ１と、該
第１のトランジスタのエミッタにベースが接続された第
２のトランジスタ２と、該第１のトランジスタのエミッ
タに一端が接続された容量３と、該第２のトランジスタ
のエミッタに接続された第１の電流源４と、該第１のト
ランジスタのコレクタ電流と等しい電流値の第２の電流
源５と、該第２の電流源に接続された第３のトランジス
タ６を具備し、該第２のトランジスタのコレクタと該第
３のトランジスタのエミッタと該容量の他端が互いに接
続された容量増倍回路を用いる。
【０００５】
【作用】端子８から微小電流ｉが流入すると、その電流
は容量３、第１のトランジスタ１を介して第２の電流源
６に流入する。そこで流入した電流と等しい電流が第３
のトランジスタ７のベース電流として引かれる。第３の
トランジスタ７の電流増幅率をｈＦＥとすると第３のト
ランジスタ７のエミッタには微小電流ｉのｈＦＥ倍の電
流ｈＦＥ・ｉが流れ、端子８からの電流を吸い込む。結
果として見ると、端子８から流入した電流ｉのうち１／
（１＋ｈＦＥ）が容量３を流れ、ｈＦＥ／（１＋ｈＦ
Ｅ）が第３のトランジスタ７を流れることになる。電流
が流れている時間をｔ、容量３の容量値をＣとすると、
端子８の電圧変化Ｖはｉｔ／（１＋ｈＦＥ）Ｃと表さ
れ、端子８から見た容量値は（１＋ｈＦＥ）倍に見える
ことになる。
は容量３、第１のトランジスタ１を介して第２の電流源
６に流入する。そこで流入した電流と等しい電流が第３
のトランジスタ７のベース電流として引かれる。第３の
トランジスタ７の電流増幅率をｈＦＥとすると第３のト
ランジスタ７のエミッタには微小電流ｉのｈＦＥ倍の電
流ｈＦＥ・ｉが流れ、端子８からの電流を吸い込む。結
果として見ると、端子８から流入した電流ｉのうち１／
（１＋ｈＦＥ）が容量３を流れ、ｈＦＥ／（１＋ｈＦ
Ｅ）が第３のトランジスタ７を流れることになる。電流
が流れている時間をｔ、容量３の容量値をＣとすると、
端子８の電圧変化Ｖはｉｔ／（１＋ｈＦＥ）Ｃと表さ
れ、端子８から見た容量値は（１＋ｈＦＥ）倍に見える
ことになる。
【０００６】
【実施例】図１に本発明の実施例を示す。１は第１のト
ランジスタ、２は第２のトランジスタ、３は容量、４は
第１の電流源、５は定電圧源、６は第２の電流源、７は
第３のトランジスタ、８は端子である。動作は作用の項
で述べたとうりである。図２に他の実施例を示す。図１
と同一の符号の素子は同一の機能を有するものとする。
９，１０，１１はトランジスタで、図１の第２の電流源
を構成する。トランジスタ１のコレクタ電流はトランジ
スタ９のコレクタ電流としてトランジスタ９に流入し、
カレントミラー回路によりトランジスタ１１のコレクタ
に等しい電流が流れる。以降の動作は［作用］の項で述
べたことと同一である。図３に他の実施例を示す。図２
と同一の符号の素子は同一の機能を有するものとする。
図２と異なる点は、ＮＰＮトランジスタをＰＮＰトラン
ジスタに変えた点である。機能上の動作はまったく同一
である。図２の例は、端子８から電流が流入する場合に
有利であり、図３の場合は端子８から電流が流出する場
合に有利である。
ランジスタ、２は第２のトランジスタ、３は容量、４は
第１の電流源、５は定電圧源、６は第２の電流源、７は
第３のトランジスタ、８は端子である。動作は作用の項
で述べたとうりである。図２に他の実施例を示す。図１
と同一の符号の素子は同一の機能を有するものとする。
９，１０，１１はトランジスタで、図１の第２の電流源
を構成する。トランジスタ１のコレクタ電流はトランジ
スタ９のコレクタ電流としてトランジスタ９に流入し、
カレントミラー回路によりトランジスタ１１のコレクタ
に等しい電流が流れる。以降の動作は［作用］の項で述
べたことと同一である。図３に他の実施例を示す。図２
と同一の符号の素子は同一の機能を有するものとする。
図２と異なる点は、ＮＰＮトランジスタをＰＮＰトラン
ジスタに変えた点である。機能上の動作はまったく同一
である。図２の例は、端子８から電流が流入する場合に
有利であり、図３の場合は端子８から電流が流出する場
合に有利である。
【０００７】
【発明の効果】本発明により、容量値を見かけ上トラン
ジスタの電流増幅率倍にすることができ、従来、集積回
路への内蔵の限界が約５０ｐＦだったのに対し、約５０
００ｐＦが実質上可能になる。これにより、ＬＳＩの外
部端子の削減や周辺部品の削減が可能になり、プリント
基板の小型化、ひいてはビデオムービーなどの小型化も
可能になる。
ジスタの電流増幅率倍にすることができ、従来、集積回
路への内蔵の限界が約５０ｐＦだったのに対し、約５０
００ｐＦが実質上可能になる。これにより、ＬＳＩの外
部端子の削減や周辺部品の削減が可能になり、プリント
基板の小型化、ひいてはビデオムービーなどの小型化も
可能になる。
【図１】本発明の１実施例を示す図である。
【図２】本発明の他の実施例を示す図である。
【図３】本発明の他の実施例を示す図である。
１，２，７…トランジスタ、３…容量、４，６…電流
源。
源。
Claims (1)
- 【請求項１】ベースに直流電圧が印加された第１のトラ
ンジスタと、該第１のトランジスタのエミッタにベース
が接続された第２のトランジスタと、該第１のトランジ
スタのエミッタに一端が接続された容量と、該第２のト
ランジスタのエミッタに接続された第１の電流源と、該
第１のトランジスタのコレクタ電流と等しい電流値の第
２の電流源と、該第２の電流源に接続された第３のトラ
ンジスタを具備し、該第２のトランジスタのコレクタと
該第３のトランジスタのエミッタと該容量の他端が互い
に接続されたことを特徴とする容量増倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110094A JPH07240666A (ja) | 1994-03-01 | 1994-03-01 | 容量増倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110094A JPH07240666A (ja) | 1994-03-01 | 1994-03-01 | 容量増倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240666A true JPH07240666A (ja) | 1995-09-12 |
Family
ID=12321988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110094A Pending JPH07240666A (ja) | 1994-03-01 | 1994-03-01 | 容量増倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240666A (ja) |
-
1994
- 1994-03-01 JP JP3110094A patent/JPH07240666A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831473A (en) | Reference voltage generating circuit capable of suppressing spurious voltage | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0521445B2 (ja) | ||
| JPH07240666A (ja) | 容量増倍回路 | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH021408B2 (ja) | ||
| JP3250169B2 (ja) | バイポーラトランジスタとして構成される第１スイツチング素子を有するスイツチ | |
| JPS61290811A (ja) | リツプルフイルタ付き定電圧源回路 | |
| JPS6022862A (ja) | 電源回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH06301800A (ja) | スイッチトキャパシタ積分器 | |
| JPS6239908A (ja) | バイアス回路 | |
| JPH0535351A (ja) | 定電流回路 | |
| JPS603726A (ja) | 基準電源 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH0738546B2 (ja) | 補償回路 | |
| JPH04172508A (ja) | 半導体集積回路装置 | |
| JPH0312487B2 (ja) | ||
| JP3150002B2 (ja) | 出力回路 | |
| JPS6032941B2 (ja) | コンパレ−タ回路 | |
| JP2953814B2 (ja) | 高域ろ波器 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS59219014A (ja) | 論理回路 | |
| JPH0234527B2 (ja) | ||
| JPH0219648B2 (ja) |