JPH07212412A - 直流再生回路 - Google Patents

直流再生回路

Info

Publication number
JPH07212412A
JPH07212412A JP6284226A JP28422694A JPH07212412A JP H07212412 A JPH07212412 A JP H07212412A JP 6284226 A JP6284226 A JP 6284226A JP 28422694 A JP28422694 A JP 28422694A JP H07212412 A JPH07212412 A JP H07212412A
Authority
JP
Japan
Prior art keywords
circuit
clamp
capacitors
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6284226A
Other languages
English (en)
Other versions
JP3500442B2 (ja
Inventor
Ian Godfrey Fobbester
ゴッドフリ フォベスター イーアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JPH07212412A publication Critical patent/JPH07212412A/ja
Application granted granted Critical
Publication of JP3500442B2 publication Critical patent/JP3500442B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【目的】 平均レベルシフトの発生を防止したデジタル
無線受信機用の直流再生回路を得る。 【構成】 デジタルFM無線受信機のための直流再生回
路では、変化する直流レベルに重ねられた低いレベルの
差信号として、復調された信号が復調器の出力に現れ、
差信号の通路は容量的に比較器の入力に結合され、入力
の間の電圧が所定値を越えるとき、これら入力の電圧回
遊はクランプされる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばデジタル無線受
信機に使用される直流再生回路に関する。
【0002】
【従来の技術】従来のデジタル無線受信機用の直流再生
回路の例およびその動作タイミングを図3〜図7に示
す。図面を参照すると、デジタル無線のようなデジタル
システムでは、データは可変直流レベルに重ねられた低
いレベルの信号として存在する。
【0003】このような状況はデジタルFM無線の直角
復調器の出力において起こるだろう。そこで理想的に復
調器出力は、比較器に結合された直流となり、比較器は
最大の雑音除去と最小のパルス引き延ばしを供給するた
めの揺れの中心でアナログ出力を切り分ける。送信機と
受信機の間の避けられない周波数の誤りのため、復調器
の出力中の直流レベルは、復調器が直流への周波数応答
をもっているので知られていないだろう。この直流エラ
ーは比較器がデータを中心から切り取り、雑音除去を減
らし、パルスの伸長や縮小を引き起こす。極端な例で
は、直流エラーは信号の振幅より大きいことや、比較器
出力で出力を出さないことがある。これらの影響は図4
に示されている。
【0004】これらの影響に対処するため、明確な解決
は信号を比較器へ交流結合することである。しかし交流
結合はまた強いパルス引き伸ばしを生ぜしめる。なぜな
らシグナルの平均レベル、およびそれに伴うスライスレ
ベルがデータの内容に左右されるからである。これらの
影響は図6に示されいる。
【0005】交流結合により生じる直流レベルでの変化
に対処する良く知られた方法は、適用できるデータスラ
イスを使用することである。ここでデータの正と負のピ
ークは検出されたピークであり、データのスライスレベ
ルがこれらのレベルの間の中間点にセットされる。この
システムの欠点はピーク検出器がデータの変化に対応す
る早い応答時間を持たなければならないことであり、そ
してスライスレベルを確保するための遅い減衰時間は似
通ったデータビットの長い連続の間、維持される。無線
システムから復調された信号に生じるかもしれない振幅
雑音の存在において、ピーク検出器は、雑音に反応し、
減衰期間が経過するまで不正確なスライスレベルをセッ
トする。
【0006】
【発明が解決しようとする課題】他の方法は図7に示す
ような信号を直流再生する半導体ダイオードを使うこと
である。しかしダイオードの順電圧降下は効果的に働く
復調器からアナログ信号の振幅に匹敵しなくてはならな
い。ダイオードの急進的順電圧降下が製造工程に左右さ
れる少数の固定された値に限られているので、信号の振
幅にほとんど選択の余地がない。さらにダイオードの弱
い制限特性は伝導が電圧の比較的広い範囲を越えて起こ
るので乏しい直流再生を引き起こす。
【0007】本発明は、平均レベルシフトの発生を防止
したデジタルラジオ受信機用の直流再生回路を提供する
ことを目的とする。
【0008】
【課題を解決するための手段】本発明によれば、第一と
第二の入力回線の間に区別して現れるデジタルデータ信
号のための直流再生回路は、前記データ信号が可変直流
レベルに重ねられることができ、前記の第一と第二の回
線にそれぞれ接続された第一と第二の一連のコンデンサ
と、第一と第二の入力回線の間の差動電圧が所定値を越
えているとき、それぞれのコンデンサの出力側の回遊電
圧をクランプするため配列された前記第一と第二の直列
コンデンサの出力側にそれぞれ接続された第一と第二の
クランプトランジスタ回路手段とを有する。
【0009】第一と第二のクランプトランジスタ回路手
段は、前記の第一と第二のコンデンサの出力側の間に結
合されたエミッタコレクタ通路を有する別々のクランプ
トランジスタと、前記の回線の間の差動電圧がそれぞれ
ある点で前記の所定値を越える時、個々のクランプトラ
ンジスタのバイアス電極にバイアスをかけるように配列
された差動増幅器をそれぞれ有してもよい。
【0010】あるいは第一と第二のクランプ回路手段は
個々のコンデンサの出力側と直流再生回路の電圧供給回
線の間に結合されたエミッタコレクタ通路をもつ個々の
クランプトランジスタをそれぞれ含んでもよい。
【0011】
【作用及び実施例】本発明による直流再生回路を、添付
図面を参照して述べる。上記の他の方法の欠点を克服す
るため、図1に示される回路は、交流結合された異なる
信号の十分な直流再生を供給するために開発された。こ
の回路は図7のダイオード回路と同様の方法で動作す
る。しかし回路が電圧のより制限された範囲をこえて動
作するので制限動作は難しい。そして制限電圧は一対の
電源や抵抗の値を変えることによって正確に広い範囲を
制御されることができる。この回路は特にパイポーラ集
積回路の集積化に適している、しかしまた個別部品を使
って組み立てることができる。
【0012】回路図は図2に示され、異なる入力信号の
相対的な極性によるクランプ作用をそれぞれ供給する二
つの同一回路AとBから成っている。回路の各半分はク
ランプされるべき二つの回線の間に接合されたスイッチ
ングトランジスタの長い切り取られた一対で成ってる。
回路操作は簡略化した図2を考察することによって、最
も良く理解される。ここでスイッチングトランジスタの
コレクタは正の電源に接続され、長い切り取られた一対
へのバイアス抵抗が入力信号から分離されている。この
方法で配置された回路の場合は、回路はトランジスタT
R1のベースがトランジスタTR2のベースよりも負で
ある時、低いインピーダンスを有する。なぜならトラン
ジスタTR1は、トランジスタTR1のベースがより負
になるのを防ぐためスイッチングトランジスタTR3を
オンするためにコレクタ負荷抵抗R1をオフするからで
ある。トランジスタTR1のベースがトランジスタTR
2のベースよりも正となるとき、トランジスタTR1は
オンとなる。しかしトランジスタTR3のベースエミッ
タ接合はトランジスタTR1へのベース電流の低いレベ
ルにする。この説明から分かるように、回路はトランジ
スタTR2のベースに印加された参照電圧を分圧する信
号に理想的なダイオードの方法で動作する。非導通から
導通へ回路をスイッチするための入力電圧の範囲は長い
クランプされた一対の電圧ゲインを調節することによっ
て、制御されることができる。
【0013】元の回路に戻って、トランジスタTR2の
ベースは電源I1から供給された抵抗R2とR3によっ
て形成された電位差計に接続されている。電流は抵抗R
2とR3の結号の入力信号Cによって生じた電圧に関わ
らず抵抗R3に一定の電圧降下を強制する。それ故、ト
ランジスタTR2のベースは、信号Cに従いしかし一定
の負の直流レベルシフトをもつ。もし抵抗R3の電圧降
下がデータのピーク振幅と等しくされるとしたら、電圧
がトランジスタTR2の電圧よりもより負に成る時、よ
り重要なことは、回線Cの信号より負である信号のピー
ク振幅以上のとき入力Dの信号がクランプされるスイッ
チングトランジスタを二つの入力CとDにわたって結合
することによって回路は完全なダイオードの方法でピー
ク信号振幅へ相違のある電圧をクランプする。図7に示
されるように交差結合した入力と結合された一対のこれ
らの回路は図7で示されるような2つのダイオードへ同
様の方法で動作する。
【0014】入力信号の電圧揺動が小さいとき、スイッ
チングトランジスタが飽和し、回路動作に逆に影響を及
ぼすという危険がある。この問題を克服するため、スイ
ッチングトランジスタのコレクタが入力信号回線の代わ
りに電圧VCCへ結合される場合に回路の修正が可能で
ある。この形では、回路が最も負の入力であり、比較器
への両回線がデータ内容に左右される平均レベルをかえ
る時、回路が各コンデンサに充電電流を供給するだけで
ある。平均レベルのシフトは比較器に共通モードとして
現れ、回路動作には影響を与えない。
【0015】
【発明の効果】本発明によれば、第一と第二の入力回線
の間に区別して現れるデジタルデータ信号のための直流
再生回路は、データ信号が可変直流レベルに重ねられる
ことができ、第一と第二の回線にそれぞれ接続された第
一と第二の一連のコンデンサと、第一と第二の入力回線
の間の差動電圧が所定値を越えているとき、それぞれの
コンデンサの出力側の回遊電圧をクランプするため配列
された第一と第二の直列コンデンサの出力側にそれぞれ
接続された第一と第二のクランプトランジスタ回路手段
とを有するから、第一および第二の入力回線間の差異と
して現れる可変直流レベルに重ねられたデジタルデータ
信号の平均レベルシフトはコンパレータに対する共通モ
ードに現れ、回路動作に影響しない。
【図面の簡単な説明】
【図1】本発明による直流再生回路を示す図である。
【図2】本発明による他の直流再生回路を簡略化した形
で示す図である。
【図3】従来の直流結合の回路構成例を示す図である。
【図4】図3の動作を示す図である。
【図5】従来の交流結合の回路構成例を示す図である。
【図6】図5の動作を示す図である。
【図7】従来の基本的なダイオードクランプ回路を示す
図である。
【符号の説明】
TR1,TR2,TR3 トランジスタ 1,2,3 抵抗 C,D 信号

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第一と第二の入力回線の間に区別して現
    れるデジタルデータ信号のための直流再生回路におい
    て、該回路は、前記データ信号が可変直流レベルに重ね
    られることができ、前記の第一と第二の回線にそれぞれ
    接続された第一と第二の一連のコンデンサと、第一と第
    二の入力回線の間の差動電圧が所定値を越えていると
    き、それぞれのコンデンサの出力側の回遊電圧をクラン
    プするため配列された前記第一と第二の直列コンデンサ
    の出力側にそれぞれ接続された第一と第二のクランプト
    ランジスタ回路手段とを有することを特徴とする直流再
    生回路。
  2. 【請求項2】 前記第一と第二のクランプトランジスタ
    回路手段は、前記の第一と第二のコンデンサの出力側の
    間に結合されたエミッタコレクタ通路を有する別々のク
    ランプトランジスタと、前記の回線の間の差動電圧がそ
    れぞれある点で前記の所定値を越える時、個々のクラン
    プトランジスタのバイアス電極にバイアスをかけるよう
    に配列された差動増幅器をそれぞれ有することを特徴と
    する請求項1記載の直流再生回路。
  3. 【請求項3】 前記第一と第二のクランプ回路手段は、
    個々のコンデンサの出力側と直流再生回路の電圧供給回
    線の間に結合されたエミッタコレクタ通路をもつ個々の
    クランプトランジスタと、前記回線間の差異電圧がそれ
    ぞれの感度内の前記所定の値を超えた時、クランプトラ
    ンジスタのベース電極を前方バイアスするように配置さ
    れた差動増幅器とにより前記第一および第二のクランプ
    トランジスタ回路手段をそれぞれ有することを特徴とす
    る請求項1記載の直流再生回路。
JP28422694A 1993-10-29 1994-10-25 直流再生回路 Expired - Fee Related JP3500442B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9322273A GB2283381B (en) 1993-10-29 1993-10-29 DC restoration circuit
GB9322273.5 1993-10-29

Publications (2)

Publication Number Publication Date
JPH07212412A true JPH07212412A (ja) 1995-08-11
JP3500442B2 JP3500442B2 (ja) 2004-02-23

Family

ID=10744289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28422694A Expired - Fee Related JP3500442B2 (ja) 1993-10-29 1994-10-25 直流再生回路

Country Status (7)

Country Link
US (1) US5587681A (ja)
EP (1) EP0652638B1 (ja)
JP (1) JP3500442B2 (ja)
AT (1) ATE179290T1 (ja)
CA (1) CA2134530A1 (ja)
DE (1) DE69417992T2 (ja)
GB (1) GB2283381B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289355A (ja) * 1998-01-29 1999-10-19 Fairchild Semiconductor Corp 差動ドライバ用クランプ
JP2006209327A (ja) * 2005-01-26 2006-08-10 Ricoh Co Ltd 定電圧回路及びその定電圧回路を有する半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484825B2 (ja) * 1995-06-09 2004-01-06 株式会社デンソー ドライバ回路
FR2737632B1 (fr) * 1995-08-01 1997-10-24 Peugeot Dispositif de transmission d'informations en differentiel entre au moins deux organes d'un vehicule automobile
US5920223A (en) * 1996-12-12 1999-07-06 Xilinx, Inc. Method and apparatus to improve immunity to common-mode noise
DE19933607A1 (de) * 1999-07-17 2001-01-18 Henkel Ecolab Gmbh & Co Ohg Alkalische, blockförmige Reinigungsmittelformulierungen
US6349121B1 (en) * 2000-03-15 2002-02-19 Memorylink, Inc. Baseband data slicing method and apparatus
US7312739B1 (en) 2000-05-23 2007-12-25 Marvell International Ltd. Communication driver
US7194037B1 (en) 2000-05-23 2007-03-20 Marvell International Ltd. Active replica transformer hybrid
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US7433665B1 (en) 2000-07-31 2008-10-07 Marvell International Ltd. Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same
USRE41831E1 (en) 2000-05-23 2010-10-19 Marvell International Ltd. Class B driver
US7606547B1 (en) 2000-07-31 2009-10-20 Marvell International Ltd. Active resistance summer for a transformer hybrid
TW200525867A (en) 2004-01-21 2005-08-01 Renesas Tech Corp Voltage clamp circuit, switching power supply apparatus, semiconductor IC device, and voltage level converting circuit
US7298173B1 (en) 2004-10-26 2007-11-20 Marvell International Ltd. Slew rate control circuit for small computer system interface (SCSI) differential driver
US7312662B1 (en) 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter
WO2013158088A1 (en) * 2012-04-18 2013-10-24 Hewlett-Packard Development Company, L.P. Circuit providing dc voltages to differential signal lines via restore pulse
US10616013B1 (en) * 2018-12-27 2020-04-07 Emhiser Research Limited DC coupled digital demodulator with drift eliminator
CN117526877A (zh) * 2023-12-06 2024-02-06 惠然科技有限公司 电子显微镜的信号放大系统、产品及其探测信号放大方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631263A (en) * 1970-01-09 1971-12-28 Ibm Signal detection circuit
JPS5452916A (en) * 1977-10-05 1979-04-25 Toshiba Corp Dc level clamping circuit
JPS59135685A (ja) * 1983-01-24 1984-08-03 Hitachi Ltd パルス駆動検出用センス回路
US4549214A (en) * 1983-11-07 1985-10-22 Rca Corporation Video signal DC restoration circuit
US4562403A (en) * 1984-05-30 1985-12-31 Donovan John S Symmetrical discriminator and demodulator
EP0577729B1 (en) * 1991-03-29 1998-09-16 Ericsson Raynet Clamping receiver and corresponding fiber-optic communication network
JPH06196978A (ja) * 1992-12-25 1994-07-15 Hitachi Denshi Ltd 直流再生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11289355A (ja) * 1998-01-29 1999-10-19 Fairchild Semiconductor Corp 差動ドライバ用クランプ
JP2006209327A (ja) * 2005-01-26 2006-08-10 Ricoh Co Ltd 定電圧回路及びその定電圧回路を有する半導体装置
JP4667883B2 (ja) * 2005-01-26 2011-04-13 株式会社リコー 定電圧回路及びその定電圧回路を有する半導体装置

Also Published As

Publication number Publication date
GB9322273D0 (en) 1993-12-15
GB2283381B (en) 1997-12-03
US5587681A (en) 1996-12-24
ATE179290T1 (de) 1999-05-15
JP3500442B2 (ja) 2004-02-23
CA2134530A1 (en) 1995-04-30
DE69417992D1 (de) 1999-05-27
DE69417992T2 (de) 1999-09-30
EP0652638B1 (en) 1999-04-21
GB2283381A (en) 1995-05-03
EP0652638A1 (en) 1995-05-10

Similar Documents

Publication Publication Date Title
JP3500442B2 (ja) 直流再生回路
EP0335460B1 (en) An improved circuit arrangement for detecting cross-over by an alternating voltage of a fixed reference voltage level
JPS63114410A (ja) データ整形回路
JPS6152021A (ja) スケルチ回路
US4318050A (en) AM Detecting circuit
JPH07193437A (ja) 利得切り替え型光受信増幅回路
US4132907A (en) Full wave rectifier circuit
JPH07303051A (ja) 受信機装置
JPS62284519A (ja) 信号検出回路
US3909630A (en) High-rate integration, squelch and phase measurements
JPH0416500Y2 (ja)
JPS6025930B2 (ja) ミユ−テイング回路
JP2715074B2 (ja) データ受信回路
JPH0138981Y2 (ja)
JP2671510B2 (ja) 直流再生器
JPS6221301B2 (ja)
JP3421710B2 (ja) Fsk受信信号振幅検波回路
JP2553676B2 (ja) クランプ回路
JPS6244620Y2 (ja)
JP2733971B2 (ja) Fetバイアス用シーケンス回路
JPH09162931A (ja) 光受信回路
JPH0122256Y2 (ja)
JP2626193B2 (ja) Fm復調器
JPS6211088Y2 (ja)
JPS5916421A (ja) スイッチング回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees