JPH07212336A - 減少長トレースバック - Google Patents
減少長トレースバックInfo
- Publication number
- JPH07212336A JPH07212336A JP6317408A JP31740894A JPH07212336A JP H07212336 A JPH07212336 A JP H07212336A JP 6317408 A JP6317408 A JP 6317408A JP 31740894 A JP31740894 A JP 31740894A JP H07212336 A JPH07212336 A JP H07212336A
- Authority
- JP
- Japan
- Prior art keywords
- traceback
- symbol
- length
- data
- branch data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3961—Arrangements of methods for branch or transition metric calculation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 生き残りブランチデータを含む記憶レジスタ
の一列中でくまなくパスの跡をたどり復号化シンボルを
得る。 【構成】 個別状態情報のトレリスを遡行してパスの跡
をたどり、ビタビデコーダを含む通信システムにおい
て、トレースバックは復号化シンボルを決定する。生き
残りブランチデータのマトリックスはレジスタ２８の列
に蓄積される。このシステムの作動は第一のシンボルイ
ンスタントにおける記憶レジスタからの第一のトレース
バックの開始を有し、このトレースバックは第一の所定
シンボルインスタント数だけトレリスを遡行してパスの
跡をたどり第一の復号化シンボルを決定する。そしてト
レースバックの長さは変更され、他のトレースバックが
実行される。このプロセスは残りの最終復号化シンボル
がすべて復号されるまで繰り返される。
の一列中でくまなくパスの跡をたどり復号化シンボルを
得る。 【構成】 個別状態情報のトレリスを遡行してパスの跡
をたどり、ビタビデコーダを含む通信システムにおい
て、トレースバックは復号化シンボルを決定する。生き
残りブランチデータのマトリックスはレジスタ２８の列
に蓄積される。このシステムの作動は第一のシンボルイ
ンスタントにおける記憶レジスタからの第一のトレース
バックの開始を有し、このトレースバックは第一の所定
シンボルインスタント数だけトレリスを遡行してパスの
跡をたどり第一の復号化シンボルを決定する。そしてト
レースバックの長さは変更され、他のトレースバックが
実行される。このプロセスは残りの最終復号化シンボル
がすべて復号されるまで繰り返される。
Description
【０００１】
【産業上の利用分野】本発明は一般的にディジタルセル
電話通信システム等の無線送信に関し、特にビタビデコ
ーダにおけるトレースバック長の減少に関するものであ
る。
電話通信システム等の無線送信に関し、特にビタビデコ
ーダにおけるトレースバック長の減少に関するものであ
る。
【０００２】
【従来の技術】時分割多重アクセスコード化情報は搬送
波によって多チャンネルに送信される。グループ特定移
動電話（Group Special Mobile（ＧＳＭ））標準によれ
ば、搬送波につき八つのチャンネルがあり、各チャンネ
ルはある時間周期伝送バーストと称される伝送に備え
る。各伝送バーストにおける幾ビットかはシステム使用
のための導入ビットとして取りおかれる。
波によって多チャンネルに送信される。グループ特定移
動電話（Group Special Mobile（ＧＳＭ））標準によれ
ば、搬送波につき八つのチャンネルがあり、各チャンネ
ルはある時間周期伝送バーストと称される伝送に備え
る。各伝送バーストにおける幾ビットかはシステム使用
のための導入ビットとして取りおかれる。
【０００３】ビタビ（Viterbi）デコーダは最大見込み
デコーダであり、順方向の誤り修正に寄与する。ビタビ
デコーダは電気通信システムにおいて一連の符号化シン
ボルを復号するのに用いられる。上記情報は多様なメデ
ィアを介して送信され、各ビット（あるいは一セットの
ビット）があるシンボルの瞬間（以後、シンボルインス
タントと称す）を表す。復号過程において、このビタビ
デコーダは各シンボルインタントにおいて起こりえる一
連のビット系列を遡行し、いずれのビット系列が最も送
信された可能性が高いかを判断する。一シンボルインス
タント、あるいは一シンボル状態におけるあるビットか
ら次に続けて起こるシンボルインスタント、あるいはそ
のシンボル状態におけるビットまでに起こりえる遷移に
は限界があり、ある状態から次の状態までに起こりえる
各遷移の可能性はグラフ化でき、ブランチとして定義さ
れる。そして相互接続された一連のブランチはパスとし
て定義される。ビットストリームにおいて次のビットを
受け取り次第次の状態へと遷移することのできる各状態
の数には限りがあり、復号過程の最中にいくつかのパス
は生き残り他のパスは生き残らない。それら許可され得
ない遷移を除去することにより、生き残る可能性が最も
高いパスを判断する際の計算効率を向上することができ
る。ビタビデコーダは通例各ブランチ関連のブランチメ
トリックを算定すると共に、このブランチメトリックを
用いてどのパスが生き残りどのパスが生き残らないかを
判断する。
デコーダであり、順方向の誤り修正に寄与する。ビタビ
デコーダは電気通信システムにおいて一連の符号化シン
ボルを復号するのに用いられる。上記情報は多様なメデ
ィアを介して送信され、各ビット（あるいは一セットの
ビット）があるシンボルの瞬間（以後、シンボルインス
タントと称す）を表す。復号過程において、このビタビ
デコーダは各シンボルインタントにおいて起こりえる一
連のビット系列を遡行し、いずれのビット系列が最も送
信された可能性が高いかを判断する。一シンボルインス
タント、あるいは一シンボル状態におけるあるビットか
ら次に続けて起こるシンボルインスタント、あるいはそ
のシンボル状態におけるビットまでに起こりえる遷移に
は限界があり、ある状態から次の状態までに起こりえる
各遷移の可能性はグラフ化でき、ブランチとして定義さ
れる。そして相互接続された一連のブランチはパスとし
て定義される。ビットストリームにおいて次のビットを
受け取り次第次の状態へと遷移することのできる各状態
の数には限りがあり、復号過程の最中にいくつかのパス
は生き残り他のパスは生き残らない。それら許可され得
ない遷移を除去することにより、生き残る可能性が最も
高いパスを判断する際の計算効率を向上することができ
る。ビタビデコーダは通例各ブランチ関連のブランチメ
トリックを算定すると共に、このブランチメトリックを
用いてどのパスが生き残りどのパスが生き残らないかを
判断する。
【０００４】ブランチメトリック（枝距離）は起こりえ
る各ブランチに関しシンボルインスタントで計算され
る。各パスはシンボルインスタント毎に更新される関連
メトリック累積コストを有している。起こりえる遷移に
関し、次なる状態のための累積コストは、起こりえる遷
移のためのブランチメトリックと前回の状態におけるパ
ス累積コストとの合計よりも少なくなるように算定され
る。いくつかのパスが一シンボルインスタントから次の
シンボルインスタントまで遷移で生き残るが、シンボル
インスタントにおける最小累積コストの内最小のものに
基づくただ一つの最小累積コストパスがあり、起こりえ
るブランチを遡行して存在している。続いて起こるシン
ボルインスタントにおける生き残りブランチデータは一
列に蓄積される。所与のシンボルインスタントで始ま
り、かつそれまでのシンボルインスタントを通して展開
されてきた生き残りブランチデータを介して最小累積コ
ストパスを識別することはトレースバックと呼ばれてい
る。一般的な従来技術用途では単一のトレースバックに
用いられていた。最小累積コストパスが展開される列を
遡行するシンボルインスタント数はトレースバックの長
さ、あるいは深さとして表わされる。そして、トレース
バックの終わりに最小累積コストに関連した列内の個別
状態がそのシンボルインスタントにおいて送信された可
能性が最も高いビットに翻訳される。トレースバック長
が長ければ長いほど復号化シンボルの判断における精度
は増す。
る各ブランチに関しシンボルインスタントで計算され
る。各パスはシンボルインスタント毎に更新される関連
メトリック累積コストを有している。起こりえる遷移に
関し、次なる状態のための累積コストは、起こりえる遷
移のためのブランチメトリックと前回の状態におけるパ
ス累積コストとの合計よりも少なくなるように算定され
る。いくつかのパスが一シンボルインスタントから次の
シンボルインスタントまで遷移で生き残るが、シンボル
インスタントにおける最小累積コストの内最小のものに
基づくただ一つの最小累積コストパスがあり、起こりえ
るブランチを遡行して存在している。続いて起こるシン
ボルインスタントにおける生き残りブランチデータは一
列に蓄積される。所与のシンボルインスタントで始ま
り、かつそれまでのシンボルインスタントを通して展開
されてきた生き残りブランチデータを介して最小累積コ
ストパスを識別することはトレースバックと呼ばれてい
る。一般的な従来技術用途では単一のトレースバックに
用いられていた。最小累積コストパスが展開される列を
遡行するシンボルインスタント数はトレースバックの長
さ、あるいは深さとして表わされる。そして、トレース
バックの終わりに最小累積コストに関連した列内の個別
状態がそのシンボルインスタントにおいて送信された可
能性が最も高いビットに翻訳される。トレースバック長
が長ければ長いほど復号化シンボルの判断における精度
は増す。
【０００５】
【発明が解決しようとする課題】生き残りブランチデー
タのマトリックスを構築する間、各シンボルインスタン
ト毎に、トレースバックにより更新動作がその後に続け
られる。そして、有効復号化シンボル以前に生じるトレ
ースバック長に相当したシンボルインスタントの待ち時
間が得られる。通例トレースバックは固定長を有してい
る。そして、生き残りブランチデータのマトリックスが
完成する際に、トレースバック長の総量と等しい残りの
復号化シンボルを該マトリックスから得る必要がある。
すなわち、生き残りブランチデータのマトリックス完成
の後に残された復号化シンボルを得る技術が当該技術分
野において依然として求められている。
タのマトリックスを構築する間、各シンボルインスタン
ト毎に、トレースバックにより更新動作がその後に続け
られる。そして、有効復号化シンボル以前に生じるトレ
ースバック長に相当したシンボルインスタントの待ち時
間が得られる。通例トレースバックは固定長を有してい
る。そして、生き残りブランチデータのマトリックスが
完成する際に、トレースバック長の総量と等しい残りの
復号化シンボルを該マトリックスから得る必要がある。
すなわち、生き残りブランチデータのマトリックス完成
の後に残された復号化シンボルを得る技術が当該技術分
野において依然として求められている。
【０００６】
【発明を解決するための手段】本発明の一様態によれ
ば、生き残りブランチデータを含む記憶レジスタの一列
中くまなくパスの跡をたどる（トレースバックする）た
めの通信システムおよびその方法が開示されている。こ
のトレースバックは復号化シンボルを獲得する。この当
該方法は第一のシンボルインスタントにおいて記憶レジ
スタからの第一のトレースバックを開始する方法も含ん
でいる。該トレースバックは第一の所定シンボルインス
タント数だけ列を遡行してパスの跡をたどり、第一の復
号化シンボルを得る。そしてトレースバックの長さは変
えられ他のトレースバックが実行される。このプロセス
は残りの復号化シンボルがすべて得られるまで繰り返さ
れる。また代替案としての一実施例によれば、各トレー
スバックが多重復号化シンボルを得ながら、そのトレー
スバック長は拘束長以下の長さにまで繰り返して減少さ
れる。
ば、生き残りブランチデータを含む記憶レジスタの一列
中くまなくパスの跡をたどる（トレースバックする）た
めの通信システムおよびその方法が開示されている。こ
のトレースバックは復号化シンボルを獲得する。この当
該方法は第一のシンボルインスタントにおいて記憶レジ
スタからの第一のトレースバックを開始する方法も含ん
でいる。該トレースバックは第一の所定シンボルインス
タント数だけ列を遡行してパスの跡をたどり、第一の復
号化シンボルを得る。そしてトレースバックの長さは変
えられ他のトレースバックが実行される。このプロセス
は残りの復号化シンボルがすべて得られるまで繰り返さ
れる。また代替案としての一実施例によれば、各トレー
スバックが多重復号化シンボルを得ながら、そのトレー
スバック長は拘束長以下の長さにまで繰り返して減少さ
れる。
【０００７】
【実施例】図１のブロック図で示されるトランシーバ１
０は本発明を説明する一例である。トランシーバ１０は
移動ディジタルセル電話等の通信システム、あるいは通
信システムの一部分をなす。トランシーバ１０は送信機
１２および受信機１４からなる。送信機１２は復号信号
を送信し受信機１４はその信号を受信する。図２はトラ
ンシーバ１０をより詳細に示す部分ブロック図であり、
ここでトランシーバ１０は誤り修正コプロセッサ３０を
備えたディジタル信号プロセッサ（ＤＳＰ）２０を有し
ている。誤り修正コプロセッサ３０はＤＳＰ２０内に埋
め込まれていてもよい。ＤＳＰ２０のランダムアクセス
メモリ（ＲＡＭ）のレジスタのいくつかはトレースバッ
クＲＡＭ２８として割り振られる。その代わりとして専
用ＲＡＭが与えられてもよい。そしてトレースバックＲ
ＡＭ２８はＤＳＰ２０およびコプロセッサ３０の両方に
対してアクセス可能となる。
０は本発明を説明する一例である。トランシーバ１０は
移動ディジタルセル電話等の通信システム、あるいは通
信システムの一部分をなす。トランシーバ１０は送信機
１２および受信機１４からなる。送信機１２は復号信号
を送信し受信機１４はその信号を受信する。図２はトラ
ンシーバ１０をより詳細に示す部分ブロック図であり、
ここでトランシーバ１０は誤り修正コプロセッサ３０を
備えたディジタル信号プロセッサ（ＤＳＰ）２０を有し
ている。誤り修正コプロセッサ３０はＤＳＰ２０内に埋
め込まれていてもよい。ＤＳＰ２０のランダムアクセス
メモリ（ＲＡＭ）のレジスタのいくつかはトレースバッ
クＲＡＭ２８として割り振られる。その代わりとして専
用ＲＡＭが与えられてもよい。そしてトレースバックＲ
ＡＭ２８はＤＳＰ２０およびコプロセッサ３０の両方に
対してアクセス可能となる。
【０００８】ここで、間接アドレス技術がコプロセッサ
からのデータの読み書きに用いられる。コプロセッサ３
０内のあるアドレス（番地）のレジスタにデータを書き
込むために、一アドレスがアドレスレジスタ２４に対し
て書き込まれ、そのデータがデータレジスタ２６に対し
て書き込まれる。該アドレスはＤＳＰ２０からコプロセ
ッサ３０内のアドレスジェネレータに転送され、対応す
るレジスタのアドレスに翻訳される。コプロセッサ３０
内のあるアドレスのレジスタからデータを読むために
は、一アドレスがＤＳＰ２０のアドレスレジスタ中に書
き込まれる。そして該アドレスはコプロセッサに転送さ
れ、コプロセッサ３０内の対応するレジスタのアドレス
宛てに翻訳される。そして、アドレス化されたコプロセ
ッサレジスタにおけるデータはＤＳＰ２０のデータレジ
スタ２６を読むことによって読み出される。命令はある
命令を命令レジスタ２２中に書き込むことによってコプ
ロセッサに手渡される。
からのデータの読み書きに用いられる。コプロセッサ３
０内のあるアドレス（番地）のレジスタにデータを書き
込むために、一アドレスがアドレスレジスタ２４に対し
て書き込まれ、そのデータがデータレジスタ２６に対し
て書き込まれる。該アドレスはＤＳＰ２０からコプロセ
ッサ３０内のアドレスジェネレータに転送され、対応す
るレジスタのアドレスに翻訳される。コプロセッサ３０
内のあるアドレスのレジスタからデータを読むために
は、一アドレスがＤＳＰ２０のアドレスレジスタ中に書
き込まれる。そして該アドレスはコプロセッサに転送さ
れ、コプロセッサ３０内の対応するレジスタのアドレス
宛てに翻訳される。そして、アドレス化されたコプロセ
ッサレジスタにおけるデータはＤＳＰ２０のデータレジ
スタ２６を読むことによって読み出される。命令はある
命令を命令レジスタ２２中に書き込むことによってコプ
ロセッサに手渡される。
【０００９】上記方法で、複合受信信号ＺＩとＺＱ、複
合タップ重量ＨＩ（ｎ）とＨＩ（ｎ）（ここで、ｎ＝
１，２，．．．５）、ソフトシンボルＳ0 〜Ｓ5 、およ
び生成整式Ｇ0 〜Ｇ5 がコプロセッサ３０内部でのブラ
ンチメトリックユニット１５４の入力として与えられ
る。ブランチメトリックユニット１５４は、更新ユニッ
ト３２の個々の状態につき二つのブランチメトリック値
ＢＭ０およびＢＭ１を提供する。そしてブランチメトリ
ック値は従来の技術分野において知られているように使
用され、累積コストを更新する。更新ユニット３２はト
レースバックユニット３６に対して最小累積コスト（Ｍ
ＡＣ）レジスタ４２に蓄積されている最小累積コストを
提供する。また更新ユニット３２は、最小累積コストを
生じたトレースバックＲＡＭ２８内のレジスタの番地を
提供し、そのアドレスをＭＩＤＸレジスタ４０に蓄積す
る。トレースバックユニット３６は、復号化シンボルの
ソフト判定信頼レベルに加え、レジスタの列の始めから
終わりまでの間の最小累積コストパスを確定する個々の
状態情報をトレースバックＲＡＭ２８に与える。さら
に、トレースバックの最後に、更新ユニット３２は一復
号化シンボルを復号化シンボルレジスタ（ＤＳＲ）３４
を経由してＤＳＰ２０に提供する。
合タップ重量ＨＩ（ｎ）とＨＩ（ｎ）（ここで、ｎ＝
１，２，．．．５）、ソフトシンボルＳ0 〜Ｓ5 、およ
び生成整式Ｇ0 〜Ｇ5 がコプロセッサ３０内部でのブラ
ンチメトリックユニット１５４の入力として与えられ
る。ブランチメトリックユニット１５４は、更新ユニッ
ト３２の個々の状態につき二つのブランチメトリック値
ＢＭ０およびＢＭ１を提供する。そしてブランチメトリ
ック値は従来の技術分野において知られているように使
用され、累積コストを更新する。更新ユニット３２はト
レースバックユニット３６に対して最小累積コスト（Ｍ
ＡＣ）レジスタ４２に蓄積されている最小累積コストを
提供する。また更新ユニット３２は、最小累積コストを
生じたトレースバックＲＡＭ２８内のレジスタの番地を
提供し、そのアドレスをＭＩＤＸレジスタ４０に蓄積す
る。トレースバックユニット３６は、復号化シンボルの
ソフト判定信頼レベルに加え、レジスタの列の始めから
終わりまでの間の最小累積コストパスを確定する個々の
状態情報をトレースバックＲＡＭ２８に与える。さら
に、トレースバックの最後に、更新ユニット３２は一復
号化シンボルを復号化シンボルレジスタ（ＤＳＲ）３４
を経由してＤＳＰ２０に提供する。
【００１０】トレースバック長レジスタ（ＴＢＬＲ）３
８はトレースバック長を格納しているレジスタであり、
そのトレースバック長は現存トレースバック長を重ね書
きすることによって変えられる。このように、トレース
バック長はプログラム可能である。ＤＳＰ２０からコプ
ロセッサ３０に宛てたトレースバック命令により開始さ
れたトレースバックは、以前の、あるいは後に続いて起
こるトレースバックのトレースバック長とは異なるトレ
ースバック長で実行され得る。ＤＳＰからの更新命令
は、生き残りブランチデータで満たされるレジスタの列
のようにトレースバックＲＡＭの他のセルを満たす。ト
レースバックは二つの更新命令の間で、あるいは更新す
るシンボルがもはやない時の更新命令の後でさえも実行
され得る。また、多重トレースバックは単一のシンボル
インスタントにおいて実行されてもよい。
８はトレースバック長を格納しているレジスタであり、
そのトレースバック長は現存トレースバック長を重ね書
きすることによって変えられる。このように、トレース
バック長はプログラム可能である。ＤＳＰ２０からコプ
ロセッサ３０に宛てたトレースバック命令により開始さ
れたトレースバックは、以前の、あるいは後に続いて起
こるトレースバックのトレースバック長とは異なるトレ
ースバック長で実行され得る。ＤＳＰからの更新命令
は、生き残りブランチデータで満たされるレジスタの列
のようにトレースバックＲＡＭの他のセルを満たす。ト
レースバックは二つの更新命令の間で、あるいは更新す
るシンボルがもはやない時の更新命令の後でさえも実行
され得る。また、多重トレースバックは単一のシンボル
インスタントにおいて実行されてもよい。
【００１１】図３は、通例基地局、あるいは移動ディジ
タルセル電話から他へと送信される情報のフレーム、あ
るいは伝送バーストの一例１００を示している。伝送バ
ーストは所定数のビットを含み、各フレームは開始ビッ
ト１０２、第一のセット情報ビット１０４、導入ビット
１０６、第二のセット情報ビット１０８および終了ビッ
ト１１０を有している。本発明の一実施例においては、
三ビットの開始および終了ビットであり、各セット情報
ビットは５８ビット、導入ビットは２６ビットで、一フ
レームにつきビットの総計は１４８ビットとなる。ま
た、この導入ビットは公知であり、開始および終了ビッ
トも知られており、通例はそれぞれ零である。
タルセル電話から他へと送信される情報のフレーム、あ
るいは伝送バーストの一例１００を示している。伝送バ
ーストは所定数のビットを含み、各フレームは開始ビッ
ト１０２、第一のセット情報ビット１０４、導入ビット
１０６、第二のセット情報ビット１０８および終了ビッ
ト１１０を有している。本発明の一実施例においては、
三ビットの開始および終了ビットであり、各セット情報
ビットは５８ビット、導入ビットは２６ビットで、一フ
レームにつきビットの総計は１４８ビットとなる。ま
た、この導入ビットは公知であり、開始および終了ビッ
トも知られており、通例はそれぞれ零である。
【００１２】図４はトレースバックＲＡＭ２８における
記憶レジスタ列に蓄積された生き残りブランチデータの
マトリックスを示す図であり、それはビタビデコーダ中
のトレースバック動作の理解に役立つ。ここでは、最尤
系列推定を提供する最尤パスがこのマトリックスを示す
図上を覆って示されている。状態あるいは（水平に示さ
れる）シンボルインスタントはＮ個数あり、一例として
図４でこのＮは６４個である。そして各状態、あるいは
各シンボルインスタントにおいて、０〜２C-1−１の範
囲の状態数（垂直に示される）がある（ここでＣは拘束
長である）。これらの状態は個別状態と呼ばれる。図４
において示されるマトリックスは、当該技術分野におい
ては公知のように、一時に一シンボルインスタントで構
成される。このマトリックスは一セルを構成する各シン
ボルインスタント毎にエントリーする。ＤＳＰ２０から
コプロセッサ３０への単一の更新命令が更新動作を更新
ユニット３２によって開始し、マトリックスエントリー
の一セルを生じる。シンボルインスタント毎に、図４に
おいて示される実施例の各個別状態は、次のシンボルイ
ンスタントにおいて起こり得る二つの個別状態へのみ遷
移することができる。また同時に、次のシンボルインス
タントにおける各個別状態は遷移が生じる状態として考
えられる以前の個別状態としては二つの状態の可能性し
か有していないということが言える。他のデコーダは、
次の状態への、あるいは前回の状態からの遷移の可能性
を三つ以上持っている。
記憶レジスタ列に蓄積された生き残りブランチデータの
マトリックスを示す図であり、それはビタビデコーダ中
のトレースバック動作の理解に役立つ。ここでは、最尤
系列推定を提供する最尤パスがこのマトリックスを示す
図上を覆って示されている。状態あるいは（水平に示さ
れる）シンボルインスタントはＮ個数あり、一例として
図４でこのＮは６４個である。そして各状態、あるいは
各シンボルインスタントにおいて、０〜２C-1−１の範
囲の状態数（垂直に示される）がある（ここでＣは拘束
長である）。これらの状態は個別状態と呼ばれる。図４
において示されるマトリックスは、当該技術分野におい
ては公知のように、一時に一シンボルインスタントで構
成される。このマトリックスは一セルを構成する各シン
ボルインスタント毎にエントリーする。ＤＳＰ２０から
コプロセッサ３０への単一の更新命令が更新動作を更新
ユニット３２によって開始し、マトリックスエントリー
の一セルを生じる。シンボルインスタント毎に、図４に
おいて示される実施例の各個別状態は、次のシンボルイ
ンスタントにおいて起こり得る二つの個別状態へのみ遷
移することができる。また同時に、次のシンボルインス
タントにおける各個別状態は遷移が生じる状態として考
えられる以前の個別状態としては二つの状態の可能性し
か有していないということが言える。他のデコーダは、
次の状態への、あるいは前回の状態からの遷移の可能性
を三つ以上持っている。
【００１３】ブランチメトリックは起こりえる各ブラン
チを考慮してシンボルインスタント毎に計算される。当
該技術分野においてはブランチメトリックを算定する多
様な方法が知られている。所与の次なる状態へと遷移す
る両方のブランチのブランチメトリックが算出され、そ
してそれぞれの起点となる個別状態の累積コストに付け
加えられる。これは二つの起こりえる累積コスト合計に
帰着する。そして二つの合計より少なくなるもの等、ブ
ランチメトリックの極値が次の状態累積コストとして選
択される。より少ない合計に当たる遷移が、その起点と
なる可能性を秘めた二つの個別状態から次に与えられる
個別状態への遷移として最も可能性が高くなる。そし
て、より高い可能性を秘めた遷移の起点となる個別状態
は、従来技術においてよく知られているように、次に与
えられる個別状態までの生き残りブランチとして（図４
のマトリックスを形成する）トレースバックＲＡＭ２８
に蓄積される。すなわち、より少ない合計が次の個別状
態の累積コストとなる。このプロセスはビットストリー
ムのシンボルのすべてが復号されるまで、次なる個別状
態の各々に対して、あるいはまた各シンボルインスタン
ト間で繰り返される。
チを考慮してシンボルインスタント毎に計算される。当
該技術分野においてはブランチメトリックを算定する多
様な方法が知られている。所与の次なる状態へと遷移す
る両方のブランチのブランチメトリックが算出され、そ
してそれぞれの起点となる個別状態の累積コストに付け
加えられる。これは二つの起こりえる累積コスト合計に
帰着する。そして二つの合計より少なくなるもの等、ブ
ランチメトリックの極値が次の状態累積コストとして選
択される。より少ない合計に当たる遷移が、その起点と
なる可能性を秘めた二つの個別状態から次に与えられる
個別状態への遷移として最も可能性が高くなる。そし
て、より高い可能性を秘めた遷移の起点となる個別状態
は、従来技術においてよく知られているように、次に与
えられる個別状態までの生き残りブランチとして（図４
のマトリックスを形成する）トレースバックＲＡＭ２８
に蓄積される。すなわち、より少ない合計が次の個別状
態の累積コストとなる。このプロセスはビットストリー
ムのシンボルのすべてが復号されるまで、次なる個別状
態の各々に対して、あるいはまた各シンボルインスタン
ト間で繰り返される。
【００１４】トレースバックＲＡＭ２８はモジュロアド
レッシングを用いてアドレスされ得る。これは円形とな
って出現する有限長の列に帰着する。１〜６４に当てら
れた６４個のシンボルインスタントを備えた一列におい
て、シンボルインスタント３０から開始されたトレース
バックの長さの場合を考慮する。そしてトレースバック
はシンボルインスタント３０に始まり、シンボルインス
タント２９，２８，２７と下ってシンボルインスタント
１まで遡行して、シンボルインスタント６４，６３，６
２、そしてその前へとシンボルインスタント３４に達す
るまで後をたどる。そしてシンボルインスタント３４に
おいて、最小累積コストに関連した個別状態が復号化シ
ンボルに翻訳される。シンボルインスタント毎の復号化
シンボルは生き残りブランチデータのマトリックスが完
成するまで書き込むことによって得られる。そして、累
積コストに関して最小値を備えた最後のシンボルインス
タントにおける個別状態で開始し、一回マトリックスを
遡行して跡を追う。このトレースバックのシンボルイン
スタント毎に、起点となる個別状態は従来技術において
公知であるそのシンボルインスタント用復号化シンボル
に翻訳される。
レッシングを用いてアドレスされ得る。これは円形とな
って出現する有限長の列に帰着する。１〜６４に当てら
れた６４個のシンボルインスタントを備えた一列におい
て、シンボルインスタント３０から開始されたトレース
バックの長さの場合を考慮する。そしてトレースバック
はシンボルインスタント３０に始まり、シンボルインス
タント２９，２８，２７と下ってシンボルインスタント
１まで遡行して、シンボルインスタント６４，６３，６
２、そしてその前へとシンボルインスタント３４に達す
るまで後をたどる。そしてシンボルインスタント３４に
おいて、最小累積コストに関連した個別状態が復号化シ
ンボルに翻訳される。シンボルインスタント毎の復号化
シンボルは生き残りブランチデータのマトリックスが完
成するまで書き込むことによって得られる。そして、累
積コストに関して最小値を備えた最後のシンボルインス
タントにおける個別状態で開始し、一回マトリックスを
遡行して跡を追う。このトレースバックのシンボルイン
スタント毎に、起点となる個別状態は従来技術において
公知であるそのシンボルインスタント用復号化シンボル
に翻訳される。
【００１５】その代わりとして、生き残りブランチデー
タのマトリックスを構築する間、シンボルインスタント
毎に所定長のトレースバック動作が開始され、前回のシ
ンボルインスタントにおける復号化シンボルを得ること
もできる。前回のシンボルインスタントは、トレースバ
ックがトレースバック長によって開始される現在のシン
ボルインスタントより先に起こるものである。トレース
バックＲＡＭが生き残りブランチデータで満たされるに
つれ、ＤＳＰ２０は更新およびトレースバック間の命令
を交互に出す。各更新はマトリックスにおいてもう一つ
のセルを構築する。各トレースバックはある信号を復号
し、ＤＳＲ３４を経由してＤＳＰ２０へと復号化シンボ
ルを与える。更新がすべて終了した後に、更新命令は削
除され、後に続くトレースバックが残りのシンボルを復
号する。シンボルインスタントが増加する毎に、もう一
つのトレースバックが他の復号化シンボルを与えること
になる。このように、一定長トレースバックに対して、
連続して起こるシンボルインスタントでの一連の復号化
シンボルが得られる。初期のトレースバックは無効と思
われるシンボルをも復号するので捨てられる。トレース
バック長に相当するシンボルインスタントの待ち時間の
後、復号化シンボルは有効であるとみなされる。
タのマトリックスを構築する間、シンボルインスタント
毎に所定長のトレースバック動作が開始され、前回のシ
ンボルインスタントにおける復号化シンボルを得ること
もできる。前回のシンボルインスタントは、トレースバ
ックがトレースバック長によって開始される現在のシン
ボルインスタントより先に起こるものである。トレース
バックＲＡＭが生き残りブランチデータで満たされるに
つれ、ＤＳＰ２０は更新およびトレースバック間の命令
を交互に出す。各更新はマトリックスにおいてもう一つ
のセルを構築する。各トレースバックはある信号を復号
し、ＤＳＲ３４を経由してＤＳＰ２０へと復号化シンボ
ルを与える。更新がすべて終了した後に、更新命令は削
除され、後に続くトレースバックが残りのシンボルを復
号する。シンボルインスタントが増加する毎に、もう一
つのトレースバックが他の復号化シンボルを与えること
になる。このように、一定長トレースバックに対して、
連続して起こるシンボルインスタントでの一連の復号化
シンボルが得られる。初期のトレースバックは無効と思
われるシンボルをも復号するので捨てられる。トレース
バック長に相当するシンボルインスタントの待ち時間の
後、復号化シンボルは有効であるとみなされる。
【００１６】図５は各シンボルインスタント間のトレー
スバック長の一例を示す。ここで第一のトレースバック
長がトレースバック長レジスタ３８に対して書き込まれ
る。生き残りブランチデータのマトリックスが形成され
る時に、第一のトレースバック長を有するトレースバッ
クが実行される。そしてＤＳＰ２０からコプロセッサ３
０に対する単一の命令が、トレースバックユニット３６
によってトレースバックを開始する。初期のトレースバ
ック長は大変短くとも、例えば１でもよい。そしてトレ
ースバックは、以前の伝送バーストからの生き残りブラ
ンチデータを有するトレリス部分へと循環してもよい。
このトレースバックの最後にこの復号化シンボルは捨て
られるのが通例となっている。続けて起こるトレースバ
ックは、トレースバックユニットに対する命令を繰り返
すことにより、同じトレースバックを備えて実行され得
る。上記トレースバックの各最終時にその復号化シンボ
ルは捨てられるのが通例となっている。復号化シンボル
が捨てられるような非常に短いトレースバック長を有す
るトレースバックの実行においては、時間資源および使
用されないシンボルの生成に費やされるエネルギーを最
小限にとどめられる。
スバック長の一例を示す。ここで第一のトレースバック
長がトレースバック長レジスタ３８に対して書き込まれ
る。生き残りブランチデータのマトリックスが形成され
る時に、第一のトレースバック長を有するトレースバッ
クが実行される。そしてＤＳＰ２０からコプロセッサ３
０に対する単一の命令が、トレースバックユニット３６
によってトレースバックを開始する。初期のトレースバ
ック長は大変短くとも、例えば１でもよい。そしてトレ
ースバックは、以前の伝送バーストからの生き残りブラ
ンチデータを有するトレリス部分へと循環してもよい。
このトレースバックの最後にこの復号化シンボルは捨て
られるのが通例となっている。続けて起こるトレースバ
ックは、トレースバックユニットに対する命令を繰り返
すことにより、同じトレースバックを備えて実行され得
る。上記トレースバックの各最終時にその復号化シンボ
ルは捨てられるのが通例となっている。復号化シンボル
が捨てられるような非常に短いトレースバック長を有す
るトレースバックの実行においては、時間資源および使
用されないシンボルの生成に費やされるエネルギーを最
小限にとどめられる。
【００１７】トレリスを構築する間、所定のシンボルイ
ンスタントにおいて、トレースバック長は第二のトレー
スバック長に変更されてもよい。これはトレースバック
長レジスタ３８を第二のトレースバック長でもって重ね
書きすることによって達成される。通例、第二のトレー
スバック長は第一のトレースバック長よりも実質的に大
きい。トレースバック長が長くなればなるほど復号化シ
ンボル決定の精度は増す。そして、第二のトレースバッ
ク長を有するトレースバックは所定のシンボルインスタ
ントから開始される。例えば、シンボルインスタントに
おいて、長さ３１のトレースバックが開始され得る。こ
のトレースバックはシンボルインスタント１の間の最終
復号化シンボルに帰着する。シンボルインスタント３３
およびそれに続いて起こるシンボルインスタントにおい
て、トレースバック長は第二のトレースバック長に維持
されるか、あるいはより短いトレースバック長に変更さ
れる。図５は、シンボルインスタントＮ（ここでは６
４）の間中、第二のトレースバック長に維持されたトレ
ースバック長を示している。
ンスタントにおいて、トレースバック長は第二のトレー
スバック長に変更されてもよい。これはトレースバック
長レジスタ３８を第二のトレースバック長でもって重ね
書きすることによって達成される。通例、第二のトレー
スバック長は第一のトレースバック長よりも実質的に大
きい。トレースバック長が長くなればなるほど復号化シ
ンボル決定の精度は増す。そして、第二のトレースバッ
ク長を有するトレースバックは所定のシンボルインスタ
ントから開始される。例えば、シンボルインスタントに
おいて、長さ３１のトレースバックが開始され得る。こ
のトレースバックはシンボルインスタント１の間の最終
復号化シンボルに帰着する。シンボルインスタント３３
およびそれに続いて起こるシンボルインスタントにおい
て、トレースバック長は第二のトレースバック長に維持
されるか、あるいはより短いトレースバック長に変更さ
れる。図５は、シンボルインスタントＮ（ここでは６
４）の間中、第二のトレースバック長に維持されたトレ
ースバック長を示している。
【００１８】シンボルインスタント毎に、第二のトレー
スバック長を有するトレースバックは上述したように最
終の復号化シンボルに帰着する。シンボルインスタント
３３において開始された長さ３１のトレースバックはシ
ンボルインスタント２での最終符号化シンボルに帰着す
る。シンボルインスタント３４において開始された長さ
３１のトレースバックはシンボルインスタント３での最
終復号化シンボルに帰着する。このプロセスはシンボル
インスタントＮの始めから終わりまで続けられる。そし
てシンボルインスタント６４における更新命令の後、ト
レースバックＲＡＭ２８中の生き残りブランチデータの
マトリックスは完成される。シンボルインスタント６４
から開始されたトレースバック長３１を有するトレース
バックはシンボルインスタント３３での最終復号化シン
ボルに帰着する。
スバック長を有するトレースバックは上述したように最
終の復号化シンボルに帰着する。シンボルインスタント
３３において開始された長さ３１のトレースバックはシ
ンボルインスタント２での最終符号化シンボルに帰着す
る。シンボルインスタント３４において開始された長さ
３１のトレースバックはシンボルインスタント３での最
終復号化シンボルに帰着する。このプロセスはシンボル
インスタントＮの始めから終わりまで続けられる。そし
てシンボルインスタント６４における更新命令の後、ト
レースバックＲＡＭ２８中の生き残りブランチデータの
マトリックスは完成される。シンボルインスタント６４
から開始されたトレースバック長３１を有するトレース
バックはシンボルインスタント３３での最終復号化シン
ボルに帰着する。
【００１９】シンボルインスタント３４からＮの間の最
終復号化シンボルを得るために、トレースバック命令が
繰り返し実行される。トレースバック命令が繰り返し実
行される回数はトレースバック長が長い（ここでは３
１）ユニット数に対応する。シンボルインスタント６４
において開始され、連続して起こるトレースバックの各
々に関して、トレースバック長は、図５に示されるよう
に、一まで減少される等、変更される。繰り返されるト
レースバック長のデクリメント（減少分）はトレースバ
ック長レジスタ３８を重ね書きすることにより達成され
るか、あるいはトレースバックユニット３６が自動的に
そのトレースバック長を減少し、デクリメントされたト
レースバック長の値をトレースバック長レジスタ３８に
対して書き込むことができる。
終復号化シンボルを得るために、トレースバック命令が
繰り返し実行される。トレースバック命令が繰り返し実
行される回数はトレースバック長が長い（ここでは３
１）ユニット数に対応する。シンボルインスタント６４
において開始され、連続して起こるトレースバックの各
々に関して、トレースバック長は、図５に示されるよう
に、一まで減少される等、変更される。繰り返されるト
レースバック長のデクリメント（減少分）はトレースバ
ック長レジスタ３８を重ね書きすることにより達成され
るか、あるいはトレースバックユニット３６が自動的に
そのトレースバック長を減少し、デクリメントされたト
レースバック長の値をトレースバック長レジスタ３８に
対して書き込むことができる。
【００２０】トレースバック命令の繰り返し実行は残り
の最終シンボルを得るいかなる手段においても種々の長
さのトレースバックに実行することができる。シンボル
インスタントＮにおいて、一連のトレースバックはトレ
ースバック長ｋ−ｍ（ｍ＝０，１，２，．．．ｋ−１、
ここでｋは第二のトレースバック長である）を有して開
始される。各トレースバックは生き残りブランチデータ
の記憶レジスタのマトリックス列に遡行してパスの跡を
たどり、復号化シンボルを判断する。その代わりとし
て、シンボルインスタント３４からＮの間の最終復号化
シンボルは、第二のトレースバック長から一方のそれま
での各長さのトレースバックを実行することなしに獲得
され得る。ここでは図６に示されるシフトレジスタ２０
０が用いられ、このシフトレジスタ２００の段数はｎで
ある。
の最終シンボルを得るいかなる手段においても種々の長
さのトレースバックに実行することができる。シンボル
インスタントＮにおいて、一連のトレースバックはトレ
ースバック長ｋ−ｍ（ｍ＝０，１，２，．．．ｋ−１、
ここでｋは第二のトレースバック長である）を有して開
始される。各トレースバックは生き残りブランチデータ
の記憶レジスタのマトリックス列に遡行してパスの跡を
たどり、復号化シンボルを判断する。その代わりとし
て、シンボルインスタント３４からＮの間の最終復号化
シンボルは、第二のトレースバック長から一方のそれま
での各長さのトレースバックを実行することなしに獲得
され得る。ここでは図６に示されるシフトレジスタ２０
０が用いられ、このシフトレジスタ２００の段数はｎで
ある。
【００２１】シンボルインスタントＮにおいて、ＭＩＤ
Ｘ４０のアドレスで始まりトレースバックは実行され
る。トレースバック長の一例が３１である。各シンボル
インスタント間の最尤系列ビットは連続してシフトレジ
スタ２００にシフトされる。そして最尤系列ビットの最
後のＣ−１ビットが、トレースバックレジスタ（ＴＢ
Ｒ）２０２に転送され、図６に示されるように正しく並
べられる。シフトレジスタ２００の（ｎ−（ｃ−１））
上位ビットはＴＢＲ２０２への転送の上で零にマスクさ
れてもよい。これらの上位ビットが零にマスクされない
場合には、ｎ復号化シンボルがＴＢＲ２０２に転送さ
れ、トレースバック長はｎまで減少される得る。トレー
スバックレジスタ２０２での最小有効ビットは、トレー
スバックによって決定された前回のシンボルインスタン
ト間の復号化シンボルである。すなわち、シンボルイン
スタント３３間の復号化シンボルである。そして次のビ
ットは、次に続けて起こるシンボルインスタント３４間
の復号化シンボルである。第三のビットはシンボルイン
スタント３５間の復号化シンボルである。但し、他の実
働化においては異なるオーダが与えられるかもしれな
い。
Ｘ４０のアドレスで始まりトレースバックは実行され
る。トレースバック長の一例が３１である。各シンボル
インスタント間の最尤系列ビットは連続してシフトレジ
スタ２００にシフトされる。そして最尤系列ビットの最
後のＣ−１ビットが、トレースバックレジスタ（ＴＢ
Ｒ）２０２に転送され、図６に示されるように正しく並
べられる。シフトレジスタ２００の（ｎ−（ｃ−１））
上位ビットはＴＢＲ２０２への転送の上で零にマスクさ
れてもよい。これらの上位ビットが零にマスクされない
場合には、ｎ復号化シンボルがＴＢＲ２０２に転送さ
れ、トレースバック長はｎまで減少される得る。トレー
スバックレジスタ２０２での最小有効ビットは、トレー
スバックによって決定された前回のシンボルインスタン
ト間の復号化シンボルである。すなわち、シンボルイン
スタント３３間の復号化シンボルである。そして次のビ
ットは、次に続けて起こるシンボルインスタント３４間
の復号化シンボルである。第三のビットはシンボルイン
スタント３５間の復号化シンボルである。但し、他の実
働化においては異なるオーダが与えられるかもしれな
い。
【００２２】トレースバックの長さはトレースバックＲ
ＡＭ２８対して（Ｃ−１）までデクリメントされ（減少
され）、他のトレースバックが実行される。このトレー
スバックは次の（Ｃ−１）シンボルインスタント３６，
３７および３８間の復号化シンボルを獲得する。そして
該プロセスはＮシンボルインスタント間のすべてで復号
化シンボルが得られるまで繰り返される。最後のトレー
スバックは（Ｃ−１）復号化シンボルよりも少ない復号
化シンボルを得るかもしれない。トレースバック長はＴ
ＢＬＲ３８中で現在のトレースバック長を重ね書きする
ことにより、あるいはカウンタを設定し各トレースバッ
クに続いてトレースバック長を自動的に減少することに
よりデクリメントされる（減少される）。シフトレジス
タ２００およびトレースバックレジスタ２０２を用いる
利点は図５にてうかがえ、そこでは二つ分のステップで
トレースバック長を減少することが２０４にて示され、
三つのステップで減少することは２０６において示され
ており、これらは参照符号なしに示された個別のデクリ
メント（減少分）と比較して示されている。いったん列
が完成すれば、残りのシンボルインスタント間の復号化
シンボルを得るためにより少ないトレースバックが必要
となる。シンボルインスタントＮにおいて、一連のトレ
ースバックはトレースバック長ｋ−ｍ（ここでｍはｃ−
１、またはｎ等の単位よりも大きな値を取ることができ
る）を有して開始され得る。
ＡＭ２８対して（Ｃ−１）までデクリメントされ（減少
され）、他のトレースバックが実行される。このトレー
スバックは次の（Ｃ−１）シンボルインスタント３６，
３７および３８間の復号化シンボルを獲得する。そして
該プロセスはＮシンボルインスタント間のすべてで復号
化シンボルが得られるまで繰り返される。最後のトレー
スバックは（Ｃ−１）復号化シンボルよりも少ない復号
化シンボルを得るかもしれない。トレースバック長はＴ
ＢＬＲ３８中で現在のトレースバック長を重ね書きする
ことにより、あるいはカウンタを設定し各トレースバッ
クに続いてトレースバック長を自動的に減少することに
よりデクリメントされる（減少される）。シフトレジス
タ２００およびトレースバックレジスタ２０２を用いる
利点は図５にてうかがえ、そこでは二つ分のステップで
トレースバック長を減少することが２０４にて示され、
三つのステップで減少することは２０６において示され
ており、これらは参照符号なしに示された個別のデクリ
メント（減少分）と比較して示されている。いったん列
が完成すれば、残りのシンボルインスタント間の復号化
シンボルを得るためにより少ないトレースバックが必要
となる。シンボルインスタントＮにおいて、一連のトレ
ースバックはトレースバック長ｋ−ｍ（ここでｍはｃ−
１、またはｎ等の単位よりも大きな値を取ることができ
る）を有して開始され得る。
【００２３】例示する数値が本発明の多様な実施例を説
明するのに用いられた一方で、本発明は説明された数値
に限定されるものではない。種々の長さとオーダーのト
レースバックが本発明の範囲内で考えられる。また、ト
レースバックＲＡＭ２８におけるレジスタのマトリック
スがＮユニットの長さを有すると説明されているが、す
べてがＮを保有している必要はない。いったんトレース
バックが実行され、符号化シンボルが所定シンボルイン
スタント間で得られたら、その所定シンボルインスタン
トにおける生き残りブランチデータはさらなる値に由来
するものではない。レジスタのマトリックスが、直近に
累積されたコストデータを受け取る一つのレジスタを加
え、トレースバック長の一長さを備えていさえすればよ
い。
明するのに用いられた一方で、本発明は説明された数値
に限定されるものではない。種々の長さとオーダーのト
レースバックが本発明の範囲内で考えられる。また、ト
レースバックＲＡＭ２８におけるレジスタのマトリック
スがＮユニットの長さを有すると説明されているが、す
べてがＮを保有している必要はない。いったんトレース
バックが実行され、符号化シンボルが所定シンボルイン
スタント間で得られたら、その所定シンボルインスタン
トにおける生き残りブランチデータはさらなる値に由来
するものではない。レジスタのマトリックスが、直近に
累積されたコストデータを受け取る一つのレジスタを加
え、トレースバック長の一長さを備えていさえすればよ
い。
【００２４】また、ＲＡＭ２８はハード判定データ、あ
るいはソフト判定データを含んでいてもよい。ハード判
定データは１６ビットワードにつき１６のハード判定で
もって蓄積され得る。ソフト判定データは１６ビットワ
ードにつき二つのソフト判定でもって蓄積され得る。本
発明の実施例は結合パイプライニングとして説明されて
はいないけれども、本技術分野の当業者にとって、設計
にパイプライニングを用いることにより向上した計算効
率を得ることは容易に了承されることである。パイプラ
イニングは以前のセットデータで計算を完了する前に設
定された新規データで計算を開始することによって達成
される。そして、パイプライニングで使用されるラッチ
が多くなればなるほど、パイプライニングの深さは大き
くなる。パイプライニングはパイプラインを占めるのに
必要な計算時間での初期待ち時間の原因となるが、加算
器および減算器等の使用を極限まで増やす。
るいはソフト判定データを含んでいてもよい。ハード判
定データは１６ビットワードにつき１６のハード判定で
もって蓄積され得る。ソフト判定データは１６ビットワ
ードにつき二つのソフト判定でもって蓄積され得る。本
発明の実施例は結合パイプライニングとして説明されて
はいないけれども、本技術分野の当業者にとって、設計
にパイプライニングを用いることにより向上した計算効
率を得ることは容易に了承されることである。パイプラ
イニングは以前のセットデータで計算を完了する前に設
定された新規データで計算を開始することによって達成
される。そして、パイプライニングで使用されるラッチ
が多くなればなるほど、パイプライニングの深さは大き
くなる。パイプライニングはパイプラインを占めるのに
必要な計算時間での初期待ち時間の原因となるが、加算
器および減算器等の使用を極限まで増やす。
【００２５】
【発明の効果】本発明はこの技術を有する集積回路を用
いる通信システムおよび通信機器に特に有益である。上
記通信システムおよび通信機器は長いトラックバック長
を維持して復号プロセスにおける精度を増強し、それか
ら、すべてのシンボルが復号されるまで多様な技術を用
いてトレースバック長を減少するという利点を有する。
いる通信システムおよび通信機器に特に有益である。上
記通信システムおよび通信機器は長いトラックバック長
を維持して復号プロセスにおける精度を増強し、それか
ら、すべてのシンボルが復号されるまで多様な技術を用
いてトレースバック長を減少するという利点を有する。
【図１】本発明の一実施例に係るトランシーバのブロッ
ク図である。
ク図である。
【図２】誤り修正コプロセッサを備えたディジタル信号
プロセッサを示すトランシーバの部分ブロック図であ
る。
プロセッサを示すトランシーバの部分ブロック図であ
る。
【図３】伝送バーストの一例におけるビット構成を示す
図である。
図である。
【図４】本発明の説明に有益な記憶レジスタの一列に蓄
積された生き残りブランチデータを示すマトリックスで
ある。
積された生き残りブランチデータを示すマトリックスで
ある。
【図５】単一のシンボルインスタントにおいて開始され
た減少長さのトレースバックを示す図である。
た減少長さのトレースバックを示す図である。
【図６】可変長遷移レジスタを示す図である。
１０ 通信システム １２ 送信機 １４ 受信機 ２０ ＤＳＰ ２８ トレースバックＲＡＭ ３０ コプロセッサ ３２ 更新ユニット ３４ ＤＳＲ ３６ トレースバックユニット １５４ ビタビデコーダ（ブランチメトリックユニッ
ト）
ト）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレゴリー スチーヴン エラード イギリス国 アールジー12 ５ユーエー, バークシャー，ビンフィールド，ボルトン ズ レーン 29 (72)発明者 モハメッド シャフィウル モビン アメリカ合衆国 18052 ペンシルヴァニ ア，ホワイトホール，コーナーストーン プレイス 112
Claims (11)
- 【請求項１】 信号を受信する受信機を備えた通信シス
テムを作動し、拘束長によって決定される一次元記憶レ
ジスタ列に蓄積された種々のシンボルインスタント（シ
ンボルの生じる瞬間）からの生き残りブランチデータの
列を遡行してパスの跡をたどり復号化シンボルを獲得
し、コード化データを代表する信号を受信するステップ
（１４）と、受信信号をビタビデコーダに与えるステッ
プ（１４）と、複数のシンボルインスタントにおいて生
き残りブランチデータを該ビタビデコーダ（１５４）中
に生成するステップと、該生き残りブランチデータを記
憶レジスタの列（２８）に蓄積するステップ（３２）
と、所定シンボルインスタントにおいて一つの記憶レジ
スタから長さｋの第一のトレースバックを開始するステ
ップ（３６）とを有し、生き残りブランチデータの記憶
レジスタの列において前記生き残りブランチデータを遡
行して前記トレースバックがパスの跡をたどり復号化シ
ンボルを得る通信システムの作動方法において、 ａ．所定シンボルインスタントにおいて該記憶レジスタ
から長さｋ−ｍのトレースバックを開始し、ここでｋは
前記第一のトレースバックのトレースバック長でありｍ
は１≦ｍ≦ｋ−１の範囲であり、生き残りブランチデー
タの記憶レジスタ列（２８）を遡行して前記トレースバ
ックがパスの跡をたどり他の復号化シンボルを得るステ
ップと、 ｂ．前記ステップａを異なる値のｍで繰り返すステップ
とを有することを特徴とする通信システムの作動方法。 - 【請求項２】 前記ｍが拘束長以下のものに変更される
ことを特徴とする請求項１記載の通信システムの作動方
法。 - 【請求項３】 前記ｍが１，２，３，４，５および６か
らなる群から選択された値に変更されることを特徴とす
る請求項１記載の通信システムの作動方法。 - 【請求項４】 信号を受信する受信機を備えたディジタ
ル通信システムを作動し、記憶レジスタの列に蓄積され
た種々のシンボルインスタント（シンボルの生じる瞬
間）からの生き残りブランチデータの列を遡行してパス
の跡をたどり復号化シンボルを決定し、コード化データ
を代表する信号を受信するステップ（１４）と、受信信
号をビタビデコーダに与えるステップ（１４）と、複数
のシンボルインスタントにおいて生き残りブランチデー
タを該ビタビデコーダ（１５４）中に生成するステップ
と、該生き残りブランチデータを記憶レジスタ列（２
８）に蓄積するステップ（３２）とを有するディジタル
通信システムの作動方法において、 所定シンボルインスタントから一連のトレースバックを
開始し、前記一連のトレースバックにおける各トレース
バックのトレースバック長がｋ−ｍによって定義されて
おり、ここでｋは一続きの第一のトレースバック長で、
ｍはｍ＝１，２，３，．．．ｋ−１であり、生き残りブ
ランチデータの記憶レジスタ列を遡行して各トレースバ
ックがパスの跡をたどり他の復号化シンボルを得ること
を特徴とするディジタル通信の作動方法。 - 【請求項５】 信号を受信する受信機を備えたディジタ
ル通信システムを作動し、記憶レジスタ列に蓄積された
種々のシンボルインスタント（シンボルの生じる瞬間）
からの生き残りブランチデータの列を遡行してパスの跡
をたどり復号化シンボルを決定し、コード化データを代
表する信号を受信するステップ（１４）と、受信信号を
ビタビデコーダに与えるステップ（１４）と、複数のシ
ンボルインスタントにおいて生き残りブランチデータを
該ビタビデコーダ（１５４）中に生成するステップと、
該生き残りブランチデータを記憶レジスタ列（２８）に
蓄積するステップ（３２）とを有するディジタル通信の
作動方法において、 所定シンボルインスタントから少なくとも二つの一連の
トレースバックを開始し、それにより少なくとも二つの
復号化シンボルが同じシンボルインスタントから開始さ
れたトレースバックから復号されることを特徴とするデ
ィジタル通信の作動方法。 - 【請求項６】 請求項５記載のディジタル通信システム
の作動方法において、少なくとも二つのトレースバック
が連続数であるトレースバック長を有することを特徴と
するディジタル通信の作動方法。 - 【請求項７】 請求項５記載のディジタル通信システム
の作動方法において、トレースバック長の少なくとも一
方がトレースバックを開始する前記所定のシンボルイン
スタントの大きさ以下であることを特徴とするディジタ
ル通信の作動方法。 - 【請求項８】 コード化データを受信するビタビデコー
ダと、複数のシンボルインスタントにおいて生き残りブ
ランチデータを生成する手段（１５４）と、長さｋの第
一のトレースバックを所定シンボルインスタントから開
始する手段（３６）とを有し、列において該生き残りブ
ランチデータを遡行し前記トレースバックがパスの跡を
たどり復号化データを得るコード化データ復号装置にお
いて、 前記所定のシンボルインスタントからｋ−ｍ長さのトレ
ースバックを開始する手段（３６）を有し、ここでｋは
第一のトレースバックの長さで、ｍは１≦ｍ≦ｋ−１の
範囲であり、生き残りブランチデータを前記列において
遡行して前記トレースバックがパスの跡をたどり復号化
シンボルを得ることを特徴とするコード化データ復号装
置。 - 【請求項９】 請求項８記載のコード化データ復号装置
において、異なるｍの値によって決定される長さを有す
るトレースバックを前記所定シンボルインスタントから
開始する手段（３６）を設けたことを特徴とするコード
化データ復号装置。 - 【請求項１０】 コード化データを受信するビタビデコ
ーダと、複数のシンボルインスタントにおいて生き残り
ブランチデータを生成する手段（１５４）と、該生き残
りブランチデータを一列に蓄積するランダムアクセスメ
モリ（２８）と、長さｋの第一のトレースバックを所定
シンボルインスタントから開始する手段（３６）とを有
し、列において該生き残りブランチデータを遡行し前記
トレースバックがパスの跡をたどり復号化データを得る
コード化データ復号集積回路において、 前記所定のシンボルインスタントからｋ−ｍ長さのトレ
ースバックを開始する手段（３６）を有し、ここでｋは
第一のトレースバックの長さで、ｍは１≦ｍ≦ｋ−１の
範囲であり、生き残りブランチデータを前記列において
遡行して前記トレースバックがパスの跡をたどり復号化
シンボルを得ることを特徴とするコード化データ復号集
積回路。 - 【請求項１１】 請求項１０記載のコード化データ復号
集積回路において、異なるｍの値によって決定される長
さを有するトレースバックを前記所定シンボルインスタ
ントから開始する手段（３６）を設けたことを特徴とす
るコード化データ復号集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US174933 | 1993-12-28 | ||
| US08/174,933 US5533065A (en) | 1993-12-28 | 1993-12-28 | Decreasing length tracebacks |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212336A true JPH07212336A (ja) | 1995-08-11 |
| JP3262251B2 JP3262251B2 (ja) | 2002-03-04 |
Family
ID=22638123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31740894A Expired - Lifetime JP3262251B2 (ja) | 1993-12-28 | 1994-12-21 | 減少長トレースバック |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5533065A (ja) |
| EP (1) | EP0661840A3 (ja) |
| JP (1) | JP3262251B2 (ja) |
| KR (1) | KR100313636B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8843811B2 (en) | 2011-02-15 | 2014-09-23 | Samsung Electronics Co., Ltd. | Apparatus and method for decoding in communication system |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135796B1 (ko) * | 1994-11-14 | 1998-04-27 | 김광호 | 비터비복호기에서 트레이스백 수행장치 |
| JP3171772B2 (ja) * | 1995-08-23 | 2001-06-04 | 沖電気工業株式会社 | ビタビ復号方法及びビタビ復号装置 |
| US5996112A (en) * | 1996-03-28 | 1999-11-30 | Lsi Logic Corporation | Area-efficient surviving paths unit for Viterbi decoders |
| JP3277856B2 (ja) * | 1997-08-29 | 2002-04-22 | 日本電気株式会社 | ビタビデコーダ |
| US6094739A (en) * | 1997-09-24 | 2000-07-25 | Lucent Technologies, Inc. | Trellis decoder for real-time video rate decoding and de-interleaving |
| KR100249046B1 (ko) * | 1998-03-31 | 2000-03-15 | 김영환 | 격자복호기의 역추적장치 |
| KR100282966B1 (ko) * | 1998-12-31 | 2001-03-02 | 윤종용 | 복호장치에서 엠엘상태 선택장치 및 방법 |
| US6601215B1 (en) * | 2000-02-01 | 2003-07-29 | Agere Systems Inc. | Traceback buffer management for VLSI Viterbi decoders |
| US7020830B2 (en) * | 2001-12-24 | 2006-03-28 | Agere Systems Inc. | High speed add-compare-select operations for use in viterbi decoders |
| US7688888B2 (en) * | 2005-04-22 | 2010-03-30 | Zenith Electronics Llc | CIR estimating decision feedback equalizer with phase tracker |
| US8625659B2 (en) * | 2008-01-10 | 2014-01-07 | Viasat, Inc. | Receiver-based frequency response estimation |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789360A (en) * | 1972-10-13 | 1974-01-29 | Harris Intertype Corp | Convolutional decoder |
| GB2088676B (en) * | 1980-11-14 | 1985-09-04 | Plessey Co Ltd | Transmission systems |
| GB8315363D0 (en) * | 1983-06-03 | 1983-07-06 | Gordon J A | Decoding errorcorrecting codes |
| US4583078A (en) * | 1984-11-13 | 1986-04-15 | Communications Satellite Corporation | Serial Viterbi decoder |
| US4868830A (en) * | 1985-09-27 | 1989-09-19 | California Institute Of Technology | Method and apparatus for implementing a traceback maximum-likelihood decoder in a hypercube network |
| JPS62105531A (ja) * | 1985-11-01 | 1987-05-16 | Kokusai Denshin Denwa Co Ltd <Kdd> | 逐次復号誤り訂正方式 |
| CA1260143A (en) * | 1986-02-24 | 1989-09-26 | Atsushi Yamashita | Path trace viterbi decoder |
| JPS62233933A (ja) * | 1986-04-03 | 1987-10-14 | Toshiba Corp | ヴイタビ復号法 |
| US4748626A (en) * | 1987-01-28 | 1988-05-31 | Racal Data Communications Inc. | Viterbi decoder with reduced number of data move operations |
| JPH0254639A (ja) * | 1988-08-19 | 1990-02-23 | Nec Corp | 誤り訂正機能付データ変復調装置 |
| US5220570A (en) * | 1990-11-30 | 1993-06-15 | The Board Of Trustees Of The Leland Stanford Junior University | Programmable viterbi signal processor |
| US5159608A (en) * | 1991-08-28 | 1992-10-27 | Falconer David D | Method and apparatus for using orthogonal coding in a communication system |
-
1993
- 1993-12-28 US US08/174,933 patent/US5533065A/en not_active Expired - Lifetime
-
1994
- 1994-12-07 EP EP94309106A patent/EP0661840A3/en not_active Withdrawn
- 1994-12-21 JP JP31740894A patent/JP3262251B2/ja not_active Expired - Lifetime
- 1994-12-27 KR KR1019940037388A patent/KR100313636B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8843811B2 (en) | 2011-02-15 | 2014-09-23 | Samsung Electronics Co., Ltd. | Apparatus and method for decoding in communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950022523A (ko) | 1995-07-28 |
| US5533065A (en) | 1996-07-02 |
| EP0661840A3 (en) | 1997-02-26 |
| JP3262251B2 (ja) | 2002-03-04 |
| EP0661840A2 (en) | 1995-07-05 |
| KR100313636B1 (ko) | 2002-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502735A (en) | Maximum likelihood sequence detector | |
| KR100335038B1 (ko) | 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더 | |
| US5375129A (en) | Maximum likelihood sequence detector | |
| US4630032A (en) | Apparatus for decoding error-correcting codes | |
| JPH07212336A (ja) | 減少長トレースバック | |
| JPH1070471A (ja) | 大きな制約長を持つ場合に有効なソフト判定ビテルビ復号 | |
| JP3256388B2 (ja) | 電力および時間を節約した初期トレースバック | |
| JP3294022B2 (ja) | 可変長トレースバック | |
| US5619514A (en) | In-place present state/next state registers | |
| US7404139B2 (en) | Decoder with M-AT-A-Time Traceback | |
| EP1111798B1 (en) | Digital signal processor with co-processor for Viterbi decoding | |
| EP0467522B1 (en) | Maximum likelihood sequence detector | |
| JPH09232972A (ja) | ビタビ復号器 | |
| JP2003530753A (ja) | 高速ａｃｓビタビデコーダの実行のためにメモリ内の状態の距離を効率的に読出して記憶するための方法および装置 | |
| JP2715398B2 (ja) | 誤り訂正符復号化装置 | |
| US7318184B2 (en) | Mobile telephone, apparatus, method, and program for calculating an interleave parameter | |
| JP3628013B2 (ja) | 信号送信装置および符号化装置 | |
| JP3253906B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JPH11112361A (ja) | データ復号装置及びデータ復号方法 | |
| JP3288262B2 (ja) | データインタリーブ回路 | |
| JP3246049B2 (ja) | 畳み込み符号化信号の復号方法 | |
| WO2004086635A1 (en) | List output viterbi decoder with blockwise acs and traceback | |
| JP2002185337A (ja) | 基地局装置 | |
| KR100459414B1 (ko) | 터보 복호기의 복호 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011114 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |