KR100282966B1

KR100282966B1 - 복호장치에서 엠엘상태 선택장치 및 방법

Info

Publication number: KR100282966B1
Application number: KR1019980062713A
Authority: KR
Inventors: 김민구
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2001-03-02
Also published as: BR9916617A; EP1142162A4; RU2222105C2; JP2002534902A; KR20000046038A; EP1142162A1; CA2355737A1; CA2355737C; CN1198409C; CN1376342A; US6690737B1; WO2000041342A1

Abstract

본 발명에 따른 ML상태 선택장치는, 복수개의 행들과 열들의 매트릭스 형상으로 배열된 복수개의 셀(레지스터)들과 복수의 선택라인들을 구비하고, 각 선택라인은 상기 복수의 행들중 대응하는 행 셀들과 접속되고, 상기 선택라인들은 패스 선택신호들을 입력하며, 상기 첫 번째 열과 마지막 열 사이에 있는 레지스터들의 각각의 엔코더의 트레리스 구조에 따라 복수개(2개)의 상태값들을 입력하도록 바로 전열의 복수개의 레지스터들과 접속되며, 상기 첫 번째 열에 있는 상기 레지스터들의 각각은 상기 엔코더의 트레일리스 구조에 따라 정해진 복수개의 상태값들을 입력하며, 상기 레지스터들은 상기 패스선택신호들에 응답하여 복수개의 입력 상태값들중 하나를 선택하고 저장하고, 상기 마지막열에 있는 레지스터들로부터 ML상태값을 출력함을 특징으로 한다.

Description

복호장치에서 엠엘 상태 선택장치 및 방법

본 발명은 통신시스템에 관한 것으로, 특히 복호장치에서 ML상태(Maximum likehood state)를 선택하기 위한 장치 및 방법에 관한 것이다.

상기 통신시스템은 위성시스템, ISDN, 디지털셀룰라 시스템, W-CDMA 시스템, IMT-2000 시스템을 모두 포괄하는 의미이다.

그리고 본 발명은 비터비 디코더(Viterbi decoder), 비터비 이퀼라이제이션(Vitervi equalization), ML 시퀀스 검출기(ML sequence detecter), 터보 디코더(Turbo decoder), 소프트-인-소프트-아웃 디코더(Soft-In-Soft-Out decoder), 트레리스 코디드 모듈레이션(TCM;Trellis Coded Modulation) 등에 사용되는 비터비 알고리즘에서 관련된다.

특히, 본 발명은 최근에 매우 많은 관심을 모으고 있는 IMT-2000(CDMA2000)의 에어 인터페이스에서 데이터 전송채널로 사용되는 부가채널(Supplemental channel)과 ETSI에서 추진중인 UMTS의 데이터채널에서 사용이 유력시되고 있는 터보코더의 구현에 있어 중요한 역할을 하는 부분이다. 또한, 디지털 통신시스템의 신뢰도 향상에 광범위하게 관련된 분야로서, 기존의 디지털 통신시스템의 성능개선 분야와 향우 결정되는 차세대 시스템의 성능을 개선시키는 채널코딩방식에 관련된다.

기존의 비터비 알고리즘에서 ML 상태를 결정하는 알고리즘으로는 트레이스백(Trace back) 방식을 사용하였다. 이 방식은 우선, 수신된 심볼 벡터 R=(r1,r2,...,rn)과 인코더의 생성다항식에 의해 생성되는 트레리스 상의 부호벡터 C=(c1,c2,...cn)과의 유클리드 디스턴스(Euclidean distance)를 최소로 하는 벡터, ML 경로의 상태값을 찾는다. 상기 ML 경로의 상태값을 찾기 위해서 상기 부호벡터가 진행하는 트레리스 경로상의 상태들을 현재 시점에서 역방향으로 추적해가면서 원하는 시점의 해당 브랜치에서 ML상태를 출력하는 방식이다. 예를 들어 현재 시점을 k라고 하고, 스라이딩 윈도우(Sliding Windows)의 크기를 W라 가정하에서 k시점에서의 ML 상태를 결정하고자 한다면, 반드시 k+W 시간 앞선 시점까지 비터비 디코더의 ACS(Add-Compare-Selecter) 수행(operation) 및 패스 선택(path select)이 진행되고 상기 시점(k+W)에서 역으로 W만큼 거슬러 ML-패스를 추적해야만 k시점에서의 ML 상태를 결정할수 있다. 여기서 상기 W는 임의로 결정되는 크기로 통상 길쌈부호기(Convolutional coder)의 메모리 사이즈를 m이라 할 때 W〉5m의 값을 가진다. 상기 m은 구속장 K=9일 때, 8이다. 상기 5m은 상기 W가 5m의 크기를 가질 때, ML 경로의 상태값을 찾을 수 있는 정보를 가지고 있다고 보는 것으로, 실험에 의해 구해지는 값이다.

상기한 트레리스 백 방식은 고속 비터비 디코더(High speed Vitervi decoder)의 경우 다음과 같은 문제점을 가진다. 상기 트레리스 백 방식을 사용하면 상당한 딜레이(delay)가 발생한다. 예를 들어, 디코딩 깊이(Decoding depth 또는 슬라이딩 윈도우 깊이(Sliding Window depth)를 W라고 하면 ML 상태를 선택하기 위해서 W만큼의 백 탐색(back serch)을 해야한다. 따라서 전체 프레임 사이즈가 FL이라 할 때 전체 ML 상태 서치를 위해 필요한 프로세싱 딜레이(processing delay)는 W× (FL-W)만큼으로 매우 증가한다. 만일, 비터비 디코더가 트레리스 백을 단 한번만 수행하는 경우(프레임 모드로 동작하는 경우(W=FL인 경우)의 프로세싱 딜레이 FL인 것에 비하면 상당히 크게 증가된 것을 알 수 있다. 정확히, [W(FL-W)-FL]만큼 딜레이가 증가하게 된다. 예를들어, FL=2000, W=60이라 가정하면, 프레임 모드의 경우 ML 상태 서치를 위한 프로세싱 딜레이는 W(FL-W)=60(2000-60)=116400으로 프레임 모드에 비해서 58.2배이며, 약 W배만큼 증가되는 것을 알 수 있다. 따라서 ML 상태를 탐색한 후 요구되는 내부 동작이 많은 경우, 이러한 ML상태 탐색에 소요되는 프로세싱 딜레이는 심각한 문제일수 있다.

현재, 터보 코드를 위한 디코더로 MAP디코더와 SOVA디코더 등 다양한 방식이 제안되어 있다. 이러한 구조 중 SOVA디코더의 경우 성능의 개선을 위하여 반드시 ML상태 탐색을 위한 알고리즘이 요구된다. 여기서 저속의 터보코더인 경우에는 위에서 언급하였듯이 트레리스 백 방식으로 구현 가능하다. 그러나 실제 터보 디코더의 복잡도(complexity)는 매우 높기 때문에 실제 트레리스 백 방식의 ML상태 탐색을 수행하기에는 매우 낮은 데이터 레이트(Data rate) 이외에는 역부족이다.

이하 상기한 내용을 근거로 종래기술의 문제점을 요약해 보면 다음과 같다.

첫째, 트레리스 백 방식은 ML상태 결정에 상당한 딜레이가 발생한다. 예를 들어, 디코딩 깊이(또는 슬라이딩 윈도우 깊이)를 W라고 하면 매 트레리스 백 과정 마다 ML 상태를 선택하기 위해서 W만큼 백 서치를 해야한다. 따라서 전체 프레임 사이즈를 FL이라 할 때 전체 ML 상태 서치를 위해 필요한 프로세싱 딜레이는 W(L-W)만큼으로 매우 크게 증가한다.

둘째, 터보 디코더를 구현하는 방식으로 SOVA 디코더를 사용하는 경우 성능의 개선을 위하여 반드시 ML상태 탐색을 위한 알고리즘이 요구된다. 그러나, 상기와 같은 트레이스 백 방식은 프로세싱 딜레이 때문에 만족스러운 방식이라 할 수 없다.

상기한 바와 같이 ML상태 결정 방식에서 프로세싱 딜레이를 줄이는 새로운 방식이 요구되고 있는 실정이며, 아직까지 구현에 중점을 둔 새로운 방식이 없는 상황이다. 따라서 본 발명은 실제 시스템의 구현을 고려할 때 상기한 조건과 더불어 하드웨어 구현 복잡도를 고려한 새로운 ML상태 결정 방식을 제안할 것이다.

따라서 본 발명의 목적은 트레리스(trellis) 복호방식을 사용하는 복호장치에서 ML상태를 결정하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 SOVA디코더에서 ML상태를 결정하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 레지스트리 교환방식을 사용하여 프로세싱 지연없이 ML 상태를 결정할 수 있는 장치 및 방법을 제공함에 있다.

상기 목적들을 달성하기 위한, ML상태 선택장치는, 복수개의 행들과 열들의 매트릭스 형상으로 배열된 복수개의 셀(레지스터)들과, 복수의 선택라인들을 구비하고, 각 선택라인은 상기 복수의 행들중 대응하는 행 셀들과 접속되고, 상기 선택 라인들은 패스 선택신호들을 입력하며, 상기 첫 번째 열과 마지막 열 사이에 있는 레지스터들의 각각의 엔코더의 트레리스 구조에 따라 복수개의 상태값들을 입력하도록 바로전열의 복수개의 레지스터들과 접속되며, 상기 첫 번째 열에 있는 상기 레지스터들의 각각은 상기 부호기의 트레일리스 구조에 따라 정해진 복수개의 상태 값들을 입력하며, 상기 레지스터들은 상기 패스선택신호들에 응답하여 응답하여 복수개의 입력 상태값들중 하나를 선택하여 저장하고, 상기 마지막열에 있는 레지스터들로부터 ML상태값을 출력함을 특징으로 한다.

제1도는 본 발명에 따른 레지스터 교환방식을 설명하는 도면.

제2도는 본 발명의 실시 예에 따른 레지스터 교환부를 도시하는 도면.

제3도는 본 발명의 실시 예에 따른 ML상태 선택기를 도시하는 도면.

제4도는 구속장 k=2 이고 부호화율 R=1/2인 부호기의 트레리스 다이어그램을 도시하는 도면.

제5도는 IMT-2000 에어(air) 인터페이스에 사용되는 구속장 k=4인 터보 인코더의 트레리스 다이어그램을 도시하는 도면.

제6도는 본 발명에 따른 IMT-2000 에어(air) 인터페이스에 사용되는 구속장 k=4인 터보 인코더를 위한 ML상태 선택기를 도시하는 도면.

이하 본 발명의 바람직한 실시예를 첨부된 도면의 참조와 함께 상세히 설명한다.

현재, 터보 코드를 위한 디코더로 MAP디코더와 SOVA디코더 등 다양한 방식이 제안되어 있다. 이러한 구조 중 SOVA디코더의 경우 성능의 개선을 위하여 반드시 ML상태 탐색을 위한 알고리즘이 요구된다. 본 발명은 복수의 행들과 열들의 매트릭스 형상으로 배열된 복수개의 셀들을 가지고 ML상태를 탐색하는 레지스터 교환기에 대해 설명한다. 본 발명에 따른 복수개의 셀들은 소정 횟수의 천이 후에 ML 상태의 인덱스(이하 "상태 인덱스"라 칭한다)상태 인덱스를 입력받고, 상기 상태 인덱스를 저장한다. 여기서 상기 셀들은 트레리스의 상태값을 저장하는 메모리이다.

본 발명은 기본적으로, 패스선택부(Path Selection Block), 상기 레지스터 교환부(Register Exchange Cell Block)로 구성된다. 여기서 상기 패스선택부는 채널로부터 수신되는 심볼로부터 모든 가능한 상태에서의 브랜치 매트릭(Branch Metric : BM)을 계산하고, 상기 계산된 브랜치 매트릭으로부터 하나의 패스를 선택하는 패스선택신호를 상기 레지스터 교환기로 제공한다. 상기 레지스터 교환부는 상기 패스선택신호에 의해 상기 셀들에 저장되어 있는 상태값(state value)들을 행간 교환을 통해 갱신한다. 이러한 교환 과정을 소정 시간 수행하면, 동일 열에 저장된 상태값들이 동일한 상태값을 가지게 된다. 여기서 상기 동일한 상태값은 트레이스 복호상에서 얻어지는 ML상태값과 일치한다.

이하 설명되는 " 레지스터 교환기"와 "ML상태 선택기"는 동일한 의미를 가지는 용어이다.

도 1은 본 발명에 따른 상기 레지스터 교환부를 도시하고 있다.

상기 도 1를 참조하면, 복수의 행들과 열들의 매트릭스 형상으로 배열된 복수개의 셀들로 구성된다. 여기서 상기 열의 개수는 트레리스의 상태수(S=4)와 일치하고, 상기 행의 개수는 소정의 윈도의 크기(W)와 일치한다. 여기서 각 셀은 트레리스의 상태값을 저장하기 위한 메모리이다. 여기서 각 행들을 패스메모리라 칭한다. 따라서, 상태수 s가 4이고, 각 상태에 대응되는 패스메모리의 크기가 W라면, 상기 레지스터 교환부의 총 크기는 W× S(=4)가 된다.

만일, k시점에서 상태 0(상기 오른쪽 트레리스에서 최상단의 상태를 0, 그리고 차례로 1,2,3으로 가정한다)에 입력되는 두 개의 패스 중 하위 패스가 ML패스로 결정되었다고 가정하면, 이것은 k-1번째의 상태 1이 그 이전의 ML패스 결정에 의해서 선택된 데이터 내용(이하 "상태 인덱스"라 칭함)들을 레지스터 교환 셀에서 k 시점의 상태 0으로 전달하는 것과 동일한 의미이다. 즉, 상기 레지스터 교환부에서, 두 번째 행의 패스메모리에 저장되어 있는 상태인덱스들을 첫 번째 행의 패스 메모리로 모두 옮기는 것을 의미한다. 따라서 도시된 바와 같이 두 번째 행의 모든 데이터들은 첫 번째 행으로 모두 이전한다. 그리고 가장 최근에 선택된 내용이 첫번째 행의 가장 왼쪽 셀에 저장된다. 예를들어, k시점에서 첫 번째 행의 가장 왼쪽 셀에 저장되는 정보는 오른쪽 트레리스에서 하위 패스가 선택되었기 때문에 첫 번째 행의 첫 번째 셀에는 "b"가 저장된다. 첫 번째 행의 마지막 셀에 저장된 값이 출력되면 윈도우의 크기가 충분히 클 경우 그 값은 마지막 열의 다른 행에서의 값과 동일하고 이 값은 t-W+2 시점에서의 ML 상태 인덱스이다.

도 2는 본 발명의 실시 예에 따른 레지스터 교환부를 도시하고 있다. 상기 도 2는 레지스터 교환부에서 첫 번째 열과 마지막 열 사이에 있는 셀들을 주어지는 트레리스 구조에 따라 2개의 상태값을 입력하도록 바로전 열의 2개의 셀들과 접속되도록 연결한 구조를 도시하고 있다. 여기서 오른쪽은 상태수S=4인 트레리스를 나타내며, 왼쪽은 상기 트레리스에 의해 각각의 셀들이 복수개의 데이타들을 입력하도록 셀들을 접속한 레지스터 교환부를 도시하고 있다. 다시말해, 상기 레지스터 교환부는 어떠한 경우라도 트레리스가 주어지면 구현할 수 있다.

상기 도 2를 참조하면, 임의 k시점에서 상태 '0'에 입력되는 패스들중 상위 패스가 선택되면, 상기 레지스터 교환부는 제1행 셀들의 데이타들을 한 셀씩 쉬프트되고, 상기 제1행 가장 왼쪽 셀에 "a"를 저장한다. 만일 상기 상태 '0'에 입력되는 패스들 중 하위 패스가 선택되면 제2행 셀들의 데이타들을 상기 제1행으로 전달하고, 상기 제1행 가장 왼쪽에 "b"를 저장한다.

한편, 상태 '1'에 입력되는 패스들 중 상위 패스가 선택되면 제3행 셀들의 데이타들을 상기 제2행으로 전달하고, 상기 제2행 가장 왼쪽 셀에 'a'를 저장한다. 만일, 하위패스가 선택되면, 제4행 셀들의 데이터들을 상기 제2행으로 전달하고 상기 제2행 가장 왼쪽에는 "b"를 저장한다.

한편, 상태 '2'에 입력되는 패스들 중 상위 패스가 선택되면, 제1행 셀들의 데이타들을 상기 제3행으로 전달하고, 상기 제3행 가장 왼쪽 셀에 "c"를 저장한다. 만일, 상기 상태 '2'에 입력되는 패스들 중 하위 패스가 선택되면, 상기 제2행 셀들의 데이터들을 상기 제3행으로 전달하고, 상기 제3행 가장 왼쪽 셀에 "d"를 저장한다.

한편, 상태 '3'에 입력되는 패스들 중 상위 패스가 선택되면, 상기 제3행 셀들의 데이타들을 제4행으로 전달하고, 상기 제4행 가장 왼쪽 셀에 "c"를 저장한다. 만일, 상기 상태 '3'에 입력되는 패스들 중 하위 패스가 선택되면, 상기 제4행 셀들의 데이타들을 한 셀씩 오른쪽으로 쉬프트시키고, 상기 제4행 가장 왼쪽 셀에 "d"를 저장한다. 상기한 패스선택은 상기 패스선택기(Path selection block)에서 브랜치 및 패스 매트릭 계산을 통해 이루어진다. 그리고, 상기 각 셀들은 2개의 데이타를 입력하고, 1개의 정보를 선택하여 출력하는 2× 1 먹스(MUX:Multiplexer)로 구성되며, 상기 패스선택부는 상기 먹스를 동작시키기 위한 제어신호(=패스선택신호(0 또는 1))를 상기 먹스로 제공한다.

이하 상기 레지스터 교환부에서 수행되는 ML상태 결정방식을 설명한다.

상기한 바에 따르면, 각각의 상태에서 상기 패스선택기(Path Selector)로부터 제공되는 패스선택신호에 의해 셀에 저장된 데이타가 업데이트(Update)된다. 여기서 각 셀에 저장되는 데이터는 어떠한 형태로도 무관하다. 다시말해, 상기 {a,b,c,d}로 표현된 데이타들에 대해서 어떠한 매핑(mapping)을 하더라도 ML패스와는 관계없으면 단지 그 ML패스에 대응되는 출력 값만이 다르게 매핑된다. 따라서 {a,b,c,d}에 트레리스의 각각의 상태 인덱스 0,1,2,3을 대응시키면 상기 레지스터교환부에서 출력되는 값들은 ML패스에 대한 상태 인덱스 값이 될 것이다. 여기서, 상기 {a,b,c,d}로 표현되는 데이터들에 대해 심볼을 대응시키면 상기 레지스터 교환부는 비터비 디코더(Viterbi decoder)가 된다. 그러나, 본 발명은 상기 {a,b,c,d}로 표현되는 데이터들에 대해 트레리스의 상태 인덱스 값을 매핑시키고, 상기 패스선택신호에 의해 각각의 셀들에 저장된 내용들을 갱신하므로서 ML상태를 결정하게 된다.

도 3은 본 발명의 실시 예에 따른 레지스터 교환부의 구체화된 구성을 도시하고 있다. 상기 레지스터 교환부는 복수의 열들과 복수의 행들의 매트릭스 형상으로 배열된 복수의 셀들과 복수의 패스선택라인들을 구비하고, 각 패스선택라인은 상기 복수의 행들중 대응하는 행 셀들과 접속하는 구성을 보여준다. 여기서, 상기 패스선택라인들은 상기한 패스선택부와 연결되어 있으며, 상기 패스선택부에서 출력하는 패스선택신호들을 상기 각 셀들로 제공한다.

상기 도 3을 참조하면, 우선 상기 패스선택기는 임의 k시점에서 각각의 상태에 대하여 비터비 디코더에서 하듯이 수신된 벡터로부터 브랜치 매트릭을 계산한다. 그리고 브랜치 메트릭으로부터 패스 메트릭을 결정하고, 가산비교선택(ACS) 동작을 통해 상기 각각의 상태에서 하나의 패스를 결정한다. 그리고 상기 패스 결정에 의해 패스선택신호를 레지스터 교환부로 출력한다. 예를들어, 도시된 바와 같이, 상태수가 4이면 상기 패스선택부는 4비트를 병렬로 출력한다. 그러면 상기 레지스터 교환부는 상기 패스선택신호에 의해 셀 내용을 갱신한다. 예를들어, 상기 패스선택신호가 '0 0 0 0'이면, 제1선택신호(PSO='0')에 의해 제1행 각 셀에 저장된 상태값이 한 셀씩 오른쪽으로 이동되고, 제2선택신호(PS2='0')에 의해 제3열 각셀에 저장된 상태값이 제2열로 이동되며, 제3선택신호(PS3='0')에 의해 상기 제1열 각 셀에 저장된 상태값이 상기 제3열로 이동되고, 제4선택신호(PS3='0')에 의해 상기 제3열의 각 셀에 저장된 상태값이 상기 제4열로 이동된다. 그리고, 각 열의 가장 왼쪽 셀에는 가장 최근에 선택된 상태값(0, 2, 0, 2)이 저장된다.

도 4는 상태수가 '4' 인 인코더 트레리스 다이어그램의 일 예를 도시하고 있다. 상기 도 4에 도시된 바와 같이, ML상태정보가 {0,2,3,1,2,1,0...}임을 알수 있다. 하기 표 1은 상기 도 4의 트레리스 구조에 따른 연결관계를 가지는 레지스터 교환부에서 각 셀에 저장되는 ML상태정보를 보여준다.

패스선택신호	1000	100	100	111	0	1111	0	0	111	1111	0
상태	@T1	@T2	@T3	@T4	@T5	@T6	@T7	@T8	@T9	@T10	@T11
k	1202	302	302	313	202	1313	202	202	313
k-1		1210	200	232	101	2222	1111	0	2222
k-2			1011	20	303	1111	2222	1111	0
k-3				1101	202	3333	1111	2222	1111
k-4					1010	2222	3333	1111	2222
k-5						0	2222	3333	1111
k-6							0	2222	3333
k-7								0	2222
k-8									0
k-9

상기 표 1에서, 예를 들어, @T7시점에서 각 셀에 저장된 ML상태정보를 보면, k열에 (0202)로 초기 값이 저장되고, k-1열은 (1111)으로 바로 이전의 ML상태정보가 저장된 것을 알수 있다. 즉, k-6열에서 k-1열까지의 저장된 상태정보를 살펴보면 (0000), (2222), (3333), (1111), (2222), (1111)로 결국 상기 도 4의 트레리스에서의 ML상태 순서인 {0,2,3,1,2,1}과 일치하는 것을 알수 있다. 여기서 한가지 주의할 것은 1트랜지션 만큼의 딜레이가 발생한다는 것이다. 다시말해, 7번(@T7) ACS동작(또는 ML패스 선택)이 진행되면 6번까지의 ML상태 정보가 저장된다. 따라서 어느 정도 ML상태 선택동작이 수행되면, 셀 갱신때마다 ML상태정보를 얻을수가 있다. 즉, 기존에 행했던, 트레리스 백 방식에 비해, 어느 정도 ML상태 선택 동작 이후에는 계속해서 ML상태정보를 바로 얻을수 있기 때문에 프로세싱 딜레이를 많이 감소시킬수 있다. 또한, 상기한 방식은 ML상태 정보 선택 동작이 어느정도 수행되면, 동일 열에 저장된 상태값들이 동일해지므로, ML상태정보 출력시 어떠한 셀에서도 출력해도 된다. 만약, 동일 열에 저장된 값들이 상이한 경우에는 가장 많은 수를 가지는 상태정보를 출력한다.

도 6은 IMT-2000 에어 인터페이스에서 사용되는 K=4 터보코더의 트레리스 다이어그램(diagram)을 도시하고 있다. 상기 도 6을 참조하면, 구속장(Constraint length) K=4이므로 총 8개의 상태가 존재하며, R=1/3이므로 출력심볼은 매 브랜치마다 C0, C1, C2로 3개씩 출력된다. 상태0(S0,000)에서 입력정보가 0이면 상태0(S0,000)로 천이되고, 1이면 상태4(S4,100)로 천이된다. 상태1(S1,001)에서 입력정보가 0이면 상태4(S4,100)로 천이되고, 1이면 상태0으로 천이된다. 상태2(S2,010)에서 입력정보가 0이면 상태5(S5,101)에 천이되고, 1이면 상태1(S1,001)로 천이된다. 상태3(S3,011)에서 입력정보가 0이면 상태1로 천이되고, 1이면 상태5로 천이된다. 상태4에서 입력정보가 0이면 상태2로 천이되고, 1이면 상태6으로 천이된다. 상태5에서 입력정보가 0이면 상태6으로 천이되고, 1이면 상태3으로 천이된다. 상태6에서 입력정보가 0이면 상태7로 천이되고, 1이면 상태3으로 천이된다. 상태7에서 입력정보가 0이면 상태3로 천이되고, 1이면 상태7로 천이된다.

도 7은 상기 도 6과 같은 트레리스 구조에 따른 레지스터 교환부의 구성을 도시하고 있다.

상기 도 7에서 각 셀의 입력으로 표현된 {0,1,2,3,4,5,6,7}은 트레리스에서 상태 0,1,2,3,4,5,6,7을 의미하며, PS0,PS1,PS2,PS3,PS4,PS5,PS6,PS7은 각 행에 대한 패스선택신호(from:패스선택부)를 나타낸다. 여기서 윈도우 사이즈(W:Ds)는 실험적으로 구해 설정한다. 여기서, 첫 번째 열의 각 셀에 입력되는 상태정보는 상기 트레리스에 의해 미리 결정된다. 그리고, 상기 첫 번째 열과 마지막 열 사이에 있는 셀들의 각각은 상기 트레리스 구조에 따라 2개의 상태정보를 입력하도록 바로 전열의 2개의 셀들과 접속된다. 예를들어, 첫행의 셀들은 동일행의 바로 전 셀과 바로 전열의 2번째 셀과 접속된다. 각 셀들이 상기 도 7의 예에서와 같이, 항상 입력을 2개의 상태값들을 입력하지 않는다. 인코더의 특성에 따라 적어도 2 이상의 복수개의 상태값들을 입력할수도 있다. 만일, 2개의 상태값을 입력할 경우, 각 셀은 도시된 바와 같이, 2×1 먹스 구조를 가지며, 패스선택신호(PS)에 의해 상기 2개의 입력중 하나를 선택하여 해당 셀의 입력으로 제공한다.

상술한 바와 같이, 본 발명에 따른 레지스터 방식을 사용하는 ML상태 선택 방식은 기존의 트레이스 백 (Trace back) ML상태 선택 방식에 비해 프로세싱 딜레이가 전혀 없으므로 고속 디코더에서 사용될수 있는 이점이 있다. 따라서, IMT-2000 에어 인터페이스에 사용되는 고속 터보 디코더를 위한 ML상태 선택에 용이하게 이용될 수 있다.

Claims

복수의 행들과 열들의 매트릭스 형상으로 배열된 복수개의 셀들과 복수의 선택라인들을 구비하고, 각 선택라인은 상기 복수의 행들중 대응하는 행의 셀들과 접속되고, 상기 선택라인들은 패스선택신호들을 입력하며, 상기 첫 번째 열과 마지막 열 사이에 있는 셀들의 각각은 부호기의 트레리스 구조에 따라 복수개의 상태값들을 입력하도록 바로 전 열의 셀들과 접속되고, 상기 첫 번째 열에 있는 셀들의 각각은 상기 부호기의 트레리스 구조에 따라 정해진 복수개의 상태값들을 입력하며, 상기 복수개의 셀들은 상기 패스선택신호들에 응답하여 복수개의 입력 상태값들중 하나를 선택하여 저장하고, 상기 마지막열에 있는 셀들로부터 ML상태값을 출력함을 특징으로 하는 ML상태 선택장치.
제1항에 있어서, 상기 복수개의 셀들은 상기 패스선택신호를 입력받아 입력되는 복수개의 경로값들 중 하나를 선택하여 출력하는 멀티플렉서(multiplexer)임을 특징으로 하는 ML상태 선택장치.
제1항에 있어서, 상기 복수개의 셀들 중 동일 열에 있는 셀들의 저장값들이 소정시간 경과후 동일해짐을 특징으로 하는 ML상태 선택장치.
제1항에 있어서, 상기 마지막 열에서 출력되는 상태값들이 상이한 경우, 가장 많은 수를 가지는 상태값을 ML상태값으로 결정함을 특징으로 하는 ML상태 선택장치.
제1항에 있어서, 상기 패스선택신호는 상기 트레리스의 각각의 상태에서 각각의 브랜치 메트릭을 계산하고, 상기 계산된 복수개의 브랜치 매트릭값들과 바로전 경로매트릭값을 이용해 하나의 경로를 선택하는 신호임을 특징으로 하는 ML상태 선택장치.
부호기에 의해 정해지는 트레리스의 각각의 상태에서 각각의 브랜치에 대해 매트릭값을 계산하고, 상기 계산된 복수개의 브랜치 매트릭값들과 바로전 경로매트릭값을 이용해 하나의 경로를 선택하는 패스선택신호들을 출력하는 패스선택기와, 복수의 행들과 열들의 매트릭스 형상으로 배열된 복수개의 셀들과 복수의 선택라인들을 구비하고, 각 선택라인은 상기 복수의 행들중 대응하는 행의 셀들과 접속되고, 상기 선택라인들은 상기 패스선택신호들을 입력하며, 상기 첫 번째 열과 마지막 열 사이에 있는 셀들의 각각은 상기 부호기의 트레리스 구조에 따라 복수개의 상태값들을 입력하도록 바로 전열의 셀들과 접속되고, 상기 첫 번째 열에 있는 셀들의 각각은 상기 보호기의 트레리스 구조에 따라 정해진 복수개의 상태값들을 입력하며, 상기 복수개의 셀들은 상기 패스선택신호들에 응답하여 복수개의 입력 상태값들중 하나를 선택하여 저장하고, 상기 마지막열에 있는 셀들로부터 ML상태값을 출력하는 레지스터 교환부로 구성되는 것을 특징으로 하는 ML상태 선택장치.
제6항에 있어서, 상기 복수개의 셀들은 상기 패스선택신호를 입력받아 입력되는 복수개의 경로값들 중 하나를 선택하여 출력하는 멀티플렉서(multiplexer)임을 특징으로 하는 ML상태 선택장치.
제6항에 있어서, 상기 복수개의 셀들중 동일 열에 있는 셀들의 저장값들이 소정시간 경과후 동일해짐을 특징으로 하는 ML상태 선택장치.
제6항에 있어서, 상기 마지막 열에서 출력되는 상태값들이 상이한 경우, 가장 많은 수를 가지는 상태값을 ML상태값으로 결정함을 특징으로 하는 ML상태 선택장치.
매트릭스 형상으로 배열된 복수개의 셀들과 복수의 선택라인들을 구비하고, 각 선택라인은 상기 복수의 행들중 대응하는 행 셀들과 접속되고, 상기 선택라인들은 상기 패스선택신호들을 입력하며, 상기 첫 번째 열과 마지막 열 사이에 있는 셀들의 각각은 상기 부호기의 트레리스 구조에 따라 복수개의 상태값들을 입력하도록 바로 전 열의 셀들과 접속되고, 상기 첫 번째 열에 있는 셀들의 각각은 상기 부호기의 트레리스 구조에 따라 정해진 복수개의 상태값들을 입력하도록 구성되는 ML상태 탐색장치의 ML상태 선택방법에 있어서, 상기 부호기에 의해 정해지는 트레리스의 각각의 상태에서 각각의 브랜치에 대한 매트릭 값을 계산하고, 상기 계산된 복수개의 브랜치 매트릭값들과 바로전 경로매트릭 값을 이용해 하나의 경로를 선택하는 패스선택신호들을 상기 선택라인들로 제공하는 과정과, 상기 복수개의 셀들의 각각이 상기 패스선택신호들에 응답하여 복수개의 입력 상태값들중 하나를 선택하여 저장하고, 상기 마지막 셀들로부터 ML상태값을 출력하는 과정을 포함하는 것을 특징으로 하는 ML상태 선택방법.
제10항에 있어서, 상기 복수개의 셀들은 상기 패스선택신호를 입력받아 입력되는 복수개의 경로값들 중 하나를 선택하여 출력하는 멀티플렉서(multiplexer)임을 특징으로 하는 ML상태 선택방법.
제10항에 있어서, 상기 복수개의 셀들중 동일 열에 있는 셀들의 저장값들이 소정시간 경과후 동일해짐을 특징으로 하는 ML상태 선택방법.
제10항에 있어서, 상기 마지막 열에서 출력되는 상태값들이 상이한 경우, 가장 많은 수를 가지는 상태값을 ML상태값으로 결정함을 특징으로 하는 ML상태 선택방법.