BR9916617A - Dispositivo e método para determinar o estado de probabilidade máxima em um dispositivo de decodificação - Google Patents
Dispositivo e método para determinar o estado de probabilidade máxima em um dispositivo de decodificaçãoInfo
- Publication number
- BR9916617A BR9916617A BR9916617-8A BR9916617A BR9916617A BR 9916617 A BR9916617 A BR 9916617A BR 9916617 A BR9916617 A BR 9916617A BR 9916617 A BR9916617 A BR 9916617A
- Authority
- BR
- Brazil
- Prior art keywords
- state
- column
- cell
- cells
- maximum probability
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
- H03M13/4184—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using register-exchange
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
"DISPOSITIVO E MéTODO PARA DETERMINAR O ESTADO DE PROBABILIDADE MáXIMA EM UM DISPOSITIVO DE DECODIFICAçãO". Um dispositivo para selecionar um estado de ML (Máxima Probabilidade) em um dispositivo de decodificação que compreende uma pluralidade de células dispostas em uma matriz de linhas e de colunas, e uma pluralidade de linhas de seleção. No dispositivo, cada linha de seleção está conectada a todas as células em uma linha correspondente, as linhas de seleção recebem sinais de seleção de via associados, cada célula em uma coluna está conectada a células em uma coluna imediatamente anterior, de modo que a célula recebe uma pluralidade de valores de estado de acordo com uma estrutura de treliça do dispositivo decodificador, cada célula em uma primeira coluna recebe uma pluralidade de valores de estado determinados de acordo com a estrutura de treliça de um codificador, a dita cada primeira célula da coluna seleciona um dos valores de estado recebidos em resposta ao sinal de seleção para armazenar o valor de estado selecionado, e células na última coluna emitem um valor de estado correspondente ao estado de ML.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980062713A KR100282966B1 (ko) | 1998-12-31 | 1998-12-31 | 복호장치에서 엠엘상태 선택장치 및 방법 |
PCT/KR1999/000845 WO2000041342A1 (en) | 1998-12-31 | 1999-12-30 | Device and method for determining maximum likelihood state in a decoding device |
Publications (1)
Publication Number | Publication Date |
---|---|
BR9916617A true BR9916617A (pt) | 2001-10-23 |
Family
ID=19569330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
BR9916617-8A BR9916617A (pt) | 1998-12-31 | 1999-12-30 | Dispositivo e método para determinar o estado de probabilidade máxima em um dispositivo de decodificação |
Country Status (9)
Country | Link |
---|---|
US (1) | US6690737B1 (pt) |
EP (1) | EP1142162A4 (pt) |
JP (1) | JP2002534902A (pt) |
KR (1) | KR100282966B1 (pt) |
CN (1) | CN1198409C (pt) |
BR (1) | BR9916617A (pt) |
CA (1) | CA2355737C (pt) |
RU (1) | RU2222105C2 (pt) |
WO (1) | WO2000041342A1 (pt) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100675700B1 (ko) * | 1999-08-10 | 2007-02-01 | 산요덴키가부시키가이샤 | 비수 전해액 이차 전지 및 그 제조 방법 |
US7127664B2 (en) * | 2000-09-18 | 2006-10-24 | Lucent Technologies Inc. | Reconfigurable architecture for decoding telecommunications signals |
GB2388755B (en) | 2002-05-17 | 2005-04-20 | Phyworks Ltd | Switching circuit for decoder |
JP4432781B2 (ja) * | 2005-01-17 | 2010-03-17 | 株式会社日立製作所 | 誤り訂正復号器 |
JP5229062B2 (ja) * | 2009-03-31 | 2013-07-03 | 日本電気株式会社 | 超高速ターボデコーダ及び超高速ターボ検出器 |
CN107302372B (zh) * | 2017-05-26 | 2020-06-19 | 华南理工大学 | 一种Viterbi译码的快速搜寻路径方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62109661A (ja) | 1985-11-08 | 1987-05-20 | Hitachi Metals Ltd | 超音波振動式ドツトプリンタ |
JPH0535460A (ja) | 1991-07-31 | 1993-02-12 | Toshiba Corp | ソフトウエア管理装置 |
JP3259297B2 (ja) * | 1991-11-15 | 2002-02-25 | ソニー株式会社 | ビタビ復号装置 |
US5533065A (en) * | 1993-12-28 | 1996-07-02 | At&T Corp. | Decreasing length tracebacks |
DE69428884T2 (de) | 1994-03-22 | 2002-06-20 | St Microelectronics Srl | Überlastschutzschaltkreis für MOS-Leistungstreiber |
JP2863097B2 (ja) | 1994-09-08 | 1999-03-03 | 住友大阪セメント株式会社 | 水硬性材料の粉塵発生防止法 |
US5742622A (en) * | 1996-03-12 | 1998-04-21 | Discovision Associates | Error detection and correction system for a stream of encoded data |
EP0848524A1 (fr) * | 1996-12-10 | 1998-06-17 | Koninklijke Philips Electronics N.V. | MAQ à codage perforé en trellis, avec décodage itératif |
-
1998
- 1998-12-31 KR KR1019980062713A patent/KR100282966B1/ko not_active IP Right Cessation
-
1999
- 1999-12-30 EP EP99962546A patent/EP1142162A4/en not_active Withdrawn
- 1999-12-30 CN CNB998152013A patent/CN1198409C/zh not_active Expired - Fee Related
- 1999-12-30 BR BR9916617-8A patent/BR9916617A/pt not_active IP Right Cessation
- 1999-12-30 JP JP2000592975A patent/JP2002534902A/ja active Pending
- 1999-12-30 WO PCT/KR1999/000845 patent/WO2000041342A1/en active Application Filing
- 1999-12-30 US US09/475,562 patent/US6690737B1/en not_active Expired - Fee Related
- 1999-12-30 CA CA002355737A patent/CA2355737C/en not_active Expired - Fee Related
- 1999-12-30 RU RU2001117838/09A patent/RU2222105C2/ru not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2355737C (en) | 2007-05-29 |
CN1376342A (zh) | 2002-10-23 |
KR20000046038A (ko) | 2000-07-25 |
WO2000041342A1 (en) | 2000-07-13 |
EP1142162A4 (en) | 2005-08-24 |
JP2002534902A (ja) | 2002-10-15 |
EP1142162A1 (en) | 2001-10-10 |
RU2222105C2 (ru) | 2004-01-20 |
CA2355737A1 (en) | 2000-07-13 |
KR100282966B1 (ko) | 2001-03-02 |
CN1198409C (zh) | 2005-04-20 |
US6690737B1 (en) | 2004-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5896404A (en) | Programmable burst length DRAM | |
EP0284102A3 (en) | Semiconductor memory device with improved redundant scheme | |
EP1603136A3 (en) | Semiconductor memory device | |
GB2129585B (en) | Memory system including a faulty rom array | |
EP0341897A3 (en) | Content addressable memory array architecture | |
EP0924709A3 (en) | Semiconductor memory | |
EP0245882A3 (en) | Data processing system including dynamic random access memory controller with multiple independent control channels | |
KR960042769A (ko) | 치환 전에 액세스 가능한 용장행 및 용장열을 갖는 반도체기억장치 | |
KR870010551A (ko) | 다이나믹 ram | |
KR900015323A (ko) | 반도체 기억장치 | |
FR2647583B1 (fr) | Dispositif de memoire a semiconducteurs avec bloc redondant | |
ES2141705T3 (es) | Unidad de control de memoria y unidad de memoria. | |
US6070262A (en) | Reconfigurable I/O DRAM | |
KR910013287A (ko) | 반도체 메모리장치의 병렬 테스트방법 | |
CA2360897A1 (en) | Column redundancy for content addressable memory | |
FR2670943B1 (fr) | Moyen de redondance d'un dispositif de memoire a semiconducteurs et procede s'y rapportant. | |
TW359826B (en) | Semiconductor memory device with split word lines | |
BR9916617A (pt) | Dispositivo e método para determinar o estado de probabilidade máxima em um dispositivo de decodificação | |
EP0256935A3 (en) | Read only memory device having memory cells each storing one of three states | |
CA1258910A (en) | Page mode operation of main system memory in a medium scale computer | |
DE3482563D1 (de) | Integrierter dynamischer schreib-lesespeicher. | |
KR960038978A (ko) | 다수개의 뱅크들을 가지는 반도체 메모리 장치 | |
WO1999010792A3 (en) | Integrated dram with high speed interleaving | |
KR920017128A (ko) | 메모리셀 어레이 사이에 공유된 용장 워드선을 가진 다이내믹 ram 디바이스 | |
KR900006972A (ko) | 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
B08F | Application dismissed because of non-payment of annual fees [chapter 8.6 patent gazette] |
Free format text: REFERENTE AS 10A, 11A E 12A ANUIDADES. |
|
B08K | Patent lapsed as no evidence of payment of the annual fee has been furnished to inpi [chapter 8.11 patent gazette] |
Free format text: REFERENTE AO DESPACHO 8.6 PUBLICADO NA RPI 2159 DE 22/05/2012. |