KR960042769A - 치환 전에 액세스 가능한 용장행 및 용장열을 갖는 반도체기억장치 - Google Patents

치환 전에 액세스 가능한 용장행 및 용장열을 갖는 반도체기억장치 Download PDF

Info

Publication number
KR960042769A
KR960042769A KR1019960015179A KR19960015179A KR960042769A KR 960042769 A KR960042769 A KR 960042769A KR 1019960015179 A KR1019960015179 A KR 1019960015179A KR 19960015179 A KR19960015179 A KR 19960015179A KR 960042769 A KR960042769 A KR 960042769A
Authority
KR
South Korea
Prior art keywords
redundant
normal
row
column
bit line
Prior art date
Application number
KR1019960015179A
Other languages
English (en)
Other versions
KR100201983B1 (ko
Inventor
가쯔히로 스마
야스히꼬 쯔끼까와
마사끼 쯔꾸데
Original Assignee
기따오까 다까시
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR960042769A publication Critical patent/KR960042769A/ko
Application granted granted Critical
Publication of KR100201983B1 publication Critical patent/KR100201983B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체기억장치에 관한 것으로써, 치환 전에 액세스될 수 있고, 제어신호의 특정의 조합에 따라 용장행과 용장열을 테스트하는 모드를 갖고, 멀티비트 테스트 가능한 용장행과 요장열을 테스트하는 모드를 갖고, 멀티비트 테스트 가능한 용장행과 용장열을 가지며, 칩영역의 증가를 억제하도록 하기 위해, 여러개의 통상의 워드선(WL),통상의 워드선을 가로질러배치된 여러개의 통상의 비트선쌍(BL,/BL), 통상의 워드선과 통상의 비트선쌍의 교점에 각각 대응해서 배치된 여러개의통상의 메모리셀(MC), 외부에서 부여된 행어드레스 신호에 따라 통상의 워드선 중 하나를 선택하는 통상의 비트선상 중하나를 선택하는 통상의 열선택수단, 통상의 비트선쌍을 가로질러 배치된 용장 워드선(SWL),통상의 워드선과 용장 워드선을 가로질러 배치된 용장비트선쌍(BL,/BL), 용장워드선과 상기 통상의 비트선쌍의 교점에 각각 대응해서 배치된 여러개의용장행 메모리셀(RMC), 용장비트선쌍과 통상의 워드선쌍의 교점에 각각 대응해서 배치된 여러개의 용장열 메모리셀(CMC),용장 워드선과 용장 비트선쌍의 교점에 대응해서 배치된 용장행열 메모리셀(RCMC), 용장 워드선을 선택하는 용장행 선택수단, 통상의 행선택수단에 부여될 행어드레스 신호가 소정의 행치환 어드레스를 나타낼 때, 통상의 행선택수단을 불활성화하고 용장행 선택수단을 활성화하는 행치환수단, 소정의 행 행테스트 신호에 따라, 행치환수단을 강제로 제어하여, 통상의 행선택수단을 불활성화하고, 용장행 선택수단을 활성화하는 행치환 제어수단, 용장 비트선쌍을 선택하는 용장열 선택수단, 통상의 열선택수단에 부여될 열선택수단을 불활성화하고 용장열 선택수단을 활성화하는 열치환수단 및 소정의 열테스트신호(/TEST2)에 따라, 열치환수단을 강제로 제어하여, 통상의 열선택수단을 불활성화하고 열선택수단을 활성화하는열치환 제어수단을 마련한다.
이것에 의해, 따라서, 용장 시스템의 신뢰할 수 있는 전환을 더 용이하게 실행될 수 있다.

Description

치환 전에 액세스 가능한 용장행 및 용장열을 갖는 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예에 따른 반도체기억장치의 전체 구성을 나타낸 블록도, 제2도는 제1도의 테스트모드 제어회로의 구성을 도시한 블록도, 제3도는 제2도의 외부클럭 검출회로의 구성을 도시한 블록도, 제4도는 제3도의 외부클럭 검출회로(122)의 WCBR에 의한 세트동작을 도시한 타이밍도, 제5도는 제3도의 외부클럭 검출회로의 ROR 또는 CBR에 의한 리셋동작을 도시한 타이밍도.

Claims (1)

  1. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960015179A 1995-05-12 1996-05-09 치환전에 액세스 가능한 용장행 및 용장열을갖는반도체기억장치 KR100201983B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP95-114518 1995-05-12
JP11451895 1995-05-12
JP94-10777 1996-01-25
JP96-10777 1996-01-25
JP01077796A JP3774500B2 (ja) 1995-05-12 1996-01-25 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR960042769A true KR960042769A (ko) 1996-12-21
KR100201983B1 KR100201983B1 (ko) 1999-06-15

Family

ID=26346108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960015179A KR100201983B1 (ko) 1995-05-12 1996-05-09 치환전에 액세스 가능한 용장행 및 용장열을갖는반도체기억장치

Country Status (4)

Country Link
US (1) US5652725A (ko)
JP (1) JP3774500B2 (ko)
KR (1) KR100201983B1 (ko)
DE (1) DE19612407B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480566B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 반도체메모리장치의리던던시메모리셀테스트신호발생기

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657284A (en) * 1995-09-19 1997-08-12 Micron Technology, Inc. Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices
US5965902A (en) * 1995-09-19 1999-10-12 Micron Technology Method and apparatus for testing of dielectric defects in a packaged semiconductor memory device
JP3865828B2 (ja) * 1995-11-28 2007-01-10 株式会社ルネサステクノロジ 半導体記憶装置
JP3577148B2 (ja) * 1995-11-28 2004-10-13 株式会社ルネサステクノロジ 半導体記憶装置
KR0177406B1 (ko) * 1996-04-12 1999-04-15 문정환 스페어 디코더 회로
US5781486A (en) * 1996-04-16 1998-07-14 Micron Technology Corporation Apparatus for testing redundant elements in a packaged semiconductor memory device
US5970002A (en) * 1996-04-24 1999-10-19 Samsung Electronics Co., Ltd. Semiconductor memory device having redundancy function
US5968190A (en) * 1996-10-31 1999-10-19 Cypress Semiconductor Corp. Redundancy method and circuit for self-repairing memory arrays
US5732033A (en) * 1996-11-14 1998-03-24 Micron Technology, Inc. Method and circuit for rapidly equilibrating paired digit lines of a memory device during testing
US6021512A (en) * 1996-11-27 2000-02-01 International Business Machines Corporation Data processing system having memory sub-array redundancy and method therefor
JPH10326496A (ja) * 1997-05-26 1998-12-08 Hitachi Ltd 半導体記憶装置
DE69822368T2 (de) 1997-05-30 2004-11-18 Fujitsu Ltd., Kawasaki Halbleiterspeicherschaltung mit einem Selektor für mehrere Wortleitungen, und Prüfverfahren dafür
US6216239B1 (en) * 1997-09-15 2001-04-10 Integrated Device Technology, Inc. Testing method and apparatus for identifying disturbed cells within a memory cell array
US6078534A (en) * 1997-09-25 2000-06-20 Siemens Aktiengesellschaft Semiconductor memory having redundancy circuit
KR19990061991A (ko) * 1997-12-31 1999-07-26 김영환 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치
KR100266665B1 (ko) * 1998-02-11 2000-10-02 김영환 반도체 메모리의 퓨즈 리페어회로
US6285360B1 (en) * 1998-05-08 2001-09-04 Aurora Systems, Inc. Redundant row decoder
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000011681A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 同期型半導体記憶装置
KR100282226B1 (ko) * 1998-06-24 2001-02-15 김영환 반도체 메모리의 구제회로
DE19838861A1 (de) 1998-08-26 2000-03-02 Siemens Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Speichers
JP2000123592A (ja) 1998-10-19 2000-04-28 Mitsubishi Electric Corp 半導体装置
KR100546101B1 (ko) * 1998-10-19 2006-05-23 주식회사 하이닉스반도체 반도체 메모리 소자의 병렬 테스트 방법 및 그 제어장치
JP2000182390A (ja) 1998-12-11 2000-06-30 Mitsubishi Electric Corp 半導体記憶装置
US6452845B1 (en) 1999-01-07 2002-09-17 Micron Technology, Inc. Apparatus for testing redundant elements in a packaged semiconductor memory device
DE19901206C2 (de) 1999-01-14 2003-02-06 Infineon Technologies Ag Verfahren zur Reparatur von defekten Speicherzellen eines integrierten Halbleiterspeichers
JP2000293998A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体記憶装置
DE19933980A1 (de) * 1999-07-20 2001-03-15 Siemens Ag Integrierter Halbleiterspeicher mit redundanten Einheiten von Speicherzellen und Verfahren zu seinem Betrieb
DE19954345A1 (de) * 1999-11-11 2001-05-31 Infineon Technologies Ag Speichereinrichtung
US6240038B1 (en) * 2000-02-21 2001-05-29 Hewlett Packard Company Low area impact technique for doubling the write data bandwidth of a memory array
JP2001351399A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体記憶装置
US6314030B1 (en) 2000-06-14 2001-11-06 Micron Technology, Inc. Semiconductor memory having segmented row repair
US6584007B2 (en) * 2000-12-29 2003-06-24 Stmicroelectronics, Inc. Circuit and method for testing a ferroelectric memory device
KR100380024B1 (ko) * 2001-01-04 2003-04-18 삼성전자주식회사 리던던시를 구비하는 반도체 메모리 장치
KR100425444B1 (ko) * 2001-03-27 2004-03-30 삼성전자주식회사 칩 선택회로를 구비하는 반도체 메모리장치 및 칩선택신호 발생 방법
KR20020088916A (ko) * 2001-05-22 2002-11-29 기아자동차주식회사 차량의 가속페달 단속장치
US6597609B2 (en) * 2001-08-30 2003-07-22 Micron Technology, Inc. Non-volatile memory with test rows for disturb detection
US6490209B1 (en) * 2001-10-02 2002-12-03 Infineon Technologies Richmond, Lp Memory employing multiple enable/disable modes for redundant elements and testing method using same
JP3874653B2 (ja) * 2001-11-29 2007-01-31 富士通株式会社 圧縮テスト機能を有するメモリ回路
JP4111486B2 (ja) * 2002-01-31 2008-07-02 シャープ株式会社 半導体記憶装置および電子情報機器
US6754094B2 (en) 2002-01-31 2004-06-22 Stmicroelectronics, Inc. Circuit and method for testing a ferroelectric memory device
JP2004013961A (ja) * 2002-06-04 2004-01-15 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6687157B1 (en) 2003-06-11 2004-02-03 Xilinx, Inc. Circuits and methods for identifying a defective memory cell via first, second and third wordline voltages
JP4424952B2 (ja) * 2003-09-16 2010-03-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100505711B1 (ko) * 2003-09-30 2005-08-03 삼성전자주식회사 칼럼 선택 신호 제어 방법 및 칼럼 선택 신호 제어 회로
DE102004020546B4 (de) * 2004-04-27 2010-02-25 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zur Deaktivierung von redundanten Bit- oder Wortleitungen
US20060182187A1 (en) * 2005-02-11 2006-08-17 Likovich Robert B Jr Automatic reconfiguration of an I/O bus to correct for an error bit
JP4607685B2 (ja) * 2005-06-30 2011-01-05 富士通セミコンダクター株式会社 半導体メモリ
KR100675295B1 (ko) * 2005-10-19 2007-01-29 삼성전자주식회사 반도체 메모리 장치
US20070279975A1 (en) * 2006-06-06 2007-12-06 Hudgens Stephen J Refreshing a phase change memory
JP4952137B2 (ja) * 2006-08-17 2012-06-13 富士通セミコンダクター株式会社 半導体メモリおよびシステム
WO2009008078A1 (ja) * 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
KR100915812B1 (ko) 2007-08-14 2009-09-07 주식회사 하이닉스반도체 멀티 칼럼 디코더 스트레스 테스트 회로
JP5449670B2 (ja) * 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
JP5131348B2 (ja) * 2008-03-19 2013-01-30 富士通セミコンダクター株式会社 半導体メモリ、システム、半導体メモリの動作方法および半導体メモリの製造方法
KR20120003247A (ko) * 2010-07-02 2012-01-10 주식회사 하이닉스반도체 테스트 신호 생성장치, 이를 이용하는 반도체 메모리 장치 및 이의 멀티 비트 테스트 방법
JP2012033210A (ja) * 2010-07-28 2012-02-16 Elpida Memory Inc 半導体装置及び半導体装置の試験方法
TWI482165B (zh) * 2011-09-13 2015-04-21 Ind Tech Res Inst 在三維晶片堆疊後可修補記憶體的技術
KR101890301B1 (ko) * 2012-06-14 2018-08-21 삼성전자주식회사 메모리 장치와 이의 동작 방법
US20140258780A1 (en) * 2013-03-05 2014-09-11 Micron Technology, Inc. Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory
KR20160011021A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
WO2016032784A1 (en) * 2014-08-25 2016-03-03 Rambus Inc. Buffer circuit with adaptive repair capability
KR102312957B1 (ko) * 2015-05-26 2021-10-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
CN112447218A (zh) * 2019-08-29 2021-03-05 台湾积体电路制造股份有限公司 存储器电路和方法
DE102019128331A1 (de) 2019-08-29 2021-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gemeinsam genutzter decodiererschaltkreis und verfahren
US11908521B2 (en) 2022-02-01 2024-02-20 Western Digital Technologies, Inc. Non-volatile memory with redundant control line driver

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293598A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体記憶装置
JP2900451B2 (ja) * 1989-11-30 1999-06-02 ソニー株式会社 メモリ装置
US5343429A (en) * 1991-12-06 1994-08-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundant circuit and method of testing to see whether or not redundant circuit is used therein
JP2955156B2 (ja) * 1992-10-29 1999-10-04 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480566B1 (ko) * 1997-10-27 2005-09-30 삼성전자주식회사 반도체메모리장치의리던던시메모리셀테스트신호발생기

Also Published As

Publication number Publication date
JP3774500B2 (ja) 2006-05-17
DE19612407B4 (de) 2006-02-02
KR100201983B1 (ko) 1999-06-15
JPH0935494A (ja) 1997-02-07
US5652725A (en) 1997-07-29
DE19612407A1 (de) 1996-11-14

Similar Documents

Publication Publication Date Title
KR960042769A (ko) 치환 전에 액세스 가능한 용장행 및 용장열을 갖는 반도체기억장치
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR970051182A (ko) 반도체 기억 장치
US5633826A (en) Semiconductor memory wherein a signal selectively substitutes a redundant memory cell link for a faulty ordinary memory cell link
KR970030588A (ko) 반도체 기억장치 및 그 결함 검사방법
FR2691000B1 (fr) Circuit de redondance de colonne pour dispositif de memoire a semi-conducteur.
KR970705142A (ko) 이중 뱅크 메모리와 이를 사용하는 시스템(A dual bank memory and systems using the same)
KR930001231A (ko) 반도체 기억 장치의 컬럼 선택 회로
FR2647583B1 (fr) Dispositif de memoire a semiconducteurs avec bloc redondant
KR890015271A (ko) 스태틱형 ram
KR940022581A (ko) 반도체 메모리
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
KR960006039A (ko) 반도체 기억 장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
US5809038A (en) Method and apparatus for reading compressed test data from memory devices
KR930005015A (ko) 반도체 기억장치
US5111433A (en) Semiconductor memory device with inhibiting test mode cancellation and operating method thereof
KR20000035590A (ko) 반도체기억장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR100409114B1 (ko) 집적반도체메모리장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR940003040A (ko) 반도체 기억장치와 그 동작방법
KR960012032A (ko) 반도체 기억장치
KR19990002764A (ko) 메모리 로직 복합 반도체 장치 및 그 메모리 테스트 방법
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee