KR100313636B1 - 디지탈통신시스템운영방법및디코드장치와집적회로 - Google Patents

디지탈통신시스템운영방법및디코드장치와집적회로 Download PDF

Info

Publication number
KR100313636B1
KR100313636B1 KR1019940037388A KR19940037388A KR100313636B1 KR 100313636 B1 KR100313636 B1 KR 100313636B1 KR 1019940037388 A KR1019940037388 A KR 1019940037388A KR 19940037388 A KR19940037388 A KR 19940037388A KR 100313636 B1 KR100313636 B1 KR 100313636B1
Authority
KR
South Korea
Prior art keywords
traceback
symbol
length
decoded
instant
Prior art date
Application number
KR1019940037388A
Other languages
English (en)
Other versions
KR950022523A (ko
Inventor
데이비드마크블래커
그레고리스테펜엘라드
모하메드샤피울모빈
Original Assignee
엘리 웨이스 , 알 비 레비
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 웨이스 , 알 비 레비, 에이티 앤드 티 코포레이션 filed Critical 엘리 웨이스 , 알 비 레비
Publication of KR950022523A publication Critical patent/KR950022523A/ko
Application granted granted Critical
Publication of KR100313636B1 publication Critical patent/KR100313636B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H03M13/4169—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management using traceback
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 개별 상태 정보의 트렐리스를 통해 경로를 트레이스하는 비터비디코더를 구비하는 통신 시스템(10) 및 운영 방법을 개시한다. 트레이스백은 디코딩 심볼을 결정한다. 생존 브랜치 데이타의 매트릭스는 레지스터의 어레이(28)에 저장된다. 시스템 운영 방법은 제 1 심볼 인스턴트에서 기억 레지스터로부터 제 1 트레이스백을 개시하는 단계를 포함한다. 트레이스백은 제 1의 사전설정된 수의 심볼 인스턴트만큼 트렐리스를 통해 경로를 트레이스백하여 제 1 디코딩된 심볼을 결정한다. 트레이스백의 길이는 변경되고, 다른 트레이스백이 실행된다. 이러한 과정은 나머지 최종 디코딩된 심볼이 모두 디코딩될 때까지 반복된다. 다른 실시예에서, 트레이스백 길이는 구속 길이(constraint length) - 1만큼 반복해서 감소되며, 각각의 트레이스백에 의해서는 디코딩된 심볼이 얻어진다.

Description

통신 시스템 운영 방법, 디코딩 장치 및 디코딩용 집적 회로
본 발명은 일반적으로 디지탈 셀룰러 전화(Digital Cellular Telephony) 등의 무선 전신(radio transmission)에 관한 것으로서, 특히 비터비 디코더(Viterbi decoder)에 있어서 트레이스백(traceback)의 길이를 감소시키는 것에 관한 것이다.
시분할 다중 액세스 코드화된 정보(time division multiple access encoded information)는 매 반송파마다 다수의 채널로 전송된다. GSM(Group Special Mobile) 표준안에 따르면, 반송파마다 8개의 채널이 있다. 각 채널에는 송신 버스트라고 하는 송신 기간이 제공되는데, 각 송신 버스트의 일부 비트들은 시스템용 트레이닝 비트(training bits)로서 주어진다.
비터비 디코더(Viterbi Decoder)는 포워드 에러 정정(forward error correction)을 제공하는 최대 근사 디코더(maximum likehood decoder)이다. 비터비 디코더는 비트 스트림과 같은 코드화된 심볼들의 시퀀스를 디코딩하는데 사용되는데, 비트 스트림은 통신 시스템(telecommunication system)에서 코드화된 정보를 나타낼 수 있다. 이러한 정보는 다양한 매체를 통해 전송될 수 있으며, 그의 각 비트(또는 비트 세트)는 심볼 인스턴트(symbol instant)를 나타낸다. 디코딩 처리에 있어서, 비터비 디코더는, 어떤 비트 시퀀스가 전송된 시퀀스일 가능성이 가장 큰 지를 결정하기 위해 각 심볼 인스턴트에서 가능성이 있는 비트 시퀀스들에 대해 역의 작업을 행한다. 한 심볼 인스턴트의 비트 상태로부터 다음 후속 심볼 인스턴트 또는 상태로의 가능성이 있는 천이(transition)는 제한적이다. 한 상태로부터 다음 상태로의 각각의 가능성이 있는 천이는 그래프적으로 도시될 수 있는데, 이 천이는 브랜치(branch)로서 정의된다. 상호 접속된 브랜치들의 시퀀스는 경로(path)로서 정의된다. 각 상태는 비트 스트림의 다음 비트 수신시 제한된 수의 다음 상태로만 천이될 수 있다. 따라서, 디코딩 처리를 행하는 동안 일부의 경로는 생존(surviving)하고 나머지 다른 경로들은 생존하지 않는다. 허용되지 않는 천이를 제거하면, 생존할 가능성이 가장 큰 경로를 판단할 때의 계산 효율이 증가될 수 있다. 비터비 디코더는 통상 각 브랜치와 관련된 브랜치 매트릭(branch metric)을 정의 및 계산하고 이들 브랜치 매트릭을 사용하여 어떤 경로가 생존하고 어떤 경로가 생존하지 않는 지를 판단한다.
브랜치 매트릭은 각각의 가능한 브랜치에 대해 심볼 인스턴트마다 계산된다. 각 경로는 그와 연관된 매트릭 누적 코스트(accumulated cost)를 갖는데, 이것은 심볼 인스턴트마다 갱신된다. 각각의 가능한 천이에 대해, 다음 상태에 대한 누적코스트는 가능성이 있는 천이들에 대한 브랜치 매트릭과 이전 상태의 경로 누적 코스트와의 합계보다 적게 되도록 계산된다.
한 심볼 인스턴트로부터 다음 심볼 인스턴트로의 천이에서 몇 개의 경로가 잔존하지만, 가능성이 있는 브랜치들을 역으로 통과하는, 심볼 인스턴트의 최소 누적 코스트들 중 가장 작은 것으로부터의 최소 누적 코스트 경로는 단지 하나만이 존재한다. 순차적인 심볼 인스턴트들의 생존 브랜치 데이타는 어레이로 저장된다.소정의 심볼 인스턴트로부터 개시되어 이전 심볼 인스턴트들을 통해 전개되는 생존 브랜치 데이타 통과 최소 누적 코스트 경로를 식별하는 것을 트레이스백(traceback)이라고 한다. 전형적인 종래 기술에서는 단일의 트레이스백을 이용한다. 최소 누적 코스트 경로가 전개되는 어레이를 역으로 통과하는 심볼 인스턴트들의 수는 트레이스백 길이 또는 깊이로서 표현된다. 트레이스백의 끝에서 최소 누적 코스트와 관련된 어레이의 개별 상태는 그 심볼 인스턴트에서 전송된 비트일 가능성이 가장 큰 비트로 변환된다. 이 비트를 디코딩된 비트(decoded bit)라고 한다. 트레이스백의 길이가 길수록, 디코딩된 심볼을 결정할 때의 정확도가 증가된다.
생존 브랜치 데이타의 매트릭스를 구축하는 동안 각 심볼 인스턴트에서, 갱신 동작을 수행하고 이에 후속하여 트레이스백을 수행하는데, 유효한 디코딩된 심볼(valid decoded symbol)을 얻기 전에 트레이스백 길이에 상당하는 심볼 인스턴트들의 대기 시간이 발생한다. 트레이스백은 통상적으로 일정한 길이를 갖는다. 생존 브랜치 데이타의 매트릭스가 완성될 때, 매트릭스로부터 트레이스백 길이에 상당하는 수의 나머지 디코딩 심볼들을 얻어야만 한다. 따라서, 이와 같이 생존 브랜치 데이타 매트릭스의 완성 후에 나머지 디코딩된 심볼들을 얻는 기술이 당해 기술 분야에서 여전히 요구되고 있다.
본 발명의 일 실시예에 따르면, 생존 브랜치 데이타를 포함하는 기억 레지스터들의 어레이를 통해 경로를 트레이스하기 위한 통신 시스템 및 방법이 개시된다. 트레이스백에 의해서는 디코딩 심볼이 획득된다. 본 발명의 방법은 제 1 심볼 인스턴트의 기억 레지스터로부터 제 1 트레이스백을 개시하는 단계를 포함하고 있다. 이 트레이스백은 제 1 사전설정된 수의 심볼 인스턴트만큼 어레이를 통해 경로를 트레이스백하여 제 1 디코딩된 심볼을 얻는다. 트레이스백의 길이는 변경되고 다른 트레이스백이 실행된다. 이러한 과정은 나머지 디코딩된 심볼이 모든 얻어질 때까지 반복된다.
다른 실시예에 있어서는, 트레이스백 길이가 구속 길이(constraint length) - 1 만큼 반복해서 감소되며, 각각의 트레이스백에 의해 다수의 디코딩된 심볼이 얻어진다.
제 1 도의 블럭도에 도시한 송수신기(10)는 본 발명의 일 실시예이다. 송수신기(10)는 통신시스템 또는 이동 디지탈 셀룰라 전화와 같은 통신 시스템의 일부분이다. 송수신기(10)는 송신기(12)와 수신기(14)로 구성된다. 송신기(12)는 신호를 송신하고 수신기(14)는 신호를 수신하여 디코딩한다.
제 2 도는 송수신기(10)의 일부 블럭을 좀더 상세하게 도시한 것이다. 송수신기(10)는 에러 정정 코프로세서(error correction coprocessor, 30)를 구비한 디지탈 신호 프로세서(Digital Signal Processor, DSP)(20)를 포함한다. 에러 정정 코프로세서(30)는 DSP(20)내에 실장될 수 있다. DSP(20)의 랜덤 액세스 메모리(RAM)의 레지스터들 중의 일부를 트레이스백 RAM(28)으로서 할당하는데, 선택적으로, 전용 RAM을 제공할 수도 있다. 트레이스백 RAM(28)은 DSP(20) 및 코프로세서(30) 모두에 의해 액세스될 수 있다.
여기서는, 간접 어드레싱 기술(indirect addressing technique)을 코프로세서(30)에 대한 데이타의 판독 및 기록을 위해 사용한다. 코프로세서(30) 내의 소정 어드레스의 레지스터에 대한 데이타의 기록을 위해, 하나의 어드레스가 어드레스 레지스터(24)에 기록되고, 데이타가 데이타 레지스터(26)에 기록된다. 어드레스 레지스터(24)에 기록된 어드레스는 DSP(20)로부터 코프로세서(30)내의 어드레스 발생기(미도시됨)로 전송되고, 대응하는 레지스터의 어드레스로 변환된다. 코프로세서(30) 내의 소정 어드레스의 레지스터로부터 데이타를 판독하기 위해, 하나의 어드레스가 DSP(20)의 어드레스 레지스터(24)에 기록된다. 기록된 어드레스는 코프로세서(30)로 전송되고, 코프로세서(30)내의 대응하는 레지스터의 어드레스로 변환된다. 어드레스된 코프로세서 레지스터의 데이타는 DSP(20)의 데이타 레지스터(26) 판독에 의해 판독된다. 명령은 명령 레지스터(22)에 대한 소정 명령의 기록에 의해 코프로세서(30)로 전달된다.
상기한 방식으로, 복소수 수신 신호(complex received signal)(ZI 및 ZQ), 복소수 탭 가중치(complex tap weight)(HI(n) 및 HQ(n); 여기서 n=1,2,..,5), 소프트 심볼(S0내지 S5) 및 생성 다항식(generating polynomials)(G0내지 G5)이 코프로세서(30)내의 브랜치 매트릭 장치(154)의 입력들로서 제공된다. 브랜치 매트릭 장치(154)는 각 상태마다 2개의 브랜치 매트릭 값(BM0 및 BM1)을 갱신 장치(32)로 제공한다. 브랜치 매트릭 값은 당해 기술 분야에 알려져 있는 바와 같이 누적 코스트를 갱신하는데 사용된다.
갱신 장치(32)는 최소 누적 코스트(MAC) 레지스터(42)에 저장되어 있는 최소누적 코스트를 트레이스백 장치(36)로 제공한다. 또한, 갱신 장치(32)는 최소 누적코스트가 발생되었던 트레이스백 RAM(28)내의 레지스터의 어드레스를 제공하고, 그 어드레스를 MIDX 레지스터(40)에 저장한다.
트레이스백 장치(36)는 레지스터 어레이를 통하는 최소 누적 코스트 경로를 규정하는 개별 상태 정보와 디코딩된 심볼의 소프트 결정 신뢰 레벨(soft decision confidence level)을 트레이스백 RAM(28)에 제공한다. 트레이스백의 끝에서, 갱신장치(32)는 디코딩된 심볼 레지스터(DSR)(34)를 통해 DSP(20)로 하나의 디코딩된 심볼을 제공한다.
트레이스백 길이 레지스터(TBLR)(38)는 트레이스백 길이를 저장하는 레지스터이다. 저장되어 있는 트레이스백 길이는 TBLR(38)에 저장된 현존 트레이스백 길이에 대한 오버라이트(overwrite)에 의해 변경될 수 있다. 이와 같이, 트레이스백길이는 프로그램가능하다. DSP(20)로부터 코프로세서(30)로의 트레이스백 명령에 의해 개시되는 트레이스백은 선행 또는 후속 트레이스백의 트래이스백 길이와는 다른 트레이스백 길이로 실행될 수 있다. DSP로부터의 갱신 명령은 레지스터 어레이가 생존 브랜치 데이타로 채워지고 있을 때 트레이스백 RAM의 다른 셀이 채워지도록 한다. 트레이스백은 두개의 갱신 명령 사이에서 또는 더 이상 갱신할 심볼이 없는 갱신 명령 후에도 실행된다. 단일 심볼 인스턴트에서 다중 트레이스백(multiple tracebacks)이 실행될 수도 있다.
제 3 도는, 통상 기지국 또는 이동 디지탈 셀룰러 전화에 의해 다른쪽으로 전송되는 정보의 대표적인 프레임 또는 전송 버스트(100)를 도시한 것이다. 전송버스트는 소정 수의 비트를 포함한다. 각 프레임은 개시 비트(102), 제 1 세트의 정보 비트(104), 트레이닝 비트(106), 제 2 세트의 정보 비트(108) 및 종료 비트(110)를 포함한다. 대표적인 실시예에서는, 개시 및 종료 비트가 제각기 3개 비트, 각 정보 비트 세트가 58개 비트, 트레이닝 비트가 26개 비트로서 프레임마다 총 148개의 비트가 존재한다. 트레이닝 비트, 개시 및 종료 비트는 공지된 것으로서, 개시 및 종료 비트는 통상 '0'들로 구성된다.
제 4 도는 트레이스백 RAM(28)의 기억 레지스터들의 어레이에 저장되는 생존 브랜치 데이타의 매트릭스 표현을 도시한 것으로서, 비터비 디코더의 트레이스백 동작을 이해하는데 유용하다. 여기서는, 최대 근사 시퀀스 추정(maximum likelihood sequence estimates)을 제공하는 최대 근사 경로를 그 매트릭스도상에 겹쳐서 도시한다. 제 4도에서, 수평 축상에는 N개의 상태 또는 심볼 인스턴트를 도시하는데, 예를 들어 N은 64이다. 또한, 제 4 도에서, 수직 축상에는 각 상태 또는 심볼 인스턴트에서 0 ∼ 2C-1-1(여기서, C는 구속 길이임)의 다수 상태들을 도시한다. 이들 상태는 개별 상태로서 지칭된다. 제 4 도에 도시한 매트릭스에서는 당해 기술 분야에서 알려진 바와 같이 한 시점에 하나의 심볼 인스턴트가 존재한다. 각 심볼 인스턴트의 매트릭스 엔트리(entry)들은 하나의 셀을 구성한다. DSP(20)로부터 코프로세서(30)로 전송되는 단일 갱신 명령은 갱신 장치(32)에 의한 갱신 동작을 개시시켜, 매트릭스 엔트리들의 셀을 생성한다. 각 심볼 인스턴트에서, 제 4 도에 도시한 실시예의 각 개별 상태는 다음 심볼 인스턴트의 두 개의 가능한 개별 상태로만 천이한다. 부수적으로, 다음 심볼 인스턴트의 각 개별 상태는 자신으로의 천이의 기점으로 될 수 있는 두 개의 가능한 이전 개별 상태만을 갖는다. 다른 디코더에서는 다음 상태로 천이를 또는 이전 상태로부터의 천이를 3개 이상으로 할 수도 있다.
브랜치 매트릭은 한 심볼 인스턴트의 개별 상태로부터 다음 심볼 인스턴트의 개별 상태로의 가능한 각 천이에 대해 각 심볼 인스턴트에서 계산된다. 당해 기술분야에는 브랜치 매트릭을 계산하는 다양한 방법이 알려져 있다. 주어진 다음 개별상태로 천이하는 두 브랜치의 브랜치 매트릭은 계산된 후, 천이의 기점으로 되는 각 개별 상태의 누적 코스트에 가산된다. 이것에 의해, 두개의 잠재적 누적 코스트합(potential accumulated cost sums)이 생성된다. 이들 두개의 잠재적 누적 코스트 합은 상호 비교되며, 그들 두개의 합 중에서 작은 것과 같은 극값 브랜치 매트릭이 다음 상태 누적 코스트로서 선택된다. 보다 작은 합에 대응하는 천이가 기점으로 되는 두개의 가능한 개별 상태로부터 주어진 다음 개별상태로의 천이일 가능성이 높다. 이 가장 가능성이 높은 천이의 기점으로 되는 개별 상태는 종래 기술에서 잘 알려져 있는 바와 같이 주어진 다음 개별 상태에 대한 생존 브랜치(제 4 도의 매트릭스를 형성함)로서 트레이스백 RAM(28)에 저장된다. 보다 작은 합이 다음 개별 상태의 누적 코스트이다. 이 과정은 각각의 다음 개별 상태에 대해 반복되며, 또한 비트스트림내의 모든 심볼이 디코딩될 때까지 각각의 심볼 인스턴트에 대해 반복된다.
트레이스백 RAM(28)은 모듈러 어드레싱(modulo addressing)에 의해 어드레스될 수 있으며, 그 결과 유한 길이(finite length) 어레이가 원형으로 나타나게 된다. 1 내지 64로 표시한 64개의 심볼 인스턴트를 갖는 어레이에서 심볼 인스턴트 30으로부터 개시하는 길이 60의 트레이스백에 대해 생각한다. 트레이스백은 심볼 인스턴트 30에서 개시하여, 심볼 인스턴트 29, 28, 27 …, 1, …, 64, 63, 62, …, 35를 통해 심볼 인스턴트 34에 이를 때까지 트레이스백을 행한다. 심볼 인스턴트 34에서, 최소 누적 코스트에 관련된 개별 상태가 디코딩된 심볼로 변환된다.
각 심볼 인스턴트의 디코딩된 심볼은 생존 브랜치 데이타의 매트릭스가 완성될 때까지 기다리는 것에 의해 얻을 수 있다. 그 다음, 최소 누적 코스트와 연관된 최종 심볼 인스턴트의 개별 상태에서 개시하여 매트릭스를 한번 트레이스백한다. 이 트레이스백의 각 심볼 인스턴트에서, 기점으로 되는 개별 상태는 당해 기술 분야에서 알려진 바와 같이 그 심볼 인스턴트의 디코딩된 심볼로 변환된다.
선택적으로, 생존 브랜치 데이타의 매트릭스를 구성하는 동안 심볼 인스턴트마다 사전설정된 길이의 트레이스백 동작을 개시하여 이전 심볼 인스턴트의 디코딩된 심볼을 얻을 수 있다. 이전 심볼 인스턴트는 트레이스백이 개시되는 심볼 인스턴트 즉 현재 심볼 인스턴트보다 트레이스백 길이만큼 앞선다. 트레이스백 RAM이 생존 브랜치 데이타로 채워질 때, DSP(20)는 갱신 명령과 트레이스백 명령을 교번적으로 발생한다. 각각의 갱신은 매트릭스의 셀을 하나 더 구성한다. 각각의 트레이스백은 심볼을 디코딩하여 디코딩된 심볼을 DSR(34)를 통해 DSP(20)에 제공한다. 모든 갱신의 완료 후, 갱신 명령이 생략되며 후속 트레이스백들에 의해 나머지 심볼들이 디코딩된다. 심볼 인스턴트가 증가할 때마다, 다른 트레이스백 동작에 의해다른 디코딩된 심볼이 제공될 것이다.
이와 같이, 일정 길이(constant length) 트레이스백의 경우에는, 연속되는 심볼 인스턴트들에서 일련의 디코딩된 심볼이 얻어진다. 초기 트레이스백들에 의해 디코딩되는 심볼들은 무효(invalid)한 것으로 생각되므로 패기된다. 트레이스백 길이에 상당하는 심볼 인스턴트의 대기 시간 후에 디코딩되는 심볼들은 유효한 것으로 생각된다.
제 5 도에는 각 심볼 인스턴트의 트레이스백 길이를 나타내는 예를 도시한다. 제 1 트레이스백 길이는 트레이스백 길이 레지스터(38)에 기록된다. 생존 브랜치 데이타의 매트릭스가 형성될 때, 제 1 트레이스백 길이를 갖는 트레이스백이 실행된다. DSP(20)로부터 코프로세서(30)로의 단일 명령은 트레이스백 장치(36)에 의한 트레이스백을 개시한다. 초기 트레이스백 길이는 예를 들어 1과 같이 매우 짧을 수도 있다. 트레이스백은 이전 전송 버스트로부터 생존 브랜치 데이타를 갖는 트렐리스(trellis) 부분들로 순환할 수도 있다. 이 트레이스백의 끝에서 디코딩된 심볼은 통상 폐기된다.
트레이스백 장치(36)에 대한 반복되는 명령에 의해 트레이스백 길이가 동일한 후속 트레이스백들이 실행될 수 있다. 각각의 이러한 트레이스백의 끝에서 디코딩된 심볼은 통상 폐기된다. 디코딩된 심볼이 폐기되는 매우 짧은 트레이스백 길이의 트레이스백을 실행하면, 사용하지 않는 심볼을 발생하는데 소요되는 시간과 에너지 자원이 최소화된다.
트렐리스를 구성하는 동안 사전설정된 심볼 인스턴트에서, 트레이스백 길이를 제 2 트레이스백 길이로 변경할 수도 있는데, 이것은 트레이스백 길이 레지스터 (38) 내의 제 2 트레이스백 길이에 대한 오버라이트에 의해 이루어진다. 통상, 제 2 트레이스백 길이는 제 1 트레이스백 길이보다 대체적으로 길다. 트레이스백 길이가 길면, 디코딩된 심볼을 결정하는데 있어서의 정확도가 더욱 높아진다. 제 2 트레이스백 길이를 갖는 트레이스백은 사전설정된 심볼 인스턴트에서 개시된다.
예를 들면, 심볼 인스턴트 32에서, 길이 31의 트레이스백이 개시된다. 이 트레이스백에 의해 심볼 인스턴트 1에서 최종 디코딩된 심볼이 얻어진다. 심볼 인스턴트 33 및 후속 심볼 인스턴트들에서, 트레이스백 길이는 제 2 트레이스백 길이로 유지되거나 또는 더 짧은 트레이스백 길이로 변경된다. 제 5 도는 심볼 인스턴트 N(여기서는 64) 동안 제 2 트레이스백 길이로 유지되는 트레이스백 길이를 도시한다.
각 심볼 인스턴트에서, 제 2 트레이스백 길이를 갖는 트레이스백에 의해 상술한 바와 같이 최종 디코딩된 심볼이 얻어진다. 심볼 인스턴트 33에서 개시한 길이 31의 트레이스백에 의해서는 심볼 인스턴트 2에서 최종 디코딩된 심볼이 얻어지고, 심볼 인스턴트 34에서 개시한 길이 31의 트레이스백에 의해서는 심볼 인스턴트 3에서 최종 디코딩된 심볼이 얻어지며, 이 과정은 심볼 인스턴트 N까지 계속된다. 심볼 인스턴트 64에서의 갱신 명령 후, 트레이스백 RAM(28) 내에 생존 브랜치 데이타 매트릭스가 완성된다. 심볼 인스턴트 64로부터 개시한 길이 31의 트레이스백 길이를 갖는 트레이스백에 의해서는 심볼 인스턴트 33에서 최종 디코딩된 심볼이 얻어진다.
심볼 인스턴트 34 내지 N에 대한 최종 디코딩된 심볼을 얻기 위해, 트레이스백 명령을 반복 실행하는데, 트레이스백 명령의 반복 실행 회수는 트레이스백 길이단위들의 수 여기서는 31에 상응한다. 심볼 인스턴트 64에서 개시되어 연속되는 각각의 후속 트레이스백에 있어서는, 제 5 도에 도시한 바와 같이 예를 들어 1씩 감소하는 식으로 트레이스백 길이를 변경한다, 트레이스백 길이는 트레이스백 길이 레지스터(38) 내의 트레이스백 길이에 대한 오버라이트에 의해 반복적으로 감소시킬 수도 있고 또는 트레이스백 장치(36)에 의해 자동적으로 트레이스백 길이를 감소시켜 그 감소된 트레이스백 길이 값을 트레이스백 길이 레지스터(38)에 기록하는 것에 의해 반복적으로 감소시킬 수도 있다.
반복적인 트레이스백 실행 명령에 의해 임의 순서로 다양한 길이의 트레이스백을 실행하여 나머지 최종 심볼들을 얻을 수 있다. 심볼 인스턴트 N에서,
k-m, m=0, 1, 2, …, k-1
의 트레이스백 길이들을 갖는 일련의 트레이스백이 개시된다. 여기서, k는 제 2 트레이스백 길이이다. 각 트레이스백은 생존 브랜치 데이타의 기억 레지스터 매트릭스 어레이를 통해 경로를 트레이스백하여 디코딩된 심볼을 결정한다.
선택적으로, 심볼 인스턴트 34 내지 N에 대한 최종 디코딩된 심볼들은 제 2 트레이스백 길이에서 1까지 각 길이의 트레이스백을 실행하지 않고서도 얻을 수 있다. 여기서는 제 6 도에 도시한 시프트 레지스터(200)를 사용하는데, 이 시프트 레지스터(200)의 단(stage)의 수는 n이다.
심볼 인스턴트 N에서, 트레이스백이 MDX(40)의 어드레스로부터 개시되어 실행된다. 예시적인 트레이스백 길이는 31이다. 각 심볼 인스턴트의 최대 근사 시퀀스 비트는 순차적으로 시프트 레지스터(200)로 시프트된다. 최대 근사 시퀀스 비트들의 마지막 C-1개 비트들은 트레이스백 레지스터(TBR)(202)로 전송되는 것으로, 제 6 도에 도시한 바와 같이 적절하게 정렬된다. 시프트 레지스터(200)의 (n-(c-1))개 상위 비트들은 TBR(202)로의 전송시 "0"으로 마스킹될 수도 있다. 이들 상위 비트가 "0"으로 마스킹되지 않은 경우에는, n개의 디코딩된 심볼이 TBR(202)로 전달되며 트레이스백 길이가 n만큼 감소될 수 있다. 트레이스백 레지스터(202)에서의 최하위 비트는 트레이스백에 의해 결정된 이전 심볼 인스턴트에 대한 디코딩된 심볼이다. 다시 말해서, 그것은 심볼 인스턴트 33의 디코딩된 심볼이다. 다음 비트는 다음 후속 심볼 인스턴트 34에 대한 디코딩된 심볼이다. 세번째 비트는 심볼 인스턴트 35에 대한 디코딩된 심볼이다. 다른 구현 예에서는 다른 순서를 제공할 수도 있다.
트레이스백의 길이는 (C-1) 만큼 감소되어 28로 감소되고 다른 트레이스백이실행된다. 이 트레이스백에 의해서는 다음 (C-1) 심볼 인스턴트들 36, 37, 38에 대한 디코딩된 심볼이 얻어진다. 이 과정은 모든 N개 심볼 인스턴트에 대한 디코딩된심볼이 얻어질 때까지 반복된다. 마지막 트레이스백에 의해서 (C-1) 디코딩된 심볼들보다 적은 수의 디코딩된 심볼이 얻어질 수도 있다.
트레이스백 길이는 TBLR(38) 내의 현재 트레이스백 길이에 대한 오버라이트에 의해서 감소될 수도 있고, 또는 카운터 설정을 통해 각 트레이스백 이후의 트레이스백 길이를 자동적으로 감소시키는 것에 의해서 감소될 수도 있다.
시프트 레지스터(200) 및 트레이스백 레지스터(202) 사용시의 이점은 제 5도에서 알 수 있는데, 여기서는 참조 번호없이 도시한 1-스텝 트레이스백 길이 감소와 비교되는 2-스텝 트레이스백 길이 감소(204) 및 3-스텝 트레이스백 길이 감소(206)를 볼 수 있다. 일단 어레이가 완성되면, 나머지 심볼 인스턴트들에 대한 디코딩된 심볼들을 얻는데에는 보다 적은 수의 트레이스백이 필요하다. 심볼 인스턴트 N에서, k-m의 트레이스백 길이를 갖는 일련의 트레이스백이 개시된다. 여기서, m은 1보다 큰 값들 예를 들어 c-1 또는 n을 취할 수 있다.
본 발명의 다양한 실시예를 설명하기 위해 예시적인 수치 값들을 사용하였지만, 본 발명은 그들 예시적인 수치 값에 한정되지 않는다. 다양한 길이 및 시퀀스의 트레이스백이 본 발명의 범위내에서 고려된다.
트레이스백 RAM(28)내의 레지스터 매트릭스가 N-단위의 길이를 갖는 것으로 설명하였지만, 모든 N을 보유할 필요는 없다. 일단 트레이스백을 실행하여 사전설정된 심볼 인스턴스의 디코딩된 심볼을 얻은 후에는, 그 사전설정된 심볼 인스턴트의 생존 브랜치 데이타는 더이상 필요 없게 된다. 단지, 레지스터 매트릭스의 길이를 트레이스백 길이로 하고 한 개의 레지스터가 가장 최근의 누적된 코스트 데이타를 수신하게 하는 것만이 필요하다.
트레이스백 RAM(28)은 하드 판정 데이타 또는 소프트 판정 데이타를 포함할 수 있다. 하드 판정 데이타는 16 비트 워드마다 16개의 하드 판정에 의해 저장되고, 소프트 판정 데이타는 16 비트 워드마다 2개의 소프트 판정에 의해 저장될 수 있다.
본 발명은 이러한 기법을 포함한 집적 회로를 사용하는 통신 시스템 및 통신장치에 특히 유용하다. 이러한 통신 시스템 및 통신 장치는 긴 트레이스백 길이를 유지하여 디코딩 처리의 정확도를 증가시키고 그 다음 모든 심볼이 디코딩될 때까지 다양한 기법에 의해 트레이스백 길이를 감소시킨다는 장점을 갖는다.
본 발명의 예시적인 실시예를 파이프라인 기법을 이용하는 것으로서 설명하지 않았으나, 당업자라면 설계시에 파이프라인 기법을 사용할 경우 계산 효율이 향상될 수 있다는 것을 알 것이다. 파이프라인 기법에서는, 이전 데이타 세트에 의한 계산 완료 전에 새로운 데이타 세트에 의한 계산을 개시한다. 파이프라인 기법에 사용되는 래치가 많을 수록, 파이프라인의 깊이가 증대된다. 파이프라인 기법은 파이프라인을 채우는데 필요한 계산 시간에 초기 대기 시간이 도입되게 하나, 가산기 및 감산기와 같은 자원 사용을 극대화시킨다.
제 1 도는 본 발명의 일 실시예에 따른 송수신기의 블럭도.
제 2 도는 에러 정정 코프로세서를 구비한 디지탈 신호 프로세서를 도시한 송수신기의 부분 블럭도.
제 3도는 예시적인 전송 버스트의 비트 구조를 도시한 도면.
제 4 도는 본 발명의 설명에 유용한 기억 레지스터들의 어레이에 저장된 생존 브랜치 데이타의 매트릭스를 도시한 도면.
제 5 도는 단일 심볼 인스턴트에서 개시되는 것으로서 길이가 감소하는 트레이스백을 도시한 도면.
제 6도는 가변 길이 시프트 레지스터를 도시한 도면.
※ 도면의 주요 부분에 대한 부호의 설명
10: 송수신기 12: 송신기
14: 수신기 20: 디지탈 신호 프로세서(DSP)
22: 명령 레지스터 24: 어드레스 레지스터
26: 데이타 레지스터 28: 트레이스백 RAM
30: 에러 정정 코프로세서 32: 갱신 장치
34: 디코딩된 심볼 레지스터(DSR) 36:트레이스백 장치
154:브랜치 매트릭스 장치(비터비 디코더)

Claims (11)

  1. 신호를 수신하는 수신기를 가진 통신 시스템을 운영하기 위한 것으로, 구속 길이에 의해 결정되는 크기의 기억 레지스터 어레이에 저장된 각종 심볼 인스턴트로부터의 생존 브랜치 데이타 어레이를 통해 경로를 트레이스하여 디코딩된 심볼을 얻는 방법으로서, 코드화된 데이타를 나타내는 신호를 수신하는 단계(14), 상기 수신된 신호를 비터비 디코더로 제공하는 단계(14), 상기 비터비 디코더에서 다수 심볼 인스턴트의 생존 브랜치 데이타를 발생하는 단계(154), 상기 생존 브랜치 데이타를 상기 기억 레지스터 어레이(28)에 저장하는 단계(32), 사전설정된 심볼 인스턴트의 기억 레지스터로부터 길이 k의 제 1 트레이스백을 개시하여 그 트레이스백에 의해서 상기 기억 레지스터 어레이의 생존 브랜치 데이타를 통해 경로를 트레이스백함으로써 디코딩된 심볼을 얻는 단계(36)를 포함하는, 통신 시스템 운영 방법에 있어서 ,
    (a) 상기 사전설정된 심볼 인스턴트의 상기 기억 레지스터로부터 k-m(여기서, k는 제 1 트레이스백의 트레이스백 길이이고, m은 1≤m≤k-1 범위의 값임) 길이의 트레이스백을 개시하여 그 트레이스백에 의해서 상기 생존 브랜치 데이터의 기억 레지스터 어레이(28)를 통해 경로를 트레이스백함으로써 다른 디코딩된 심볼을 얻는 단계(36)와,
    (b) 다른 값의 m으로 상기 단계(a)를 반복하는 단계
    를 포함하는 것을 특징으로 하는 통신 시스템 운영 방법.
  2. 제 1 항에 있어서,
    상기 m은 상기 구속 길이 - 1만큼 변경되는 것을 특징으로 하는 통신 시스템 운영 방법.
  3. 제 1 항에 있어서,
    상기 m은 1, 2, 3, 4, 5, 6으로 이루어진 그룹으로부터 선택된 값에 의해 변경되는 것을 특징으로 하는 통신 시스템 운영 방법.
  4. 신호를 수신하는 수신기를 가진 디지탈 통신 시스템을 운영하기 위한 것으로, 기억 레지스터 어레이에 저장된 각종 심볼 인스턴트로부터의 생존 브랜치 데이타 어레이를 통해 경로를 트레이스하여 디코딩된 심볼을 결정하는 방법으로서, 코드화된 데이타를 나타내는 신호를 수신하는 단계(14), 상기 수신된 신호를 비터비 디코더로 제공하는 단계(14), 상기 비터비 디코더에서 다수 심볼 인스턴트의 생존 브랜치 데이타를 발생하는 단계(154) 및 상기 생존 브랜치 데이타를 상기 기억레지스터 어레이(28)에 저장하는 단계(32)를 포함하는, 통신 시스템 운영 방법에 있어서,
    각 트레이스백의 트레이스백 길이가 k-m(여기서, k는 제 1 트레이스백의 트레이스백 길이이고, m은 m=1, 2, 3, ..., k-1 임)에 의해 정의되는 일련의 트레이스백을 사전설정된 심볼 인스턴트로부터 개시하여 각 트레이스백에 의해서 상기 생존 브랜치 데이터의 기억 레지스터 어레이를 통해 경로를 트레이스백함으로써 다른 디코딩된 심볼을 얻는 단계(36)를 포함하는 것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  5. 신호를 수신하는 수신기를 가진 디지탈 통신 시스템을 운영하기 위한 것으로, 기억 레지스터 어레이에 저장된 각종 심볼 인스턴트로부터의 생존 브랜치 데이타 어레이를 통해 경로를 트레이스하여 디코딩된 심볼을 결정하는 방법으로서, 코드화된 데이타를 나타내는 신호를 수신하는 단계(14), 상기 수신된 신호를 비터비 디코더로 제공하는 단계(14), 상기 비터비 디코더에서 다수 심볼 인스턴트의 생존 브랜치 데이타를 발생하는 단계(154) 및 상기 생존 브랜치 데이타를 상기 기억레지스터 어레이(28)에 저장하는 단계(32)를 포함하는, 통신 시스템 운영 방법에 있어서,
    사전설정된 심볼 인스턴트로부터 적어도 두개의 일련의 트레이스백을 개시하여 그 심볼 인스턴트로부터 개시되는 트레이스백들에 의해 적어도 두개의 디코딩된 심볼을 디코딩하는 단계(36)를 포함하는 것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  6. 제 5 항에 있어서,
    상기 적어도 두 트레이스백은 연속하는 수의 트레이스백 길이를 갖는 것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  7. 제 5 항에 있어서,
    상기 트레이스백 길이들 중의 적어도 하나는 트레이스백들이 개시되는 상기 사전설정된 심볼 인스턴트의 크기보다 작은 크기를 갖는 것을 특징으로 하는 디지탈 통신 시스템 운영 방법.
  8. 코드화된 데이터를 디코딩하기 위한 것으로, 코드화된 데이타를 수신하는 비터비 디코더, 다수의 심볼 인스턴트에서 생존 브랜치 데이타를 발생하는 수단(154), 상기 생존 브랜치 데이타를 어레이(28)에 저장하는 수단(32), 사전설정된 심볼 인스턴트로부터 길이 k의 제 1 트레이스백을 개시하여 그 트레이스백에 의해서 상기 어레이내의 상기 생존 브랜치 데이타를 통해 경로를 트레이스백함으로써 디코딩된 심볼을 얻는 수단(36)을 구비하는, 디코딩 장치에 있어서,
    상기 사전설정된 심볼 인스턴트로부터 k-m(여기서, k는 제 1 트레이스백의 트레이스백 길이이고, m은 1≤m≤k-1 범위의 값임) 길이의 트레이스백을 개시하여 그 트레이스백에 의해서 상기 어레이내의 생존 브랜치 데이터를 통해 경로를 트레이스백함으로써 디코딩된 심볼을 얻는 수단(36)
    을 포함하는 것을 특징으로 하는 디코딩 장치.
  9. 제 8 항에 있어서,
    다른 m의 값에 의해 결정되는 길이를 가진 트레이스백을 상기 사전설정된 심볼 인스턴트로부터 개시하는 수단(36)을 포함하는 것을 특징으로 하는 디코딩 장치.
  10. 코드화된 데이터를 디코딩하기 위한 집적 회로로서, 코드화된 데이타를 수신하는 비터비 디코더, 다수 심볼 인스턴트에서 생존 브랜치 데이타를 발생하는 수단(154), 상기 생존 브랜치 데이타를 어레이로 저장하는 랜덤 액세스 메모리(28), 사전설정된 심볼 인스턴트로부터 길이 k의 제 1 트레이스백을 개시하여 그 트레이스백에 의해서 상기 어레이의 상기 생존 브랜치 데이타를 통해 경로를 트레이스백하여 디코딩된 심볼을 얻는 수단(36)을 구비하는, 디코딩용 집적 회로에 있어서,
    상기 사전설정된 심볼 인스턴트로부터 k-m(여기서, k는 제 1 트레이스백의 길이이고, m은 1≤m≤k-1 범위의 값임) 길이의 트레이스백을 개시하여 그 트레이스백에 의해서 상기 어레이의 생존 브랜치 데이터를 통해 경로를 트레이스백함으로써 디코딩된 심볼을 얻는 수단(36)을 구비하는 것을 특징으로 하는 디코딩용 집적회로.
  11. 제 10 항에 있어서,
    다른 m의 값에 의해 결정되는 길이를 갖는 트레이스백을 상기 사전설정된 심볼 인스턴스로부터 개시하는 수단(36)을 포함하는 것을 특징으로 하는 디코딩용 집적 회로.
KR1019940037388A 1993-12-28 1994-12-27 디지탈통신시스템운영방법및디코드장치와집적회로 KR100313636B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/174,933 US5533065A (en) 1993-12-28 1993-12-28 Decreasing length tracebacks
US08/174,933 1993-12-28

Publications (2)

Publication Number Publication Date
KR950022523A KR950022523A (ko) 1995-07-28
KR100313636B1 true KR100313636B1 (ko) 2002-02-19

Family

ID=22638123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037388A KR100313636B1 (ko) 1993-12-28 1994-12-27 디지탈통신시스템운영방법및디코드장치와집적회로

Country Status (4)

Country Link
US (1) US5533065A (ko)
EP (1) EP0661840A3 (ko)
JP (1) JP3262251B2 (ko)
KR (1) KR100313636B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135796B1 (ko) * 1994-11-14 1998-04-27 김광호 비터비복호기에서 트레이스백 수행장치
JP3171772B2 (ja) * 1995-08-23 2001-06-04 沖電気工業株式会社 ビタビ復号方法及びビタビ復号装置
US5996112A (en) * 1996-03-28 1999-11-30 Lsi Logic Corporation Area-efficient surviving paths unit for Viterbi decoders
JP3277856B2 (ja) * 1997-08-29 2002-04-22 日本電気株式会社 ビタビデコーダ
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
KR100249046B1 (ko) * 1998-03-31 2000-03-15 김영환 격자복호기의 역추적장치
KR100282966B1 (ko) * 1998-12-31 2001-03-02 윤종용 복호장치에서 엠엘상태 선택장치 및 방법
US6601215B1 (en) * 2000-02-01 2003-07-29 Agere Systems Inc. Traceback buffer management for VLSI Viterbi decoders
US7020830B2 (en) * 2001-12-24 2006-03-28 Agere Systems Inc. High speed add-compare-select operations for use in viterbi decoders
US7688888B2 (en) * 2005-04-22 2010-03-30 Zenith Electronics Llc CIR estimating decision feedback equalizer with phase tracker
US8625659B2 (en) * 2008-01-10 2014-01-07 Viasat, Inc. Receiver-based frequency response estimation
KR101612294B1 (ko) * 2011-02-15 2016-04-15 삼성전자주식회사 통신 시스템에서 복호화를 위한 장치 및 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789360A (en) * 1972-10-13 1974-01-29 Harris Intertype Corp Convolutional decoder
GB2088676B (en) * 1980-11-14 1985-09-04 Plessey Co Ltd Transmission systems
GB8315363D0 (en) * 1983-06-03 1983-07-06 Gordon J A Decoding errorcorrecting codes
US4583078A (en) * 1984-11-13 1986-04-15 Communications Satellite Corporation Serial Viterbi decoder
US4868830A (en) * 1985-09-27 1989-09-19 California Institute Of Technology Method and apparatus for implementing a traceback maximum-likelihood decoder in a hypercube network
JPS62105531A (ja) * 1985-11-01 1987-05-16 Kokusai Denshin Denwa Co Ltd <Kdd> 逐次復号誤り訂正方式
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
JPS62233933A (ja) * 1986-04-03 1987-10-14 Toshiba Corp ヴイタビ復号法
US4748626A (en) * 1987-01-28 1988-05-31 Racal Data Communications Inc. Viterbi decoder with reduced number of data move operations
JPH0254639A (ja) * 1988-08-19 1990-02-23 Nec Corp 誤り訂正機能付データ変復調装置
US5220570A (en) * 1990-11-30 1993-06-15 The Board Of Trustees Of The Leland Stanford Junior University Programmable viterbi signal processor
US5159608A (en) * 1991-08-28 1992-10-27 Falconer David D Method and apparatus for using orthogonal coding in a communication system

Also Published As

Publication number Publication date
US5533065A (en) 1996-07-02
EP0661840A3 (en) 1997-02-26
EP0661840A2 (en) 1995-07-05
JP3262251B2 (ja) 2002-03-04
JPH07212336A (ja) 1995-08-11
KR950022523A (ko) 1995-07-28

Similar Documents

Publication Publication Date Title
US5502735A (en) Maximum likelihood sequence detector
KR100335038B1 (ko) 코드분할다중접속시스템어플리케이션용다중속도직렬비터비디코더
US5375129A (en) Maximum likelihood sequence detector
US4630032A (en) Apparatus for decoding error-correcting codes
KR100313636B1 (ko) 디지탈통신시스템운영방법및디코드장치와집적회로
EP0670636A1 (en) Viterbi processor
KR100311837B1 (ko) 디지탈통신시스템동작방법
CN100517984C (zh) 用于移动通信系统的维特比/涡轮联合译码器
JPH0555932A (ja) 誤り訂正符復号化装置
EP0529909A2 (en) Error correction encoding/decoding method and apparatus therefor
JP3294022B2 (ja) 可変長トレースバック
JP2000209106A (ja) 高速ビタビ復号器の最小量のメモリによる実現
EP0467522B1 (en) Maximum likelihood sequence detector
KR100336246B1 (ko) 디지탈프로세서및코-프로세서를구비한집적회로
US6385753B1 (en) Punctured Viterbi decoding method
US6269130B1 (en) Cached chainback RAM for serial viterbi decoder
KR100262303B1 (ko) 비터비알고리즘을적용하는복호과정에서의생존경로역추적방법및그장치
JP2010206570A (ja) 復号装置、復号方法
WO2004086635A1 (en) List output viterbi decoder with blockwise acs and traceback
JP2001186025A (ja) ビタビ復号装置
JPH0361374B2 (ko)
KR20040065841A (ko) 비터비 복호기의 트레이스백 연산방법
JPH01291526A (ja) ビタビ復号器
JPH0697842A (ja) ビタビ復号器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 13

EXPY Expiration of term