JPH07211905A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法Info
- Publication number
- JPH07211905A JPH07211905A JP6319569A JP31956994A JPH07211905A JP H07211905 A JPH07211905 A JP H07211905A JP 6319569 A JP6319569 A JP 6319569A JP 31956994 A JP31956994 A JP 31956994A JP H07211905 A JPH07211905 A JP H07211905A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- oxide
- polysilicon layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 84
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 74
- 229920005591 polysilicon Polymers 0.000 claims abstract description 74
- 239000002131 composite material Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 27
- 238000007254 oxidation reaction Methods 0.000 claims description 27
- 238000002955 isolation Methods 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 3
- 230000001590 oxidative effect Effects 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 28
- 238000012876 topography Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 241000293849 Cordylanthus Species 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 平坦な表面を有する半導体集積回路及びその
製造方法を改良する。 【構成】 シリコン基板の上にゲート酸化物層を形成す
る。ゲート酸化物層の上に第一ポリシリコン層を形成
し、第一ポリシリコン層の上に窒化物層を形成する。次
いで、第一ポリシリコン層及び窒化物層をパターン形成
し且つエッチングしてゲート酸化物層の一部を露出させ
る開口を形成する。次いで、酸化ステップを行なって開
口内にフィールド酸化物領域を形成する。このフィール
ド酸化物領域は、第一ポリシリコン層の上表面と実質的
に同一面状の上表面を有する厚さに形成させる。次い
で、窒化物層を除去し且つゲート酸化物層及び第一ポリ
シリコン層をパターン形成し且つエッチングしてゲート
電極及び相互接続層を形成する。
製造方法を改良する。 【構成】 シリコン基板の上にゲート酸化物層を形成す
る。ゲート酸化物層の上に第一ポリシリコン層を形成
し、第一ポリシリコン層の上に窒化物層を形成する。次
いで、第一ポリシリコン層及び窒化物層をパターン形成
し且つエッチングしてゲート酸化物層の一部を露出させ
る開口を形成する。次いで、酸化ステップを行なって開
口内にフィールド酸化物領域を形成する。このフィール
ド酸化物領域は、第一ポリシリコン層の上表面と実質的
に同一面状の上表面を有する厚さに形成させる。次い
で、窒化物層を除去し且つゲート酸化物層及び第一ポリ
シリコン層をパターン形成し且つエッチングしてゲート
電極及び相互接続層を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
及びその製造方法に関するものであって、更に詳細に
は、隣接する活性領域内に形成した装置と実質的に同一
面状の分離構成体を具備する半導体集積回路及びその製
造方法に関するものである。
及びその製造方法に関するものであって、更に詳細に
は、隣接する活性領域内に形成した装置と実質的に同一
面状の分離構成体を具備する半導体集積回路及びその製
造方法に関するものである。
【０００２】
【従来の技術】集積回路設計、レイアウト及び製造の分
野において公知の如く、与えられた集積回路の製造コス
トは大方所望の機能を実現するために必要とされるチッ
プ面積に依存する。一方、そのチップ面積は、例えば金
属−酸化物−半導体（ＭＯＳ）技術におけるゲート電
極、及び例えばＭＯＳソース及びドレイン領域やバイポ
ーラ装置のエミッタ及びベース領域等の拡散領域等の活
性部品の寸法及び幾何学的形状によって画定される。こ
れらの幾何学的形状及び寸法は、しばしば、特定の製造
施設において使用可能なホトリソグラフィの分解能に依
存する。種々の装置及び回路の水平方向寸法を確立する
場合におけるホトリソグラフィの目標は、設計条件を充
足すると共に、ウエハの表面上へ回路パターンを正確に
整合するためのパターンを形成することである。ライン
幅が益々小さくなってサブミクロンのホトリソグラフィ
となると、ホトレジストにライン及びコンタクト孔をプ
リントするプロセスは益々困難なものとなる。
野において公知の如く、与えられた集積回路の製造コス
トは大方所望の機能を実現するために必要とされるチッ
プ面積に依存する。一方、そのチップ面積は、例えば金
属−酸化物−半導体（ＭＯＳ）技術におけるゲート電
極、及び例えばＭＯＳソース及びドレイン領域やバイポ
ーラ装置のエミッタ及びベース領域等の拡散領域等の活
性部品の寸法及び幾何学的形状によって画定される。こ
れらの幾何学的形状及び寸法は、しばしば、特定の製造
施設において使用可能なホトリソグラフィの分解能に依
存する。種々の装置及び回路の水平方向寸法を確立する
場合におけるホトリソグラフィの目標は、設計条件を充
足すると共に、ウエハの表面上へ回路パターンを正確に
整合するためのパターンを形成することである。ライン
幅が益々小さくなってサブミクロンのホトリソグラフィ
となると、ホトレジストにライン及びコンタクト孔をプ
リントするプロセスは益々困難なものとなる。
【０００３】超大規模集積（ＶＬＳＩ）レベルへ回路が
進化すると、ウエハの表面にはより多くの層が付加され
る。これらの付加的な層はウエハ表面上により多くのス
テップ即ち段差を形成する。従ってホトリソグラフィに
おいて小さな画像寸法の分解能は段差の上でホトレジス
トが薄くなること及び光の反射によってこれら付加的な
段差の上において益々困難なものとなる。変化されたト
ポグラフィ即ち地形的特徴の影響を取除くために平坦化
技術が益々重要なものとなる。
進化すると、ウエハの表面にはより多くの層が付加され
る。これらの付加的な層はウエハ表面上により多くのス
テップ即ち段差を形成する。従ってホトリソグラフィに
おいて小さな画像寸法の分解能は段差の上でホトレジス
トが薄くなること及び光の反射によってこれら付加的な
段差の上において益々困難なものとなる。変化されたト
ポグラフィ即ち地形的特徴の影響を取除くために平坦化
技術が益々重要なものとなる。
【０００４】活性部品の幾何学的形状及び寸法に加え
て、チップ面積も使用されている分離技術に依存する。
リーク電流が機能的又は仕様上の欠陥を発生しないよう
に、活性回路要素の間において充分なる電気的分離を与
えねばならない。益々厳しくなる仕様は、例えば、より
高集積度のメモリアレイにおける一層小型のメモリセル
に対する要求と共に、メモリ装置及びその他の最近の集
積回路において分離技術に関し著しい圧力を与えてい
る。
て、チップ面積も使用されている分離技術に依存する。
リーク電流が機能的又は仕様上の欠陥を発生しないよう
に、活性回路要素の間において充分なる電気的分離を与
えねばならない。益々厳しくなる仕様は、例えば、より
高集積度のメモリアレイにおける一層小型のメモリセル
に対する要求と共に、メモリ装置及びその他の最近の集
積回路において分離技術に関し著しい圧力を与えてい
る。
【０００５】公知であり且つ広く使用されている分離技
術はシリコンの局所酸化であって、通常ＬＯＣＯＳと呼
ばれているものである。ＬＯＣＯＳプロセスは、分離領
域に対して必要とされる面積を減少させ且つ幾らかの寄
生容量を減少させる上で著しい技術的な改良であった。
例えば活性装置を形成すべき区域等の酸化バリアによっ
て被覆されていない区域において熱二酸化シリコンを形
成する。この酸化バリアは、通常、パッド又はゲート酸
化膜の上に形成した窒化シリコンである。ウエハを、通
常、ウエットな酸化雰囲気、通常、例えば１０００℃の
高温において蒸気中に配置させる。酸化バリアによって
被覆されていないウエハの部分が酸化される。このＬＯ
ＣＯＳフィールド酸化膜は、通常、十分な厚さに形成さ
れ、フィールド酸化膜の上に配置されている導体は、最
大回路電圧にバイアスされた場合に、その下側のチャン
ネルを反転させることはない。
術はシリコンの局所酸化であって、通常ＬＯＣＯＳと呼
ばれているものである。ＬＯＣＯＳプロセスは、分離領
域に対して必要とされる面積を減少させ且つ幾らかの寄
生容量を減少させる上で著しい技術的な改良であった。
例えば活性装置を形成すべき区域等の酸化バリアによっ
て被覆されていない区域において熱二酸化シリコンを形
成する。この酸化バリアは、通常、パッド又はゲート酸
化膜の上に形成した窒化シリコンである。ウエハを、通
常、ウエットな酸化雰囲気、通常、例えば１０００℃の
高温において蒸気中に配置させる。酸化バリアによって
被覆されていないウエハの部分が酸化される。このＬＯ
ＣＯＳフィールド酸化膜は、通常、十分な厚さに形成さ
れ、フィールド酸化膜の上に配置されている導体は、最
大回路電圧にバイアスされた場合に、その下側のチャン
ネルを反転させることはない。
【０００６】ＬＯＣＯＳ分離技術は業界において広く使
用されているが、それにはある公知の制限が存在してい
る。ＬＯＣＯＳの第一の顕著な制限は、窒化物又はバリ
アマスクの端部下側のシリコンの酸化に起因して「バー
ドビーク」として知られる活性領域内への酸化物の横方
向エンクローチメント（侵入）である。このようなエン
クローチメントの予測される距離は、集積回路のレイア
ウトにおいて考慮されねばならない。何故ならば、その
結果、活性区域は窒化物層の初期的な寸法よりも一層小
さくなるからである。このようなエンクローチメントは
フィールド酸化膜厚さを減少することによって減少させ
ることが可能であるが、寄生フィールド酸化膜トランジ
スタのスレッシュホールド電圧が減少され、従って与え
られる分離も減少される。
用されているが、それにはある公知の制限が存在してい
る。ＬＯＣＯＳの第一の顕著な制限は、窒化物又はバリ
アマスクの端部下側のシリコンの酸化に起因して「バー
ドビーク」として知られる活性領域内への酸化物の横方
向エンクローチメント（侵入）である。このようなエン
クローチメントの予測される距離は、集積回路のレイア
ウトにおいて考慮されねばならない。何故ならば、その
結果、活性区域は窒化物層の初期的な寸法よりも一層小
さくなるからである。このようなエンクローチメントは
フィールド酸化膜厚さを減少することによって減少させ
ることが可能であるが、寄生フィールド酸化膜トランジ
スタのスレッシュホールド電圧が減少され、従って与え
られる分離も減少される。
【０００７】例えば一層厚い窒化物バリア層を形成する
等のＬＯＣＯＳにおけるバードビークを抑圧するための
試みは、シリコン基板と窒化シリコン層との間の熱膨脹
係数差のために近くの基板内に応力に関連した欠陥を発
生させる。これらのストレス関連欠陥を回避するための
試みにおいては処理が著しく複雑となる。サブミクロン
の幾何学的形状を得るためには、バードビーク現象の場
合に発生するような活性区域の物理的な損失が発生する
ものであってはならない。
等のＬＯＣＯＳにおけるバードビークを抑圧するための
試みは、シリコン基板と窒化シリコン層との間の熱膨脹
係数差のために近くの基板内に応力に関連した欠陥を発
生させる。これらのストレス関連欠陥を回避するための
試みにおいては処理が著しく複雑となる。サブミクロン
の幾何学的形状を得るためには、バードビーク現象の場
合に発生するような活性区域の物理的な損失が発生する
ものであってはならない。
【０００８】バードビーク現象を減少させるためには、
１９８３年１０月４日に発行された発明者Ｈａｎ ｅｔ
ａｌ．の米国特許第４，４０７，６９６号に記載され
ているような窒化物層とパッド酸化物層との間にポリシ
リコン層を使用することが提案されている。ポリシリコ
ンバッファ型ＬＯＣＯＳ即ちＰＢＬＯＣＯＳとして知ら
れているＬＯＣＯＳプロセスにおいてポリシリコン層を
使用することは、シリコン基板と基板の上側に存在する
厚い窒化シリコン層との間の熱膨脹係数差によって発生
する応力から発生することのある酸化によって誘発され
る積層欠陥を減少させることである。Ｔｉｎ−ｈｗａｎ
ｇ Ｌｉｎ ｅｔ ａｌ．著「ＰＢＬＯＣＯＳにおける
ツイン・ホワイト・リボン効果及びピット形成メカニズ
ム（Ｔｗｉｎ−Ｗｈｉｔｅ−Ｒｉｂｂｏｎ Ｅｆｆｅｃ
ｔ ａｎｄ Ｐｉｔ Ｆｏｒｍａｔｉｏｎ Ｍｅｃｈａ
ｎｉｓｍ ｉｎ ＰＢＬＯＣＯＳ）」、ジャーナル・オ
ブ・エレクトロケミカル・ソサエティ、１３８巻Ｎｏ．
７、１９９１年７月の文献により詳細に記載されている
如く、ポリシリコン層は窒化シリコンによって発生され
る過剰な応力を吸収し、且つオキシダントの横方向にエ
ンクローチメントを防止し従ってバードビークを減少さ
せる。
１９８３年１０月４日に発行された発明者Ｈａｎ ｅｔ
ａｌ．の米国特許第４，４０７，６９６号に記載され
ているような窒化物層とパッド酸化物層との間にポリシ
リコン層を使用することが提案されている。ポリシリコ
ンバッファ型ＬＯＣＯＳ即ちＰＢＬＯＣＯＳとして知ら
れているＬＯＣＯＳプロセスにおいてポリシリコン層を
使用することは、シリコン基板と基板の上側に存在する
厚い窒化シリコン層との間の熱膨脹係数差によって発生
する応力から発生することのある酸化によって誘発され
る積層欠陥を減少させることである。Ｔｉｎ−ｈｗａｎ
ｇ Ｌｉｎ ｅｔ ａｌ．著「ＰＢＬＯＣＯＳにおける
ツイン・ホワイト・リボン効果及びピット形成メカニズ
ム（Ｔｗｉｎ−Ｗｈｉｔｅ−Ｒｉｂｂｏｎ Ｅｆｆｅｃ
ｔ ａｎｄ Ｐｉｔ Ｆｏｒｍａｔｉｏｎ Ｍｅｃｈａ
ｎｉｓｍ ｉｎ ＰＢＬＯＣＯＳ）」、ジャーナル・オ
ブ・エレクトロケミカル・ソサエティ、１３８巻Ｎｏ．
７、１９９１年７月の文献により詳細に記載されている
如く、ポリシリコン層は窒化シリコンによって発生され
る過剰な応力を吸収し、且つオキシダントの横方向にエ
ンクローチメントを防止し従ってバードビークを減少さ
せる。
【０００９】ＬＯＣＯＳの横方向エンクローチメントの
制限に加えて、ＬＯＣＯＳの分離技術は集積回路表面に
トポグラフィ即ち地形的特徴を付加する。この付加的な
トポグラフィ即ち地形的特徴は、シリコンの酸素に対す
る反応のために、酸化前のシリコンの体積よりも二酸化
シリコンが必然的により大きな体積を占有する結果であ
る。その結果、従来のＬＯＣＯＳフィールド酸化物の表
面は活性領域の表面より上方となり、酸化物厚さの約半
分が活性領域表面の上方に存在することとなる。このト
ポグラフィは上側に存在する導体がフィールド酸化物の
端部における段差を被覆することを必要とし、そのこと
は導体層をパターン形成し且つエッチングする場合に問
題を発生する場合があり且つ導体層の信頼性においても
問題を発生する場合がある。更に、ウエハ表面のこのト
ポグラフィによって、サブミクロンホトリソグラフィに
とって必要な焦点深度が著しく減少される場合がある。
制限に加えて、ＬＯＣＯＳの分離技術は集積回路表面に
トポグラフィ即ち地形的特徴を付加する。この付加的な
トポグラフィ即ち地形的特徴は、シリコンの酸素に対す
る反応のために、酸化前のシリコンの体積よりも二酸化
シリコンが必然的により大きな体積を占有する結果であ
る。その結果、従来のＬＯＣＯＳフィールド酸化物の表
面は活性領域の表面より上方となり、酸化物厚さの約半
分が活性領域表面の上方に存在することとなる。このト
ポグラフィは上側に存在する導体がフィールド酸化物の
端部における段差を被覆することを必要とし、そのこと
は導体層をパターン形成し且つエッチングする場合に問
題を発生する場合があり且つ導体層の信頼性においても
問題を発生する場合がある。更に、ウエハ表面のこのト
ポグラフィによって、サブミクロンホトリソグラフィに
とって必要な焦点深度が著しく減少される場合がある。
【００１０】上述した制限に加えて、ＬＯＣＯＳ又はＰ
ＢＬＯＣＯＳ技術の場合には、シリコン基板と酸化シリ
コン領域の界面に沿って不所望の窒化物スポットが形成
される。これらの窒化物スポットは公知の「クーイ（Ｋ
ｏｏｉ）」効果の結果である。なお、クーイ効果とは、
１９９３年１１月２日付で発行された発明者Ｓｈａｐｐ
ｉｒ ｅｔ ａｌ．の米国特許第５，２５８，３３３号
により詳しく記載されるごとく、シリコン基板の表面に
沿って窒化シリコンの薄い層が形成されることである。
この窒化シリコンはフィールド酸化物を熱成長させる場
合に活性区域の上に酸化バリアとして使用した窒化物層
とＨ2 Ｏの反応から形成される。この反応はＮＨ3 を形
成し、それはパッド及びゲート酸化物を介して拡散しシ
リコン基板の表面と反応して窒化物スポット即ち「ホワ
イトリボン」を形成する。これらの窒化物スポット即ち
ホワイトリボンはこれらの窒化物位置において後に形成
される酸化物層の成長を制限する。従って、このホワイ
トリボンは、例えば、これらの位置においてゲート酸化
物層を有するゲート電極等の、装置の信頼性を低下させ
且つその性能を標準以下のものとさせる場合がある。
ＢＬＯＣＯＳ技術の場合には、シリコン基板と酸化シリ
コン領域の界面に沿って不所望の窒化物スポットが形成
される。これらの窒化物スポットは公知の「クーイ（Ｋ
ｏｏｉ）」効果の結果である。なお、クーイ効果とは、
１９９３年１１月２日付で発行された発明者Ｓｈａｐｐ
ｉｒ ｅｔ ａｌ．の米国特許第５，２５８，３３３号
により詳しく記載されるごとく、シリコン基板の表面に
沿って窒化シリコンの薄い層が形成されることである。
この窒化シリコンはフィールド酸化物を熱成長させる場
合に活性区域の上に酸化バリアとして使用した窒化物層
とＨ2 Ｏの反応から形成される。この反応はＮＨ3 を形
成し、それはパッド及びゲート酸化物を介して拡散しシ
リコン基板の表面と反応して窒化物スポット即ち「ホワ
イトリボン」を形成する。これらの窒化物スポット即ち
ホワイトリボンはこれらの窒化物位置において後に形成
される酸化物層の成長を制限する。従って、このホワイ
トリボンは、例えば、これらの位置においてゲート酸化
物層を有するゲート電極等の、装置の信頼性を低下させ
且つその性能を標準以下のものとさせる場合がある。
【００１１】種々のＰＢＬＯＣＯＳ技術は、窒化物スポ
ットを取除く方法に関連して、酸化によって誘起された
積層欠陥を減少するために使用することが可能である。
このような一つの方法は、Ｃｈｅ−Ｃｈｉａ Ｗｅｉ
ｅｔ ａｌ．の１９９１年１２月１８日に出願した米国
特許出願第０７／８０９，４０１号により詳細に記載さ
れている。図１を参照すると、従来技術に基づいて集積
回路を形成すべきウエハの一部が基板１０を有するもの
として示されている。基板１０の表面上に酸化物層１２
を熱的に成長させる。この酸化物層１２の上にポリシリ
コン層１４を形成し、次いで、ポリシリコン層１４の上
に窒化物層１６を形成する。ホトレジスト１８を窒化物
層１６の上に形成し且つパターン形成し且つエッチング
して、図２に示した如く、開口２０において窒化物層１
６の一部を露出させる。層１４及び１６が除去されて開
口２２において酸化物層１２の一部が露出される。図３
を参照すると、次いで、ホトレジスト層１８を除去し且
つ酸化ステップを行なうと、その結果、基板表面の上側
及び下側にフィールド酸化物領域２４が形成される。次
いで、この酸化ステップ期間中に活性区域の上にバリア
として形成された層１２，１４，１６を除去する。
ットを取除く方法に関連して、酸化によって誘起された
積層欠陥を減少するために使用することが可能である。
このような一つの方法は、Ｃｈｅ−Ｃｈｉａ Ｗｅｉ
ｅｔ ａｌ．の１９９１年１２月１８日に出願した米国
特許出願第０７／８０９，４０１号により詳細に記載さ
れている。図１を参照すると、従来技術に基づいて集積
回路を形成すべきウエハの一部が基板１０を有するもの
として示されている。基板１０の表面上に酸化物層１２
を熱的に成長させる。この酸化物層１２の上にポリシリ
コン層１４を形成し、次いで、ポリシリコン層１４の上
に窒化物層１６を形成する。ホトレジスト１８を窒化物
層１６の上に形成し且つパターン形成し且つエッチング
して、図２に示した如く、開口２０において窒化物層１
６の一部を露出させる。層１４及び１６が除去されて開
口２２において酸化物層１２の一部が露出される。図３
を参照すると、次いで、ホトレジスト層１８を除去し且
つ酸化ステップを行なうと、その結果、基板表面の上側
及び下側にフィールド酸化物領域２４が形成される。次
いで、この酸化ステップ期間中に活性区域の上にバリア
として形成された層１２，１４，１６を除去する。
【００１２】図４を参照すると、フィールド酸化物領域
を形成する熱酸化ステップ期間中に、酸化物とシリコン
基板との間の界面に沿って薄い窒化物スポット２６が形
成される。これらの窒化物スポットは、この区域に後に
形成される装置の装置性能に悪影響を与える場合があ
り、次のステップを実施する前に除去することが可能で
ある。このような窒化物スポットを、例えば電界効果ト
ランジスタ等の装置を形成する前に除去する種々の方法
が存在しており、それによって装置の信頼性が維持され
る。例えば、そのような方法の一つとしては、発明者Ｃ
ｈａｎ ｅｔ ａｌ．の１９８５年１１月１９日に発行
された米国特許第４，５５３，３１４号に記載されてい
る。露出されたシリコン基板の上に犠牲酸化物層２８を
形成する。図４に示される如く、この犠牲酸化物層２８
は窒化物スポットの区域の上においては厚さが薄くなっ
ている。然しながら、犠牲酸化物層２８はそれが形成さ
れる期間中にシリコン基板の一部を消費するので、それ
は基板からの窒化物残留物も酸化する。従って、犠牲酸
化物層２８が除去されると、窒化物残留物も除去され
る。
を形成する熱酸化ステップ期間中に、酸化物とシリコン
基板との間の界面に沿って薄い窒化物スポット２６が形
成される。これらの窒化物スポットは、この区域に後に
形成される装置の装置性能に悪影響を与える場合があ
り、次のステップを実施する前に除去することが可能で
ある。このような窒化物スポットを、例えば電界効果ト
ランジスタ等の装置を形成する前に除去する種々の方法
が存在しており、それによって装置の信頼性が維持され
る。例えば、そのような方法の一つとしては、発明者Ｃ
ｈａｎ ｅｔ ａｌ．の１９８５年１１月１９日に発行
された米国特許第４，５５３，３１４号に記載されてい
る。露出されたシリコン基板の上に犠牲酸化物層２８を
形成する。図４に示される如く、この犠牲酸化物層２８
は窒化物スポットの区域の上においては厚さが薄くなっ
ている。然しながら、犠牲酸化物層２８はそれが形成さ
れる期間中にシリコン基板の一部を消費するので、それ
は基板からの窒化物残留物も酸化する。従って、犠牲酸
化物層２８が除去されると、窒化物残留物も除去され
る。
【００１３】この犠牲酸化物層を除去した後に、シリコ
ン基板の表面は、フィールド酸化物に隣接した活性区域
内に装置を形成する準備がなされる。図５を参照する
と、窒化物スポットが除去されると、シリコン基板の表
面及びフィールド酸化物領域２４の上にゲート酸化物層
３０及びポリシリコン層３２を形成する。このゲート酸
化物／ポリシリコン積層体をパターン形成し且つエッチ
ングして、図６に示した如く、ゲート電極３４と相互接
続層３６とを形成する。
ン基板の表面は、フィールド酸化物に隣接した活性区域
内に装置を形成する準備がなされる。図５を参照する
と、窒化物スポットが除去されると、シリコン基板の表
面及びフィールド酸化物領域２４の上にゲート酸化物層
３０及びポリシリコン層３２を形成する。このゲート酸
化物／ポリシリコン積層体をパターン形成し且つエッチ
ングして、図６に示した如く、ゲート電極３４と相互接
続層３６とを形成する。
【００１４】然しながら、不所望の窒化物スポットを除
去するために犠牲酸化物層２８を形成し且つそれを除去
する付加的なステップは処理を複雑化させ従って付加的
な製造コストが必要となる。処理ステップが増加する
と、欠陥を発生する蓋然性が高まるので、歩留まりが低
下され且つ信頼性が低下される場合がある。フィールド
酸化物と基板との間に付加的な段差が形成され、それは
ウエハの上におけるトポグラフィ即ち地形的特徴を増加
させる。このような付加的なトポグラフィは後の段階に
おいて付加的な段差被覆問題を発生し、且つフィールド
酸化物を横断する相互接続層及びポリシリコンゲートを
エッチングする場合に問題が発生する場合がある。
去するために犠牲酸化物層２８を形成し且つそれを除去
する付加的なステップは処理を複雑化させ従って付加的
な製造コストが必要となる。処理ステップが増加する
と、欠陥を発生する蓋然性が高まるので、歩留まりが低
下され且つ信頼性が低下される場合がある。フィールド
酸化物と基板との間に付加的な段差が形成され、それは
ウエハの上におけるトポグラフィ即ち地形的特徴を増加
させる。このような付加的なトポグラフィは後の段階に
おいて付加的な段差被覆問題を発生し、且つフィールド
酸化物を横断する相互接続層及びポリシリコンゲートを
エッチングする場合に問題が発生する場合がある。
【００１５】
【発明が解決しようとする課題】本発明は、後の段差被
覆問題を最小とするために実質的に同一面状の上表面を
有する分離領域に隣接した活性区域において分離領域又
は構成体及び装置を製造する方法を提供することを目的
とする。本発明の更に別の目的とするところは、製造上
の複雑性を低下させ且つ歩留まり及び信頼性をより高い
ものとさせるために著しく少ない処理ステップで分離領
域又は構成体に隣接した活性装置を製造する方法及びそ
の結果得られる構成体を提供することを目的とする。本
発明の更に別の目的とするところは、改良した半導体集
積回路及びその製造方法を提供することである。
覆問題を最小とするために実質的に同一面状の上表面を
有する分離領域に隣接した活性区域において分離領域又
は構成体及び装置を製造する方法を提供することを目的
とする。本発明の更に別の目的とするところは、製造上
の複雑性を低下させ且つ歩留まり及び信頼性をより高い
ものとさせるために著しく少ない処理ステップで分離領
域又は構成体に隣接した活性装置を製造する方法及びそ
の結果得られる構成体を提供することを目的とする。本
発明の更に別の目的とするところは、改良した半導体集
積回路及びその製造方法を提供することである。
【００１６】
【課題を解決するための手段】本発明は、半導体装置構
成体及びその製造方法に組込むことが可能である。先
ず、シリコン基板上に酸化物層を形成する。その酸化物
層上にポリシリコン層を形成し、且つ該ポリシリコン層
上に窒化物層を形成する。ポリシリコン／窒化物積層体
をパターン形成し且つエッチングして酸化物層の区域を
露出させる開口を形成する。酸化ステップを行なって該
開口内にフィールド酸化物領域を形成する。このフィー
ルド酸化物領域は、その上表面がポリシリコン層の上表
面と実質的に同一面状となる厚さに形成される。次い
で、その窒化物層を除去する。次いで、その酸化物層及
びポリシリコン層をパターン形成し且つエッチングし
て、ゲート電極及び相互接続層を形成する。その場合
に、ポリシリコン領域及びフィールド酸化物領域の上表
面は実質的に同一面状に留まる。
成体及びその製造方法に組込むことが可能である。先
ず、シリコン基板上に酸化物層を形成する。その酸化物
層上にポリシリコン層を形成し、且つ該ポリシリコン層
上に窒化物層を形成する。ポリシリコン／窒化物積層体
をパターン形成し且つエッチングして酸化物層の区域を
露出させる開口を形成する。酸化ステップを行なって該
開口内にフィールド酸化物領域を形成する。このフィー
ルド酸化物領域は、その上表面がポリシリコン層の上表
面と実質的に同一面状となる厚さに形成される。次い
で、その窒化物層を除去する。次いで、その酸化物層及
びポリシリコン層をパターン形成し且つエッチングし
て、ゲート電極及び相互接続層を形成する。その場合
に、ポリシリコン領域及びフィールド酸化物領域の上表
面は実質的に同一面状に留まる。
【００１７】
【実施例】以下に説明する処理ステップ及び構成体は集
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、現在当該技術分野において使用されて
いる集積回路の製造技術に関連して実施することが可能
なものであり、従って、本発明を理解する上で必要な重
要な特徴について重点的に説明する。また、添付の図面
は、本発明の重要な特徴を理解するように適宜拡縮して
示してある。
積回路を製造する完全な処理の流れを構成するものでは
ない。本発明は、現在当該技術分野において使用されて
いる集積回路の製造技術に関連して実施することが可能
なものであり、従って、本発明を理解する上で必要な重
要な特徴について重点的に説明する。また、添付の図面
は、本発明の重要な特徴を理解するように適宜拡縮して
示してある。
【００１８】図７乃至１１を参照して本発明の好適実施
例について詳細に説明する。図７Ａはウエハの一部を概
略断面で示してあり、それは、分離構成体及び隣接する
活性区域内の装置を形成すべき表面を有している。図７
Ａに示した如く、シリコン基板４０の上に集積回路を形
成する。このシリコン基板は、分離構成体及び活性装置
が形成されるウエハの位置に依存してＰ又はＮのいずれ
かにドープしたシリコンとすることが可能である。シリ
コン基板４０の上に約２０乃至３００Åの厚さに酸化物
層４２を熱成長させる。酸化物層４２の上に約１００乃
至２０００Åの厚さにバッファポリシリコン層４４を付
着形成する。ＰＢＬＯＣＯＳ技術に関して上述した如
く、ポリシリコン層４４は後に分離構成体を形成する期
間中にシリコン基板とその下側に存在する窒化物層との
間に発生する応力から発生する酸化によって誘起される
積層欠陥を減少させることに貢献する。
例について詳細に説明する。図７Ａはウエハの一部を概
略断面で示してあり、それは、分離構成体及び隣接する
活性区域内の装置を形成すべき表面を有している。図７
Ａに示した如く、シリコン基板４０の上に集積回路を形
成する。このシリコン基板は、分離構成体及び活性装置
が形成されるウエハの位置に依存してＰ又はＮのいずれ
かにドープしたシリコンとすることが可能である。シリ
コン基板４０の上に約２０乃至３００Åの厚さに酸化物
層４２を熱成長させる。酸化物層４２の上に約１００乃
至２０００Åの厚さにバッファポリシリコン層４４を付
着形成する。ＰＢＬＯＣＯＳ技術に関して上述した如
く、ポリシリコン層４４は後に分離構成体を形成する期
間中にシリコン基板とその下側に存在する窒化物層との
間に発生する応力から発生する酸化によって誘起される
積層欠陥を減少させることに貢献する。
【００１９】ゲート酸化物層４２も、該酸化物の上に薄
い窒化物層を形成することによって酸化物／窒化物の複
合層とすることが可能である。この複合層の薄い窒化物
部分は、典型的に、ＣＶＤ又は該酸化物の迅速熱窒化物
化によって約１０乃至２００Åの厚さに形成させること
が可能である。層４２も、該薄い窒化物の表面を酸化す
ることによって形成した酸化物／窒化物／酸化物（ＯＮ
Ｏ）複合層とすることが可能である。このＯＮＯ積層体
の酸化した部分、即ちシール酸化物は、典型的には、約
１０乃至３０Åの厚さを有している。酸化物の上側の薄
い窒化物は、後にフィールド酸化物領域を形成する期間
中に酸化雰囲気及びアンモニアがポリシリコン内に拡散
することを防止すべく作用し、且つ発明者Ｈｏｄｇｅｓ
ｅｔａｌ．の１９９３年１１月９日に発行された米国
特許第５，２６０，２２９号により詳細に記載されてい
るように、信頼性の高い酸化物／窒化物ゲート絶縁膜を
形成する。シール酸化物は、窒化物の上に形成される
と、全体的な酸化物／窒化物／酸化物複合絶縁層４２の
容量及び信頼性を増加させる。
い窒化物層を形成することによって酸化物／窒化物の複
合層とすることが可能である。この複合層の薄い窒化物
部分は、典型的に、ＣＶＤ又は該酸化物の迅速熱窒化物
化によって約１０乃至２００Åの厚さに形成させること
が可能である。層４２も、該薄い窒化物の表面を酸化す
ることによって形成した酸化物／窒化物／酸化物（ＯＮ
Ｏ）複合層とすることが可能である。このＯＮＯ積層体
の酸化した部分、即ちシール酸化物は、典型的には、約
１０乃至３０Åの厚さを有している。酸化物の上側の薄
い窒化物は、後にフィールド酸化物領域を形成する期間
中に酸化雰囲気及びアンモニアがポリシリコン内に拡散
することを防止すべく作用し、且つ発明者Ｈｏｄｇｅｓ
ｅｔａｌ．の１９９３年１１月９日に発行された米国
特許第５，２６０，２２９号により詳細に記載されてい
るように、信頼性の高い酸化物／窒化物ゲート絶縁膜を
形成する。シール酸化物は、窒化物の上に形成される
と、全体的な酸化物／窒化物／酸化物複合絶縁層４２の
容量及び信頼性を増加させる。
【００２０】次いで、典型的には、ＣＶＤによってポリ
シリコン層４４の上に約８００乃至３０００Åの厚さに
窒化物層４６を付着形成させる。ポリシリコン層４４及
び窒化物層４６を従来のホトリソグラフィによってパタ
ーン形成し且つエッチングして開口４８を形成し、酸化
物層４２の一部を露出させる。一方、酸化物層４２もエ
ッチング除去しシリコン基板４０の一部を露出させるこ
とも可能である。層４４及び４６は分離構成体を形成す
べき区域から除去され、従って後に装置を形成する活性
区域を保護するための酸化バリアとして作用している。
シリコン層４４の上に約８００乃至３０００Åの厚さに
窒化物層４６を付着形成させる。ポリシリコン層４４及
び窒化物層４６を従来のホトリソグラフィによってパタ
ーン形成し且つエッチングして開口４８を形成し、酸化
物層４２の一部を露出させる。一方、酸化物層４２もエ
ッチング除去しシリコン基板４０の一部を露出させるこ
とも可能である。層４４及び４６は分離構成体を形成す
べき区域から除去され、従って後に装置を形成する活性
区域を保護するための酸化バリアとして作用している。
【００２１】図７Ｂ−７Ｅは、ポリシリコン層４４が酸
化されることから更に保護するためにポリシリコン層４
４を所望により封止状態とする付加的なプロセスを示し
ている。図７Ｂを参照すると、窒化物層４６の上及び開
口４８内にＣＶＤによって窒化物側壁４７を形成するこ
とが可能である。この開口内に分離構成体を形成する前
に、酸化物層４２、又は酸化物層４２がエッチング除去
されている場合にはシリコン基板４０の上の開口４８の
底部に形成された窒化物を除去する。図７Ｃに示した如
く、異方性エッチングを使用して開口内の窒化物を除去
することが可能である。一方、ポリシリコン層４４の端
部を窒化物化させるために迅速熱アニール（ＲＴＡ）プ
ロセスを使用することも可能である。図７Ｄを参照する
と、ＲＴＡプロセスが開口４８内のポリシリコンの端部
及び酸化物層４２の一部を窒化物化させ、窒化物領域４
９を形成している。このＲＴＡプロセスは、酸化物層４
２が前もって除去されている場合には、シリコン基板の
一部を窒化物化させる。上述した如く、開口の底部にお
ける窒化物は、分離構成体を形成する前に除去されねば
ならない。図７Ｅに示した如く、ポリシリコン層が酸化
されることを保護しながら、この開口内の窒化物を除去
するためのこの別法において異方性エッチングを使用す
ることも可能である。窒化物側壁４７又は窒化物領域４
９を包含するこのポリシリコン層の窒化物封止化は米国
特許第５，２０６，２２９号により詳細に記載されてい
る。
化されることから更に保護するためにポリシリコン層４
４を所望により封止状態とする付加的なプロセスを示し
ている。図７Ｂを参照すると、窒化物層４６の上及び開
口４８内にＣＶＤによって窒化物側壁４７を形成するこ
とが可能である。この開口内に分離構成体を形成する前
に、酸化物層４２、又は酸化物層４２がエッチング除去
されている場合にはシリコン基板４０の上の開口４８の
底部に形成された窒化物を除去する。図７Ｃに示した如
く、異方性エッチングを使用して開口内の窒化物を除去
することが可能である。一方、ポリシリコン層４４の端
部を窒化物化させるために迅速熱アニール（ＲＴＡ）プ
ロセスを使用することも可能である。図７Ｄを参照する
と、ＲＴＡプロセスが開口４８内のポリシリコンの端部
及び酸化物層４２の一部を窒化物化させ、窒化物領域４
９を形成している。このＲＴＡプロセスは、酸化物層４
２が前もって除去されている場合には、シリコン基板の
一部を窒化物化させる。上述した如く、開口の底部にお
ける窒化物は、分離構成体を形成する前に除去されねば
ならない。図７Ｅに示した如く、ポリシリコン層が酸化
されることを保護しながら、この開口内の窒化物を除去
するためのこの別法において異方性エッチングを使用す
ることも可能である。窒化物側壁４７又は窒化物領域４
９を包含するこのポリシリコン層の窒化物封止化は米国
特許第５，２０６，２２９号により詳細に記載されてい
る。
【００２２】分離構成体を形成すべき開口４８又は位置
は、例えばＮ又はＰウエル等の単一のドープした領域内
とすることが可能であり、又、例えばＮ及びＰウエルの
間等の反対の導電型のドープした領域の間の境界とする
ことが可能である。開口４８におけるシリコン基板を酸
化する前に、開口４８内の基板内にドーパントをイオン
注入させることが可能である。このドーパントは、典型
的にはＮチャンネル装置の場合にはボロンであって、図
７ＡにおいてＸで示した如くチャンネルストップ注入を
形成する。
は、例えばＮ又はＰウエル等の単一のドープした領域内
とすることが可能であり、又、例えばＮ及びＰウエルの
間等の反対の導電型のドープした領域の間の境界とする
ことが可能である。開口４８におけるシリコン基板を酸
化する前に、開口４８内の基板内にドーパントをイオン
注入させることが可能である。このドーパントは、典型
的にはＮチャンネル装置の場合にはボロンであって、図
７ＡにおいてＸで示した如くチャンネルストップ注入を
形成する。
【００２３】図８を参照すると、酸化ステップを実施し
てフィールド酸化物領域５０を熱成長させる。このフィ
ールド酸化物領域は同一のウエル内のトランジスタ又は
隣接するウエル内のトランジスタを電気的に分離させ
る。この酸化は、通常、約９００−１１００℃の温度に
おいて約２乃至８時間の間蒸気中において実施する。フ
ィールド酸化物５０の約半分が基板４０内に埋め込まれ
且つ他の半分は基板の表面の上側に形成される。フィー
ルド酸化物領域５０の厚さ又は深さは、シリコン基板４
０の表面の上側のポリシリコン層４４の高さに依存す
る。換言すると、フィールド酸化物領域５０は、その上
表面がポリシリコン層４４の上表面と実質的に同一面状
となるように形成されるべきである。フィールド酸化物
領域５０は約２０００乃至７０００Åの厚さを有してい
る。この酸化プロセス期間中に、チャンネルストップ注
入物が更にフィールド酸化物領域下側の基板内へドライ
ブされる。フィールド酸化物領域５０を形成する酸化プ
ロセス期間中にシリコン酸化物層４２が窒化物マスク又
は層４６の下側に存在するシリコン酸化物領域とシリコ
ン基板４０との間の界面に沿ってこの酸化プロセス期間
中に窒化物スポット５２が形成される。
てフィールド酸化物領域５０を熱成長させる。このフィ
ールド酸化物領域は同一のウエル内のトランジスタ又は
隣接するウエル内のトランジスタを電気的に分離させ
る。この酸化は、通常、約９００−１１００℃の温度に
おいて約２乃至８時間の間蒸気中において実施する。フ
ィールド酸化物５０の約半分が基板４０内に埋め込まれ
且つ他の半分は基板の表面の上側に形成される。フィー
ルド酸化物領域５０の厚さ又は深さは、シリコン基板４
０の表面の上側のポリシリコン層４４の高さに依存す
る。換言すると、フィールド酸化物領域５０は、その上
表面がポリシリコン層４４の上表面と実質的に同一面状
となるように形成されるべきである。フィールド酸化物
領域５０は約２０００乃至７０００Åの厚さを有してい
る。この酸化プロセス期間中に、チャンネルストップ注
入物が更にフィールド酸化物領域下側の基板内へドライ
ブされる。フィールド酸化物領域５０を形成する酸化プ
ロセス期間中にシリコン酸化物層４２が窒化物マスク又
は層４６の下側に存在するシリコン酸化物領域とシリコ
ン基板４０との間の界面に沿ってこの酸化プロセス期間
中に窒化物スポット５２が形成される。
【００２４】図９を参照すると、窒化物層４６、及びも
しも形成されている場合には窒化物領域４７又は４９の
残存部分をエッチング除去し、ポリシリコン層４４の上
表面をフィールド酸化物領域５０の上表面と実質的に同
一面状とさせる。ウエハのトポグラフィ即ち地形的特徴
は、ここにおいて、爾後の処理ステップを開始するため
に実質的に同一面状となっている。図９において矢印で
示した如く、典型的には燐であるＮ型ドーパントを一様
にポリシリコン層４４内にイオン注入又は拡散させてポ
リシリコン層の導電度を増加させる。この段階におい
て、ウエハの位置に依存して、Ｘで示した如く種々のイ
オン注入を実施することが可能であり、フィールド酸化
物領域５０の両側における活性区域に形成されるトラン
ジスタのスレッシュホールド電圧を調節することが可能
である。例えば、ポリシリコン層４４及び酸化物層４２
を貫通して軽度のドーズのボロンを基板４０内にイオン
注入させ、フィールド酸化物領域５０の両側のＮ及び／
又はＰウエル内のトランジスタのスレッシュホールド電
圧を調節させることが可能である。トランジスタのスレ
ッシュホールド電圧を更に調節するために、ウエハ上の
特定の位置において、必要に応じて更に付加的なボロン
イオン注入を実施することが可能である。
しも形成されている場合には窒化物領域４７又は４９の
残存部分をエッチング除去し、ポリシリコン層４４の上
表面をフィールド酸化物領域５０の上表面と実質的に同
一面状とさせる。ウエハのトポグラフィ即ち地形的特徴
は、ここにおいて、爾後の処理ステップを開始するため
に実質的に同一面状となっている。図９において矢印で
示した如く、典型的には燐であるＮ型ドーパントを一様
にポリシリコン層４４内にイオン注入又は拡散させてポ
リシリコン層の導電度を増加させる。この段階におい
て、ウエハの位置に依存して、Ｘで示した如く種々のイ
オン注入を実施することが可能であり、フィールド酸化
物領域５０の両側における活性区域に形成されるトラン
ジスタのスレッシュホールド電圧を調節することが可能
である。例えば、ポリシリコン層４４及び酸化物層４２
を貫通して軽度のドーズのボロンを基板４０内にイオン
注入させ、フィールド酸化物領域５０の両側のＮ及び／
又はＰウエル内のトランジスタのスレッシュホールド電
圧を調節させることが可能である。トランジスタのスレ
ッシュホールド電圧を更に調節するために、ウエハ上の
特定の位置において、必要に応じて更に付加的なボロン
イオン注入を実施することが可能である。
【００２５】この好適実施例においては、ゲート酸化物
層４２及びポリシリコン層４４が維持され且つエッチン
グされてゲート電極と相互接続層とを形成する。図１０
を参照すると、ポリシリコン層４４はフィールド酸化物
領域５０と実質的に同一面状であるので、ポリシリコン
層４４はフィールド酸化物領域５０の上側を横断してい
ない。フィールド酸化物領域の上側を相互接続層が横断
することが必要な場合には、ポリシリコン層４４及びフ
ィールド酸化物領域５０の上に低抵抗層５４を形成する
ことが可能である。この低抵抗層は、例えばタチタン、
タンタル、コバルト又はニッケル等の耐火性金属から形
成したシリサイド層とすることが可能であり、又は耐火
性金属シリサイドとして付着形成することが可能であ
る。層４２及び４４、又、形成されている場合には層５
４、は、従来の方法でパターン形成し且つエッチングし
てフィールド酸化物領域５０に隣接する活性区域に所要
の装置を形成する準備がなされている。低抵抗層５４も
ポリシリコン層とすることが可能であり、それはポリシ
リコン層４４内にドーパントを一様にイオン注入するか
又は拡散する前に形成することが可能である。この低抵
抗ポリシリコン層５４は、従来の態様でその上にサリサ
イド層を形成した複合層とすることも可能である。
層４２及びポリシリコン層４４が維持され且つエッチン
グされてゲート電極と相互接続層とを形成する。図１０
を参照すると、ポリシリコン層４４はフィールド酸化物
領域５０と実質的に同一面状であるので、ポリシリコン
層４４はフィールド酸化物領域５０の上側を横断してい
ない。フィールド酸化物領域の上側を相互接続層が横断
することが必要な場合には、ポリシリコン層４４及びフ
ィールド酸化物領域５０の上に低抵抗層５４を形成する
ことが可能である。この低抵抗層は、例えばタチタン、
タンタル、コバルト又はニッケル等の耐火性金属から形
成したシリサイド層とすることが可能であり、又は耐火
性金属シリサイドとして付着形成することが可能であ
る。層４２及び４４、又、形成されている場合には層５
４、は、従来の方法でパターン形成し且つエッチングし
てフィールド酸化物領域５０に隣接する活性区域に所要
の装置を形成する準備がなされている。低抵抗層５４も
ポリシリコン層とすることが可能であり、それはポリシ
リコン層４４内にドーパントを一様にイオン注入するか
又は拡散する前に形成することが可能である。この低抵
抗ポリシリコン層５４は、従来の態様でその上にサリサ
イド層を形成した複合層とすることも可能である。
【００２６】次に、図１を参照すると、層４２，４４及
び形成されている場合には層５４をパターン形成し且つ
エッチングしてゲート電極と相互接続層とを形成する。
酸化物領域５６及びポリシリコン領域５８は、もしも形
成されている場合には低抵抗層６０と共に、相互接続層
（それは、又、図面の外側においてゲート電極として作
用する）を形成する。低抵抗層６０は相互接続層をフィ
ールド酸化物領域の上側に延在している。酸化物領域６
２及びポリシリコン領域６４は、もしも形成されている
場合には低抵抗層６６と共に、同時にパターン形成され
且つエッチングされてゲート電極を形成する。例えば酸
化物側壁スペーサ及びソース及びドレイン領域（不図
示）等の当該技術分野において公知な付加的な構成を形
成するために爾後の処理ステップを行なうことが可能で
ある。窒化物スポット５２は、シリコン酸化物との界面
において基板４０の表面に沿って未だに存在している場
合がある。然しながら、本発明においては、元の酸化物
層４２及びポリシリコン層４４は従来技術におけるよう
にエッチング除去されておらず、その代わりに、ゲート
電極及び相互接続層を形成するために維持されている。
元のゲート酸化物が形成された後に窒化物スポットが形
成されているので、元のゲート酸化物層はこの領域にお
いて薄くなることはない。従って、窒化物スポットを除
去するために犠牲酸化物層を使用することは必要ではな
い。何故ならば、窒化物スポットは、この領域にゲート
酸化物を有して形成されたトランジスタの信頼性に悪影
響を与えることはないからである。
び形成されている場合には層５４をパターン形成し且つ
エッチングしてゲート電極と相互接続層とを形成する。
酸化物領域５６及びポリシリコン領域５８は、もしも形
成されている場合には低抵抗層６０と共に、相互接続層
（それは、又、図面の外側においてゲート電極として作
用する）を形成する。低抵抗層６０は相互接続層をフィ
ールド酸化物領域の上側に延在している。酸化物領域６
２及びポリシリコン領域６４は、もしも形成されている
場合には低抵抗層６６と共に、同時にパターン形成され
且つエッチングされてゲート電極を形成する。例えば酸
化物側壁スペーサ及びソース及びドレイン領域（不図
示）等の当該技術分野において公知な付加的な構成を形
成するために爾後の処理ステップを行なうことが可能で
ある。窒化物スポット５２は、シリコン酸化物との界面
において基板４０の表面に沿って未だに存在している場
合がある。然しながら、本発明においては、元の酸化物
層４２及びポリシリコン層４４は従来技術におけるよう
にエッチング除去されておらず、その代わりに、ゲート
電極及び相互接続層を形成するために維持されている。
元のゲート酸化物が形成された後に窒化物スポットが形
成されているので、元のゲート酸化物層はこの領域にお
いて薄くなることはない。従って、窒化物スポットを除
去するために犠牲酸化物層を使用することは必要ではな
い。何故ならば、窒化物スポットは、この領域にゲート
酸化物を有して形成されたトランジスタの信頼性に悪影
響を与えることはないからである。
【００２７】フィールド酸化物領域を成長させるために
蒸気中における酸化プロセス期間中に形成されるバード
ビークは、犠牲酸化物層を形成し且つ除去される場合よ
りもより長いものとなる。然しながら、フィールド酸化
物領域を乾燥酸素中において、好適には大気圧より高い
圧力において形成することによってバードビークを減少
させることが可能である。この点については、Ｓ．Ｍａ
ｒｓｈａｌｌ ｅｔａｌ．著「ＩＣ分離用のシリコンの
乾燥圧力局所酸化（Ｄｒｙ Ｐｒｅｓｓｕｒｅ Ｌｏｃ
ａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ ｆ
ｏｒ ＩＣＩｓｏｌａｔｉｏｎ）」、Ｖｏｌ．１２２、
Ｎｏ．１０、１９７５、ジャーナル・オブ・ザ・エレク
トロケミカル・ソサエティの文献に更に詳細に記載され
ている。バードビークを減少させることに加えて、乾燥
酸素を使用することにより形成される窒化物スポットの
量を減少させることが可能である。
蒸気中における酸化プロセス期間中に形成されるバード
ビークは、犠牲酸化物層を形成し且つ除去される場合よ
りもより長いものとなる。然しながら、フィールド酸化
物領域を乾燥酸素中において、好適には大気圧より高い
圧力において形成することによってバードビークを減少
させることが可能である。この点については、Ｓ．Ｍａ
ｒｓｈａｌｌ ｅｔａｌ．著「ＩＣ分離用のシリコンの
乾燥圧力局所酸化（Ｄｒｙ Ｐｒｅｓｓｕｒｅ Ｌｏｃ
ａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ ｆ
ｏｒ ＩＣＩｓｏｌａｔｉｏｎ）」、Ｖｏｌ．１２２、
Ｎｏ．１０、１９７５、ジャーナル・オブ・ザ・エレク
トロケミカル・ソサエティの文献に更に詳細に記載され
ている。バードビークを減少させることに加えて、乾燥
酸素を使用することにより形成される窒化物スポットの
量を減少させることが可能である。
【００２８】以上詳説した如く、本発明は、窒化物スポ
ットを除去するために必要なパッド酸化物層及びポリシ
リコン層及び犠牲酸化物層を除去することによって、信
頼性の高いゲート電極及び相互接続層を形成するために
必要な処理ステップの数を著しく減少させている。処理
ステップの数を減少させることによって、発生する欠陥
の蓋然性が低下するので、装置の歩留まり及び信頼性が
増加される。更に、製造コストが低下される。従来技術
と比較して別の利点としては、ポリシリコン層がフィー
ルド酸化物領域の上表面上を横断することがないように
フィールド酸化物領域とポリシリコン層との間に実質的
に同一面状の上表面を形成することによって、トポグラ
フィ即ち地形的特徴が悪影響を受けることはないという
点である。これら二つの層を平坦化することによって、
反射性ノッチング問題を減少させ且つウエハ上のホトレ
ジストの厚さを維持し、そのことはより高い精度でより
小型の画像寸法の分解能を得ることを可能とする。
ットを除去するために必要なパッド酸化物層及びポリシ
リコン層及び犠牲酸化物層を除去することによって、信
頼性の高いゲート電極及び相互接続層を形成するために
必要な処理ステップの数を著しく減少させている。処理
ステップの数を減少させることによって、発生する欠陥
の蓋然性が低下するので、装置の歩留まり及び信頼性が
増加される。更に、製造コストが低下される。従来技術
と比較して別の利点としては、ポリシリコン層がフィー
ルド酸化物領域の上表面上を横断することがないように
フィールド酸化物領域とポリシリコン層との間に実質的
に同一面状の上表面を形成することによって、トポグラ
フィ即ち地形的特徴が悪影響を受けることはないという
点である。これら二つの層を平坦化することによって、
反射性ノッチング問題を減少させ且つウエハ上のホトレ
ジストの厚さを維持し、そのことはより高い精度でより
小型の画像寸法の分解能を得ることを可能とする。
【００２９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 従来技術に基づいて半導体集積回路を製造す
るプロセスの一段階における状態を示した概略断面図。
るプロセスの一段階における状態を示した概略断面図。
【図２】 従来技術に基づいて半導体集積回路を製造す
るプロセスの一段階における状態を示した概略断面図。
るプロセスの一段階における状態を示した概略断面図。
【図３】 従来技術に基づいて半導体集積回路を製造す
るプロセスの一段階における状態を示した概略断面図。
るプロセスの一段階における状態を示した概略断面図。
【図４】 従来技術に基づいて半導体集積回路を製造す
るプロセスの一段階における状態を示した概略断面図。
るプロセスの一段階における状態を示した概略断面図。
【図５】 従来技術に基づいて半導体集積回路を製造す
るプロセスの一段階における状態を示した概略断面図。
るプロセスの一段階における状態を示した概略断面図。
【図６】 従来技術に基づいて半導体集積回路を製造す
るプロセスの一段階における状態を示した概略断面図。
るプロセスの一段階における状態を示した概略断面図。
【図７Ａ】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
【図７Ｂ】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
【図７Ｃ】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
【図７Ｄ】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
【図７Ｅ】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
【図８】 本発明の好適実施例に基づいて半導体集積回
路を製造するプロセスにおける一段階における状態を示
した概略断面図。
路を製造するプロセスにおける一段階における状態を示
した概略断面図。
【図９】 本発明の好適実施例に基づいて半導体集積回
路を製造するプロセスにおける一段階における状態を示
した概略断面図。
路を製造するプロセスにおける一段階における状態を示
した概略断面図。
【図１０】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
【図１１】 本発明の好適実施例に基づいて半導体集積
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
回路を製造するプロセスにおける一段階における状態を
示した概略断面図。
４０ シリコン基板 ４２ 酸化物層 ４４ バッファポリシリコン層 ４６ 窒化物層 ４７ 窒化物側壁 ４８ 開口 ４９ 窒化物領域 ５０ フィールド酸化物領域 ５２ 窒化物スポット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｍ (72)発明者 フランク アール． ブライアント アメリカ合衆国， テキサス 76040， ユーレス， シエラ ドライブ 409
Claims (33)
- 【請求項１】 半導体集積回路の製造方法において、 シリコン基板上にゲート酸化物層を形成し、 前記ゲート酸化物層の上に第一ポリシリコン層を形成
し、 前記第一ポリシリコン層の上に第一窒化物層を形成し、 前記第一窒化物及びポリシリコン層をパターン形成する
と共にエッチングしてそれらを貫通し前記ゲート酸化膜
の一部を露出させる開口を形成し、 前記開口内及び前記開口内の前記シリコン基板の一部に
その上表面が前記第一ポリリシコン層の上表面と実質的
に同一面状となるような深さにフィールド酸化物領域を
形成し、 前記第一窒化物層を除去し、 前記第一ポリシリコン層及びゲート酸化物層をパターン
形成すると共にエッチングしてゲート電極及び相互接続
層を形成し、前記ゲート電極及び相互接続層の上表面が
前記第一酸化物領域の上表面と実質的に同一面状のまま
であること、を特徴とする方法。 - 【請求項２】 請求項１において、前記フィールド酸化
物領域を形成する前に前記開口内における前記ゲート酸
化物層を除去することを特徴とする方法。 - 【請求項３】 請求項１において、前記フィールド酸化
物領域を形成する期間中に、フィールド酸化物／基板界
面に沿って窒化物のトレースを形成し、且つ前記窒化物
のトレースが前記ゲート及び相互接続層を形成した後に
前記相互接続層の下側の界面に沿って残存することを特
徴とする方法。 - 【請求項４】 請求項１において、前記フィールド酸化
物領域を形成する前に、前記開口内の前記シリコン基板
の上表面をドーピングしてチャンネルストップを形成す
ることを特徴とする方法。 - 【請求項５】 請求項４において、前記ドーピングに使
用するドーパントがＰ型ドーパントであることを特徴と
する方法。 - 【請求項６】 請求項５において、前記Ｐ型ドーパント
がボロンであることを特徴とする方法。 - 【請求項７】 請求項１において、前記第一ポリシリコ
ン層内にＮ型ドーパントを付与することを特徴とする方
法。 - 【請求項８】 請求項７において、前記Ｎ型ドーパント
が燐であることを特徴とする方法。 - 【請求項９】 請求項１において、前記シリコン基板の
第一選択領域内にＰ型ドーパントを付与し前記第一選択
領域の導電度を調節することを特徴とする方法。 - 【請求項１０】 請求項９において、前記シリコン基板
の第二選択領域内にＰ型ドーパントを付与し前記第二選
択領域の導電度を調節することを特徴とする方法。 - 【請求項１１】 請求項１０において、前記Ｐ型ドーパ
ントがボロンであることを特徴とする方法。 - 【請求項１２】 請求項１において、前記ゲート電極、
相互接続層、前記フィールド酸化物領域の一部の上に耐
火性金属シリサイド層を形成することを特徴とする方
法。 - 【請求項１３】 請求項１２において、前記耐火性金属
シリサイドが耐火性金属及びシリコンから形成し、且つ
前記耐火性金属がチタン、タンタル、コバルト、ニッケ
ルからなるグループから選択したものであることを特徴
とする方法。 - 【請求項１４】 請求項１において、前記ゲート酸化物
層が約２０乃至３００Åの間の厚さを有していることを
特徴とする方法。 - 【請求項１５】 請求項１において、前記ゲート酸化物
層が前記酸化物層の上に薄い第二窒化物層を設けた複合
層であり、且つ前記第二窒化物層は前記酸化物層の上に
約１０乃至２００Åの深さに形成することを特徴とする
方法。 - 【請求項１６】 請求項１５において、前記ゲート酸化
物層が薄い第二窒化物層の上にシール酸化物層を配設し
た複合層であり、且つ前記シール酸化物層は前記第二窒
化物層の上に約１０乃至３０Åの深さに熱成長させるこ
とを特徴とする方法。 - 【請求項１７】 請求項１において、前記フィールド酸
化物領域を形成する前に、前記開口内において少なくと
も前記第一ポリシリコン層上に窒化物側壁を形成するこ
とを特徴とする方法。 - 【請求項１８】 請求項１において、前記第一ポリシリ
コン層が約１００乃至２０００Åの間の厚さを有してい
ることを特徴とする方法。 - 【請求項１９】 請求項１において、前記第一窒化物層
が約８００乃至３０００Åの間の厚さを有していること
を特徴とする方法。 - 【請求項２０】 請求項１において、前記フィールド酸
化物領域が約２０００乃至７０００Åの間の厚さを有し
ていることを特徴とする方法。 - 【請求項２１】 請求項１において、前記ゲート電極及
び相互接続層をエッチングする前に前記第一ポリシリコ
ン層上に第二ポリシリコン層を形成し、前記第二ポリシ
リコン層を前記フィールド酸化物領域の一部の上に設け
ることを特徴とする方法。 - 【請求項２２】 請求項２１において、前記第二ポリシ
リコン層上にサリサイド層を形成することを特徴とする
方法。 - 【請求項２３】 請求項１において、前記フィールド酸
化物をウエット熱酸化によって形成することを特徴とす
る方法。 - 【請求項２４】 請求項１において、前記フィールド酸
化物をドライ酸化によって形成することを特徴とする方
法。 - 【請求項２５】 請求項２４において、前記ドライ酸化
を大気圧より高い圧力で実施することを特徴とする方
法。 - 【請求項２６】 本体の表面に形成した半導体集積回路
の一部を構成する構成体において、 前記表面に複数個の活性領域が設けられており、 前記表面上であって且つ前記複数個の活性領域のうちの
一対の活性領域の間の前記表面の凹所内に分離構成体が
形成されており、 前記一対の活性領域内の各活性領域の表面の少なくとも
一部の上にドープしていない酸化物層が配設されてお
り、 ドープした第一ポリシリコン層が各酸化物層の上に配設
されており、一つの活性領域内の前記酸化物層上の前記
第一ポリシリコン層はゲート電極を形成しており、且つ
前記酸化物層上の前記第一ポリシリコン層は前記一対の
活性領域内の他方の活性領域において相互接続層を形成
しており、且つ前記第一ポリシリコン層の上表面は前記
分離構成体の上表面と実質的に同一面状である、ことを
特徴とする構成体。 - 【請求項２７】 請求項２６において、前記分離構成体
と前記本体の表面との間の界面に窒化物のトレースが設
けられていることを特徴とする構成体。 - 【請求項２８】 請求項２６において、前記第一ポリシ
リコン層及び前記分離構成体の一部の上に耐火性金属シ
リサイド層が設けられていることを特徴とする構成体。 - 【請求項２９】 請求項２６において、前記第一ポリシ
リコン層及び分離構成体の一部の上に第二ポリシリコン
層が設けられていることを特徴とする構成体。 - 【請求項３０】 請求項２９において、前記第二ポリシ
リコン層の上にサリサイド層が設けられていることを特
徴とする構成体。 - 【請求項３１】 請求項２６において、前記ゲート酸化
物層が前記酸化物層の上に薄い窒化物層を設けた複合層
であることを特徴とする構成体。 - 【請求項３２】 請求項３１において、前記ゲート酸化
物層の複合層が前記薄い窒化物層の上に配設したシール
酸化物層を有することを特徴とする構成体。 - 【請求項３３】 請求項２６において、前記第一ポリシ
リコン層の少なくとも側部の上に窒化物側壁が設けられ
ていることを特徴とする構成体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US172636 | 1993-12-22 | ||
| US08/172,636 US5543343A (en) | 1993-12-22 | 1993-12-22 | Method fabricating an integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211905A true JPH07211905A (ja) | 1995-08-11 |
Family
ID=22628552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6319569A Pending JPH07211905A (ja) | 1993-12-22 | 1994-12-22 | 半導体集積回路及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5543343A (ja) |
| JP (1) | JPH07211905A (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726092A (en) * | 1995-04-20 | 1998-03-10 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate |
| US5674776A (en) * | 1995-04-20 | 1997-10-07 | Micron Technology, Inc. | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate |
| US6835634B1 (en) | 1995-08-25 | 2004-12-28 | Micron Technology, Inc. | Streamlined field isolation process |
| US5877073A (en) * | 1996-05-07 | 1999-03-02 | Mosel Vitelic, Inc. | Modified poly-buffered locos forming technology avoiding the positive charge trapping at the beak of field oxide |
| JPH09298195A (ja) * | 1996-05-08 | 1997-11-18 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US5661072A (en) * | 1996-05-23 | 1997-08-26 | Micron Technology, Inc. | Method for reducing oxide thinning during the formation of a semiconductor device |
| US5972746A (en) * | 1996-10-08 | 1999-10-26 | Mosel Vitelic, Inc. | Method for manufacturing semiconductor devices using double-charged implantation |
| JPH118295A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 半導体装置及びその製造方法 |
| US5952707A (en) * | 1997-12-05 | 1999-09-14 | Stmicroelectronics, Inc. | Shallow trench isolation with thin nitride as gate dielectric |
| US6063690A (en) * | 1997-12-29 | 2000-05-16 | Utmc Microelectronics Systems Inc. | Method for making recessed field oxide for radiation hardened microelectronics |
| JPH11214384A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US5916823A (en) * | 1998-10-13 | 1999-06-29 | Worldwide Semiconductor Manufacturing Corporation | Method for making dual damascene contact |
| US6107140A (en) * | 1999-12-20 | 2000-08-22 | Chartered Semiconductor Manufacturing Ltd. | Method of patterning gate electrode conductor with ultra-thin gate oxide |
| US8488766B2 (en) | 2001-02-27 | 2013-07-16 | Verizon Data Services Llc | Methods and systems for multiuser selective notification |
| US8503650B2 (en) | 2001-02-27 | 2013-08-06 | Verizon Data Services Llc | Methods and systems for configuring and providing conference calls |
| US8751571B2 (en) | 2001-02-27 | 2014-06-10 | Verizon Data Services Llc | Methods and systems for CPN triggered collaboration |
| US7903796B1 (en) | 2001-02-27 | 2011-03-08 | Verizon Data Services Llc | Method and apparatus for unified communication management via instant messaging |
| US8798251B2 (en) | 2001-02-27 | 2014-08-05 | Verizon Data Services Llc | Methods and systems for computer enhanced conference calling |
| US8761363B2 (en) * | 2001-02-27 | 2014-06-24 | Verizon Data Services Llc | Methods and systems for automatic forwarding of communications to a preferred device |
| US8750482B2 (en) | 2001-02-27 | 2014-06-10 | Verizon Data Services Llc | Methods and systems for preemptive rejection of calls |
| US8488761B2 (en) * | 2001-02-27 | 2013-07-16 | Verizon Data Services Llc | Methods and systems for a call log |
| US8503639B2 (en) | 2001-02-27 | 2013-08-06 | Verizon Data Services Llc | Method and apparatus for adaptive message and call notification |
| US8774380B2 (en) | 2001-02-27 | 2014-07-08 | Verizon Patent And Licensing Inc. | Methods and systems for call management with user intervention |
| US8472606B2 (en) * | 2001-02-27 | 2013-06-25 | Verizon Data Services Llc | Methods and systems for directory information lookup |
| US8494135B2 (en) * | 2001-02-27 | 2013-07-23 | Verizon Data Services Llc | Methods and systems for contact management |
| US7912193B2 (en) | 2001-02-27 | 2011-03-22 | Verizon Data Services Llc | Methods and systems for call management with user intervention |
| US8472428B2 (en) | 2001-02-27 | 2013-06-25 | Verizon Data Services Llc | Methods and systems for line management |
| US8873730B2 (en) | 2001-02-27 | 2014-10-28 | Verizon Patent And Licensing Inc. | Method and apparatus for calendared communications flow control |
| US8472931B2 (en) * | 2002-11-25 | 2013-06-25 | Telesector Resources Group, Inc. | Methods and systems for automatic communication line management based on device location |
| US6976017B1 (en) | 2001-02-27 | 2005-12-13 | Verizon Data Services Inc. | Method and apparatus for context based querying |
| US8467502B2 (en) | 2001-02-27 | 2013-06-18 | Verizon Data Services Llc | Interactive assistant for managing telephone communications |
| JP4804666B2 (ja) * | 2001-08-10 | 2011-11-02 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| US6750897B1 (en) * | 2001-08-16 | 2004-06-15 | Verizon Data Services Inc. | Systems and methods for implementing internet video conferencing using standard phone calls |
| US9392120B2 (en) | 2002-02-27 | 2016-07-12 | Verizon Patent And Licensing Inc. | Methods and systems for call management with user intervention |
| US7148546B2 (en) * | 2003-09-30 | 2006-12-12 | Texas Instruments Incorporated | MOS transistor gates with doped silicide and methods for making the same |
| US20050275058A1 (en) * | 2004-05-28 | 2005-12-15 | Leibiger Steven M | Method for enhancing field oxide and integrated circuit with enhanced field oxide |
| JP5167654B2 (ja) * | 2007-02-26 | 2013-03-21 | 信越半導体株式会社 | シリコン単結晶ウエーハの製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4026740A (en) * | 1975-10-29 | 1977-05-31 | Intel Corporation | Process for fabricating narrow polycrystalline silicon members |
| FR2351502A1 (fr) * | 1976-05-14 | 1977-12-09 | Ibm | Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees |
| US4553314B1 (en) * | 1977-01-26 | 2000-04-18 | Sgs Thomson Microelectronics | Method for making a semiconductor device |
| US4266985A (en) * | 1979-05-18 | 1981-05-12 | Fujitsu Limited | Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate |
| JPS5890778A (ja) * | 1981-11-26 | 1983-05-30 | Toshiba Corp | 半導体装置 |
| US4508757A (en) * | 1982-12-20 | 1985-04-02 | International Business Machines Corporation | Method of manufacturing a minimum bird's beak recessed oxide isolation structure |
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| IT1200725B (it) * | 1985-08-28 | 1989-01-27 | Sgs Microelettronica Spa | Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa |
| JPS63289820A (ja) * | 1987-05-21 | 1988-11-28 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6414926A (en) * | 1987-07-09 | 1989-01-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01205553A (ja) * | 1988-02-12 | 1989-08-17 | Sony Corp | 素子間分離方法 |
| IT1227989B (it) * | 1988-12-05 | 1991-05-20 | Sgs Thomson Microelectronics | Matrice di celle di memoria eprom con struttura a tovaglia con migliorato rapporto capacitivo e processo per la sua fabbricazione |
| US5264724A (en) * | 1989-02-13 | 1993-11-23 | The University Of Arkansas | Silicon nitride for application as the gate dielectric in MOS devices |
| US5151381A (en) * | 1989-11-15 | 1992-09-29 | Advanced Micro Devices, Inc. | Method for local oxidation of silicon employing two oxidation steps |
| US5241198A (en) * | 1990-11-26 | 1993-08-31 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5198683A (en) * | 1991-05-03 | 1993-03-30 | Motorola, Inc. | Integrated circuit memory device and structural layout thereof |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| KR940009597B1 (ko) * | 1991-08-22 | 1994-10-15 | 삼성전자 주식회사 | 반도체장치의 게이트산화막 형성법 |
| US5260229A (en) * | 1991-08-30 | 1993-11-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5310692A (en) * | 1992-05-29 | 1994-05-10 | Sgs-Thomson Microelectronics, Inc. | Method of forming a MOSFET structure with planar surface |
| US5258333A (en) * | 1992-08-18 | 1993-11-02 | Intel Corporation | Composite dielectric for a semiconductor device and method of fabrication |
| US5296411A (en) * | 1993-04-28 | 1994-03-22 | Advanced Micro Devices, Inc. | Method for achieving an ultra-reliable thin oxide using a nitrogen anneal |
-
1993
- 1993-12-22 US US08/172,636 patent/US5543343A/en not_active Expired - Lifetime
-
1994
- 1994-12-22 JP JP6319569A patent/JPH07211905A/ja active Pending
-
1996
- 1996-11-20 US US08/752,749 patent/US5742095A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5543343A (en) | 1996-08-06 |
| US5742095A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07211905A (ja) | 半導体集積回路及びその製造方法 | |
| US6849518B2 (en) | Dual trench isolation using single critical lithographic patterning | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JP2001250864A (ja) | 半導体装置のコンタクトホール形成方法 | |
| EP0572213B1 (en) | A method of forming a MOSFET structure with planar surface | |
| EP0685883B1 (en) | Method of forming an improved dielectric in an integrated circuit | |
| US6373119B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6541345B1 (en) | Semiconductor device with SOI structure | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| US6580133B2 (en) | Contact in an integrated circuit | |
| JPH07169759A (ja) | 半導体装置の製造方法と半導体装置 | |
| KR100377833B1 (ko) | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 | |
| US6034410A (en) | MOSFET structure with planar surface | |
| US6635537B2 (en) | Method of fabricating gate oxide | |
| JPH06333944A (ja) | 半導体装置 | |
| US6090682A (en) | Isolation film of semiconductor device and method for fabricating the same comprising a lower isolation film with a upper isolation film formed on top | |
| JP3141937B2 (ja) | 半導体装置の製造方法 | |
| JP3129750B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US7524721B2 (en) | High voltage CMOS device and method of fabricating the same | |
| JP3395740B2 (ja) | 半導体装置及びその製造方法 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| EP0966036A2 (en) | Method for fabricating a semiconductor device having different gate oxide layers | |
| JP2733972B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH11238881A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060110 |