JP3141937B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3141937B2 JP3141937B2 JP10140697A JP14069798A JP3141937B2 JP 3141937 B2 JP3141937 B2 JP 3141937B2 JP 10140697 A JP10140697 A JP 10140697A JP 14069798 A JP14069798 A JP 14069798A JP 3141937 B2 JP3141937 B2 JP 3141937B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- manufacturing
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置の製造
方法および半導体装置に関し、更に詳しくは、層間絶縁
膜として、例えばリン注入酸化膜を用いる半導体装置の
製造方法および半導体装置に関する。
方法および半導体装置に関し、更に詳しくは、層間絶縁
膜として、例えばリン注入酸化膜を用いる半導体装置の
製造方法および半導体装置に関する。
【０００２】
【従来の技術】ＭＯＳデバイスでは、トランジスタの長
期信頼性を改善することが望まれている。そのために、
半導体素子上の層間絶縁膜として、リンのドープされた
酸化膜（ＢＰＳＧ、ＰＳＧ）が用いられている。この理
由は、リンのゲッタリング効果により、ナトリウム等の
不純物を絶縁膜中にとらえることができ、素子に悪影響
が及ぶことを防止できるからである。
期信頼性を改善することが望まれている。そのために、
半導体素子上の層間絶縁膜として、リンのドープされた
酸化膜（ＢＰＳＧ、ＰＳＧ）が用いられている。この理
由は、リンのゲッタリング効果により、ナトリウム等の
不純物を絶縁膜中にとらえることができ、素子に悪影響
が及ぶことを防止できるからである。
【０００３】特開昭６１−２６７３６７号公報には、半
導体基板上にゲート酸化膜を形成した後に、リンのイオ
ン注入を行いゲッタリング作用を得る技術が開示されて
いる。また、特開平２−１３８７３８号公報には、プラ
ズマリンガラス膜（Ｐ−ＰＳＧ膜）はリンが添加されて
いるため、ゲッタリング効果によりアルカリイオンを固
定、不活性化でき、ＭＯＳ界面（Ｓｉ−ＳｉＯ２界面）
を安定化できる旨が記載されている。さらに、特開昭６
３−１０２３２５号公報には、シリコン酸化膜上に、温
度８００〜１０００℃でＰＯＣｌ３をデポジションする
ことでリン処理膜を形成し、シリコン酸化膜のゲッタリ
ングが可能となる旨記載されている。
導体基板上にゲート酸化膜を形成した後に、リンのイオ
ン注入を行いゲッタリング作用を得る技術が開示されて
いる。また、特開平２−１３８７３８号公報には、プラ
ズマリンガラス膜（Ｐ−ＰＳＧ膜）はリンが添加されて
いるため、ゲッタリング効果によりアルカリイオンを固
定、不活性化でき、ＭＯＳ界面（Ｓｉ−ＳｉＯ２界面）
を安定化できる旨が記載されている。さらに、特開昭６
３−１０２３２５号公報には、シリコン酸化膜上に、温
度８００〜１０００℃でＰＯＣｌ３をデポジションする
ことでリン処理膜を形成し、シリコン酸化膜のゲッタリ
ングが可能となる旨記載されている。
【０００４】リンがドープされた膜の形成手段として、
一般に化学気相成長（ＣＶＤ）法が用いられている。リ
ンがドープされた膜を、半導体素子上に用いることがで
きる程度の低温で形成する方法として、ＳｉＨ４／ＰＨ
３／Ｏ２を用いたり、ＳｉＨ ４／ＰＨ３／Ｎ２Ｏを用い
ることが知られている。
一般に化学気相成長（ＣＶＤ）法が用いられている。リ
ンがドープされた膜を、半導体素子上に用いることがで
きる程度の低温で形成する方法として、ＳｉＨ４／ＰＨ
３／Ｏ２を用いたり、ＳｉＨ ４／ＰＨ３／Ｎ２Ｏを用い
ることが知られている。
【０００５】しかしながら、これらを用いると、水分
（Ｈ２Ｏ）の発生が多く、そのため、半導体素子中に水
分が拡散し、この水分によりＭＯＳトランジスタのホッ
トキャリア耐性が劣化するという問題がある。
（Ｈ２Ｏ）の発生が多く、そのため、半導体素子中に水
分が拡散し、この水分によりＭＯＳトランジスタのホッ
トキャリア耐性が劣化するという問題がある。
【０００６】そこで、半導体素子上の絶縁膜として、低
温で水分の混入の少ないＣＶＤ法により、シリコン酸化
膜を形成した後、その膜中にイオン注入によりリンをド
ープする方法が考えられる。
温で水分の混入の少ないＣＶＤ法により、シリコン酸化
膜を形成した後、その膜中にイオン注入によりリンをド
ープする方法が考えられる。
【０００７】水分の混入の少ないＣＶＤ法として、原料
にＳｉＨ４／Ｏ２を用いたプラズマＣＶＤ法が挙げられ
る。また、プラズマ源として、電子サイクロトロン共鳴
（ＥＣＲ）等の高密度プラズマの発生が可能な装置を利
用して、優れた段差被覆性能を得る方法が近年普及して
いる。
にＳｉＨ４／Ｏ２を用いたプラズマＣＶＤ法が挙げられ
る。また、プラズマ源として、電子サイクロトロン共鳴
（ＥＣＲ）等の高密度プラズマの発生が可能な装置を利
用して、優れた段差被覆性能を得る方法が近年普及して
いる。
【０００８】上記の方法によれば、ＭＯＳトランジスタ
のホットキャリア耐性を劣化させること無く、絶縁膜の
ゲッタリング効果も維持することができる。
のホットキャリア耐性を劣化させること無く、絶縁膜の
ゲッタリング効果も維持することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
方法では、層間絶縁膜にリンを注入する工程を、通常の
工程に加える必要があり、工程期間の短縮、工程コスト
の低減が重要な課題になる半導体装置の製造方法におい
ては、容易には採用し得ない。
方法では、層間絶縁膜にリンを注入する工程を、通常の
工程に加える必要があり、工程期間の短縮、工程コスト
の低減が重要な課題になる半導体装置の製造方法におい
ては、容易には採用し得ない。
【００１０】本発明は、上記の事情に鑑みてなされたも
のであり、ゲッタリング効果を維持できるとともに、ホ
ットキャリア耐性などの信頼性を劣化させることが無
く、さらには工程数の増加を抑制できる、半導体装置の
製造方法を提供することを目的としている。
のであり、ゲッタリング効果を維持できるとともに、ホ
ットキャリア耐性などの信頼性を劣化させることが無
く、さらには工程数の増加を抑制できる、半導体装置の
製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上の半導体素子の上面に絶縁膜を
形成するステップと、前記絶縁膜にコンタクトホールを
形成するステップと、前記絶縁膜および前記半導体基板
に同時に、ゲッタリング作用のあるイオン種をイオン注
入するステップとを備えている。
造方法は、半導体基板上の半導体素子の上面に絶縁膜を
形成するステップと、前記絶縁膜にコンタクトホールを
形成するステップと、前記絶縁膜および前記半導体基板
に同時に、ゲッタリング作用のあるイオン種をイオン注
入するステップとを備えている。
【００１２】本発明の半導体装置の製造方法において、
前記絶縁膜を、高密度プラズマＣＶＤ法（ＨＤＰ ＣＶ
Ｄ法）により形成する。
前記絶縁膜を、高密度プラズマＣＶＤ法（ＨＤＰ ＣＶ
Ｄ法）により形成する。
【００１３】本発明の半導体装置の製造方法において、
前記絶縁膜は、シリコン酸化膜であり、前記ゲッタリン
グ作用のあるイオン種は、リンである。
前記絶縁膜は、シリコン酸化膜であり、前記ゲッタリン
グ作用のあるイオン種は、リンである。
【００１４】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面にエッチングストッパを形成
するステップと、前記エッチングストッパの上に絶縁膜
を形成するステップと、前記エッチングストッパにより
停止するようにエッチング処理を施して、前記絶縁膜に
コンタクトホールを形成するステップと、前記絶縁膜お
よび前記半導体基板に同時に、ゲッタリング作用のある
イオン種をイオン注入するステップとを備え、前記半導
体基板に対する前記イオン注入は、前記エッチングスト
ッパを介して行なわれる。
基板上の半導体素子の上面にエッチングストッパを形成
するステップと、前記エッチングストッパの上に絶縁膜
を形成するステップと、前記エッチングストッパにより
停止するようにエッチング処理を施して、前記絶縁膜に
コンタクトホールを形成するステップと、前記絶縁膜お
よび前記半導体基板に同時に、ゲッタリング作用のある
イオン種をイオン注入するステップとを備え、前記半導
体基板に対する前記イオン注入は、前記エッチングスト
ッパを介して行なわれる。
【００１５】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面に第１の絶縁膜を形成するス
テップと、前記第１の絶縁膜の上に第２の絶縁膜を形成
するステップと、前記第１の絶縁膜をエッチングストッ
パにして前記第２の絶縁膜をエッチングし、前記第２の
絶縁膜にコンタクトホールを形成するステップと、前記
第２の絶縁膜および前記半導体基板に同時に、ゲッタリ
ング作用のあるイオン種をイオン注入するステップとを
備え、前記半導体基板に対する前記イオン注入は、前記
第１の絶縁膜を介して行なわれる。
基板上の半導体素子の上面に第１の絶縁膜を形成するス
テップと、前記第１の絶縁膜の上に第２の絶縁膜を形成
するステップと、前記第１の絶縁膜をエッチングストッ
パにして前記第２の絶縁膜をエッチングし、前記第２の
絶縁膜にコンタクトホールを形成するステップと、前記
第２の絶縁膜および前記半導体基板に同時に、ゲッタリ
ング作用のあるイオン種をイオン注入するステップとを
備え、前記半導体基板に対する前記イオン注入は、前記
第１の絶縁膜を介して行なわれる。
【００１６】本発明の半導体装置の製造方法において、
前記第２の絶縁膜を、高密度プラズマＣＶＤ法により形
成する。
前記第２の絶縁膜を、高密度プラズマＣＶＤ法により形
成する。
【００１７】本発明の半導体装置の製造方法において、
前記第２の絶縁膜は、シリコン酸化膜であり、前記ゲッ
タリング作用のあるイオン種は、リンである。
前記第２の絶縁膜は、シリコン酸化膜であり、前記ゲッ
タリング作用のあるイオン種は、リンである。
【００１８】本発明の半導体装置の製造方法において、
前記第１の絶縁膜は、シリコン窒化膜である。
前記第１の絶縁膜は、シリコン窒化膜である。
【００１９】本発明の半導体装置の製造方法において、
前記イオン注入するステップの後に、前記コンタクトホ
ールにより露出する前記第１の絶縁膜を選択的にエッチ
ングするステップを備えている。
前記イオン注入するステップの後に、前記コンタクトホ
ールにより露出する前記第１の絶縁膜を選択的にエッチ
ングするステップを備えている。
【００２０】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面に絶縁膜を形成するステップ
と、前記絶縁膜に一対のコンタクトホールを形成するス
テップと、前記絶縁膜および前記半導体基板に同時に、
ゲッタリング作用のあるイオン種をイオン注入を行うス
テップと、前記リンイオン注入の後に、前記一対のコン
タクトホールのうちの一方の前記コンタクトホールをマ
スクするステップと、前記絶縁膜および前記半導体基板
に同時に、ボロンイオン注入を行うステップとを備えて
いる。
基板上の半導体素子の上面に絶縁膜を形成するステップ
と、前記絶縁膜に一対のコンタクトホールを形成するス
テップと、前記絶縁膜および前記半導体基板に同時に、
ゲッタリング作用のあるイオン種をイオン注入を行うス
テップと、前記リンイオン注入の後に、前記一対のコン
タクトホールのうちの一方の前記コンタクトホールをマ
スクするステップと、前記絶縁膜および前記半導体基板
に同時に、ボロンイオン注入を行うステップとを備えて
いる。
【００２１】本発明の半導体装置の製造方法において、
前記絶縁膜を、高密度プラズマＣＶＤ法により形成す
る。
前記絶縁膜を、高密度プラズマＣＶＤ法により形成す
る。
【００２２】本発明の半導体装置の製造方法において、
前記絶縁膜は、シリコン酸化膜であり、前記ゲッタリン
グ作用のあるイオン種は、リンである。
前記絶縁膜は、シリコン酸化膜であり、前記ゲッタリン
グ作用のあるイオン種は、リンである。
【００２３】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面にエッチングストッパを形成
するステップと、前記エッチングストッパの上に絶縁膜
を形成するステップと、前記エッチングストッパにより
停止するようにエッチング処理を施して、前記絶縁膜に
一対のコンタクトホールを形成するステップと、前記絶
縁膜および前記半導体基板に同時に、ゲッタリング作用
のあるイオン種をイオン注入するステップと、前記イオ
ン注入の後に、前記一対のコンタクトホールのうちの一
方の前記コンタクトホールをマスクするステップと、前
記絶縁膜および前記半導体基板に同時に、ボロンイオン
注入を行うステップとを備え、前記半導体基板に対する
前記ゲッタリング作用のあるイオン種のイオン注入は、
前記エッチングストッパを介して行なわれる。
基板上の半導体素子の上面にエッチングストッパを形成
するステップと、前記エッチングストッパの上に絶縁膜
を形成するステップと、前記エッチングストッパにより
停止するようにエッチング処理を施して、前記絶縁膜に
一対のコンタクトホールを形成するステップと、前記絶
縁膜および前記半導体基板に同時に、ゲッタリング作用
のあるイオン種をイオン注入するステップと、前記イオ
ン注入の後に、前記一対のコンタクトホールのうちの一
方の前記コンタクトホールをマスクするステップと、前
記絶縁膜および前記半導体基板に同時に、ボロンイオン
注入を行うステップとを備え、前記半導体基板に対する
前記ゲッタリング作用のあるイオン種のイオン注入は、
前記エッチングストッパを介して行なわれる。
【００２４】本発明の半導体装置の製造方法は、半導体
基板上の半導体素子の上面に第１の絶縁膜を形成するス
テップと、前記第１の絶縁膜の上に第２の絶縁膜を形成
するステップと、前記第１の絶縁膜をエッチングストッ
パにして前記第２の絶縁膜をエッチングし、前記第２の
絶縁膜に一対のコンタクトホールを形成するステップ
と、前記第２の絶縁膜および前記半導体基板に同時に、
ゲッタリング作用のあるイオン種をイオン注入するステ
ップと、前記イオン注入の後に、前記一対のコンタクト
ホールのうちの一方の前記コンタクトホールをマスクす
るステップと、前記絶縁膜および前記半導体基板に同時
に、ボロンイオン注入を行うステップとを備え、前記半
導体基板に対する前記ゲッタリング作用のあるイオン種
のイオン注入は、前記第１の絶縁膜を介して行なわれ
る。
基板上の半導体素子の上面に第１の絶縁膜を形成するス
テップと、前記第１の絶縁膜の上に第２の絶縁膜を形成
するステップと、前記第１の絶縁膜をエッチングストッ
パにして前記第２の絶縁膜をエッチングし、前記第２の
絶縁膜に一対のコンタクトホールを形成するステップ
と、前記第２の絶縁膜および前記半導体基板に同時に、
ゲッタリング作用のあるイオン種をイオン注入するステ
ップと、前記イオン注入の後に、前記一対のコンタクト
ホールのうちの一方の前記コンタクトホールをマスクす
るステップと、前記絶縁膜および前記半導体基板に同時
に、ボロンイオン注入を行うステップとを備え、前記半
導体基板に対する前記ゲッタリング作用のあるイオン種
のイオン注入は、前記第１の絶縁膜を介して行なわれ
る。
【００２５】本発明の半導体装置の製造方法において、
前記第２の絶縁膜を、高密度プラズマＣＶＤ法により形
成する。
前記第２の絶縁膜を、高密度プラズマＣＶＤ法により形
成する。
【００２６】本発明の半導体装置の製造方法において、
前記第２の絶縁膜は、シリコン酸化膜であり、前記ゲッ
タリング作用のあるイオン種は、リンである。
前記第２の絶縁膜は、シリコン酸化膜であり、前記ゲッ
タリング作用のあるイオン種は、リンである。
【００２７】本発明の半導体装置の製造方法において、
前記第１の絶縁膜は、シリコン窒化膜である。
前記第１の絶縁膜は、シリコン窒化膜である。
【００２８】本発明の半導体装置の製造方法において、
前記ゲッタリング作用のあるイオン種をイオン注入する
ステップの後、前記一方の前記コンタクトホールをマス
クするステップの前に、前記一対のコンタクトホールに
露出する前記第１の絶縁膜を選択的にエッチングするス
テップを備えている。
前記ゲッタリング作用のあるイオン種をイオン注入する
ステップの後、前記一方の前記コンタクトホールをマス
クするステップの前に、前記一対のコンタクトホールに
露出する前記第１の絶縁膜を選択的にエッチングするス
テップを備えている。
【００２９】本発明の半導体装置は、半導体基板と、前
記半導体基板の上に形成された半導体素子と、前記半導
体素子の上に形成された第１の絶縁膜と、前記第１の絶
縁膜の上に形成された第２の絶縁膜と、前記第１の絶縁
膜および前記第２の絶縁膜を貫通して前記半導体基板の
一部を露出させるコンタクトホールと、前記第２の絶縁
膜に形成され、リンイオンがドープされてなる第１のリ
ンドープ層と、前記半導体基板のうち前記コンタクトホ
ールにより露出する部分に形成され、リンイオンがドー
プされてなる第２のリンドープ層とを備え、前記第２の
リンドープ層は、第１のリンドープ層よりも、リンイオ
ンの濃度が低い。
記半導体基板の上に形成された半導体素子と、前記半導
体素子の上に形成された第１の絶縁膜と、前記第１の絶
縁膜の上に形成された第２の絶縁膜と、前記第１の絶縁
膜および前記第２の絶縁膜を貫通して前記半導体基板の
一部を露出させるコンタクトホールと、前記第２の絶縁
膜に形成され、リンイオンがドープされてなる第１のリ
ンドープ層と、前記半導体基板のうち前記コンタクトホ
ールにより露出する部分に形成され、リンイオンがドー
プされてなる第２のリンドープ層とを備え、前記第２の
リンドープ層は、第１のリンドープ層よりも、リンイオ
ンの濃度が低い。
【００３０】本発明の半導体装置は、半導体基板と、前
記半導体基板の上に形成された半導体素子と、前記半導
体素子の上に形成されたシリコン窒化膜と、前記シリコ
ン窒化膜の上に形成されたシリコン酸化膜と、前記シリ
コン窒化膜および前記シリコン酸化膜を貫通して前記半
導体基板の一部を露出させるコンタクトホールと、前記
シリコン酸化膜に形成され、リンイオンがドープされて
なる第１のリンドープ層と、前記半導体基板のうち前記
コンタクトホールにより露出する部分に形成され、リン
イオンがドープされてなる第２のリンドープ層とを備
え、前記第２のリンドープ層は、第１のリンドープ層よ
りも、リンイオンの濃度が低い。
記半導体基板の上に形成された半導体素子と、前記半導
体素子の上に形成されたシリコン窒化膜と、前記シリコ
ン窒化膜の上に形成されたシリコン酸化膜と、前記シリ
コン窒化膜および前記シリコン酸化膜を貫通して前記半
導体基板の一部を露出させるコンタクトホールと、前記
シリコン酸化膜に形成され、リンイオンがドープされて
なる第１のリンドープ層と、前記半導体基板のうち前記
コンタクトホールにより露出する部分に形成され、リン
イオンがドープされてなる第２のリンドープ層とを備
え、前記第２のリンドープ層は、第１のリンドープ層よ
りも、リンイオンの濃度が低い。
【００３１】
【発明の実施の形態】以下、添付図面を参照して、本発
明の半導体装置の製造方法の一実施形態を説明する。
明の半導体装置の製造方法の一実施形態を説明する。
【００３２】図１から図６は、本実施形態による半導体
装置の製造方法の各工程を示している。図１において、
符号１０は半導体基板を、１１は半導体基板１０上に形
成されたＭＯＳからなる半導体素子を、それぞれ示して
いる。
装置の製造方法の各工程を示している。図１において、
符号１０は半導体基板を、１１は半導体基板１０上に形
成されたＭＯＳからなる半導体素子を、それぞれ示して
いる。
【００３３】まず、図１に示すように、半導体素子１１
を含む半導体基板１０上に、プラズマＣＶＤ法によりＳ
ｉＮ膜１０１を５０ｎｍ堆積する。
を含む半導体基板１０上に、プラズマＣＶＤ法によりＳ
ｉＮ膜１０１を５０ｎｍ堆積する。
【００３４】次に、図２に示すように、プラズマＳｉＮ
層１０１の上面に、膜中への水分の混入が少ない高密度
プラズマＣＶＤ法（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａ
ｓｍａ ＣＶＤ法）により、プラズマ酸化膜１０２を１
２００ｎｍ形成する。次いで、化学的機械的研磨法によ
り、半導体基板１０上の絶縁膜１０１，１０２の合計膜
厚が１μｍになるように平坦化する。
層１０１の上面に、膜中への水分の混入が少ない高密度
プラズマＣＶＤ法（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａ
ｓｍａ ＣＶＤ法）により、プラズマ酸化膜１０２を１
２００ｎｍ形成する。次いで、化学的機械的研磨法によ
り、半導体基板１０上の絶縁膜１０１，１０２の合計膜
厚が１μｍになるように平坦化する。
【００３５】次に、図３に示すように、プラズマ酸化膜
１０２の上面に、フォトレジスト１０３を形成した後、
通常の露光法によりフォトレジスト１０３をコンタクト
パターンに開口する。次に、異方性ドライエッチング法
によりプラズマ酸化膜１０２をエッチングして、プラズ
マ酸化膜１０２にコンタクトホール１０４を形成する。
このエッチングは、プラズマＳｉＮ層１０１上でストッ
プする。
１０２の上面に、フォトレジスト１０３を形成した後、
通常の露光法によりフォトレジスト１０３をコンタクト
パターンに開口する。次に、異方性ドライエッチング法
によりプラズマ酸化膜１０２をエッチングして、プラズ
マ酸化膜１０２にコンタクトホール１０４を形成する。
このエッチングは、プラズマＳｉＮ層１０１上でストッ
プする。
【００３６】この場合のエッチングガスとして、Ｃ４Ｆ
８／ＣＯ／Ａｒ／Ｏ２＝６／３０／１８０／１ｓｃｃｍ
を用い、圧力４０ｍｔｏｒｒ、ＲＦ６５０Ｗで行う。
８／ＣＯ／Ａｒ／Ｏ２＝６／３０／１８０／１ｓｃｃｍ
を用い、圧力４０ｍｔｏｒｒ、ＲＦ６５０Ｗで行う。
【００３７】次いで、図４に示すように、フォトレジス
ト１０３を除去した後、１価のリンイオンを注入する。
その場合の条件は、４０ＫｅＶ、１Ｅ１６で行う。リン
イオンは、プラズマ酸化膜１０２および半導体基板１０
に注入され、リンドープ領域１０５が形成される。すな
わち、プラズマ酸化膜１０２中の領域１０５ａと、Ｐ
型、Ｎ型両方の領域のコンタクト部分１０５ｂにリンが
ドープされる。
ト１０３を除去した後、１価のリンイオンを注入する。
その場合の条件は、４０ＫｅＶ、１Ｅ１６で行う。リン
イオンは、プラズマ酸化膜１０２および半導体基板１０
に注入され、リンドープ領域１０５が形成される。すな
わち、プラズマ酸化膜１０２中の領域１０５ａと、Ｐ
型、Ｎ型両方の領域のコンタクト部分１０５ｂにリンが
ドープされる。
【００３８】次に、図５に示すように、コンタクトホー
ル１０４の底部に残るプラズマＳｉＮ層１０１を選択的
にエッチングし、半導体素子１１の接続領域を露出させ
る。エッチングガスは、ＣＨＦ３／Ｏ２＝２５／１０
（ｓｃｃｍ）であり、その条件は、圧力４０ｍｔｏｒ
ｒ、ＲＦ４００Ｗである。
ル１０４の底部に残るプラズマＳｉＮ層１０１を選択的
にエッチングし、半導体素子１１の接続領域を露出させ
る。エッチングガスは、ＣＨＦ３／Ｏ２＝２５／１０
（ｓｃｃｍ）であり、その条件は、圧力４０ｍｔｏｒ
ｒ、ＲＦ４００Ｗである。
【００３９】次に、図６に示すように、通常の露光法に
より、半導体素子１１のＰ型領域のみレジスト１０６が
開口するようにパターンを形成した後に、ＢＦ２イオン
を４０ＫｅＶ ５Ｅ１４で注入し、先にドープされてい
るリンを打ち返して、Ｐ型領域のコンタクトホール内に
ボロンドープ領域１０７を形成する。
より、半導体素子１１のＰ型領域のみレジスト１０６が
開口するようにパターンを形成した後に、ＢＦ２イオン
を４０ＫｅＶ ５Ｅ１４で注入し、先にドープされてい
るリンを打ち返して、Ｐ型領域のコンタクトホール内に
ボロンドープ領域１０７を形成する。
【００４０】コンタクト内へリンおよびボロンをドープ
することにより、コンタクトパターンの露光時の目ずれ
により、コンタクトホールが素子の接続領域から外れ、
分離領域に抜けたりエッチング量が過剰になるなどして
も、半導体基板１０にリーク電流が流れることはない。
することにより、コンタクトパターンの露光時の目ずれ
により、コンタクトホールが素子の接続領域から外れ、
分離領域に抜けたりエッチング量が過剰になるなどして
も、半導体基板１０にリーク電流が流れることはない。
【００４１】次いで、レジスト１０６を除去した後、通
常の方法でコンタクトホール１０４の埋め込み配線の形
成を行う。
常の方法でコンタクトホール１０４の埋め込み配線の形
成を行う。
【００４２】本実施形態によれば、水分の混入の少ない
プラズマ酸化膜１０２により、半導体素子１１上の層間
絶縁膜を形成することで、半導体素子１１の信頼性劣化
が抑制される。また、プラズマ酸化膜１０２中に、リン
を注入することにより絶縁膜の不純物ゲッタリング効果
を保持することができる。さらに、このリンの注入は、
通常のコンタクトイオン注入を兼ねるため、工程数が増
加することはない。
プラズマ酸化膜１０２により、半導体素子１１上の層間
絶縁膜を形成することで、半導体素子１１の信頼性劣化
が抑制される。また、プラズマ酸化膜１０２中に、リン
を注入することにより絶縁膜の不純物ゲッタリング効果
を保持することができる。さらに、このリンの注入は、
通常のコンタクトイオン注入を兼ねるため、工程数が増
加することはない。
【００４３】本実施形態は、第一に、絶縁膜としてＢＰ
ＳＧを用いずにノンドープのプラズマ酸化膜１０２を用
いることで、ＢＰＳＧの成膜時に膜中に多量に入る水分
を低減し、その後にプラズマ酸化膜１０２にリンイオン
を注入し、不純物のゲッタリング効果を得ることとした
ものである。
ＳＧを用いずにノンドープのプラズマ酸化膜１０２を用
いることで、ＢＰＳＧの成膜時に膜中に多量に入る水分
を低減し、その後にプラズマ酸化膜１０２にリンイオン
を注入し、不純物のゲッタリング効果を得ることとした
ものである。
【００４４】また、第二に、このリンの注入をコンタク
トイオン注入と兼ねるものである。さらに、第三とし
て、コンタクトのエッチングでは、エッチングストッパ
ーを用い、リンの注入はエッチングストッパーでコンタ
クトのエッチングを止めた段階で行うものである。
トイオン注入と兼ねるものである。さらに、第三とし
て、コンタクトのエッチングでは、エッチングストッパ
ーを用い、リンの注入はエッチングストッパーでコンタ
クトのエッチングを止めた段階で行うものである。
【００４５】すなわち、本実施形態では、ゲート電極上
にコンタクトエッチングの際のストッパーとなる絶縁膜
（プラズマＳｉＮ層１０１）を形成した後、膜中に水分
の混入の少ない高密度プラズマＣＶＤ等によりプラズマ
酸化膜１０２を形成する。通常の方法でコンタクトホー
ル１０４を形成するがエッチングはストッパー膜で一旦
止める。この工程は、通常のエッチングストッパーを用
いるコンタクト形成法と同様である。
にコンタクトエッチングの際のストッパーとなる絶縁膜
（プラズマＳｉＮ層１０１）を形成した後、膜中に水分
の混入の少ない高密度プラズマＣＶＤ等によりプラズマ
酸化膜１０２を形成する。通常の方法でコンタクトホー
ル１０４を形成するがエッチングはストッパー膜で一旦
止める。この工程は、通常のエッチングストッパーを用
いるコンタクト形成法と同様である。
【００４６】次に、基板１０全面にリンのイオン注入を
行う。この工程は、通常のコンタクトイオン注入である
が、通常よりも高濃度で行う。プラズマ酸化膜１０２中
へのリンの注入によりゲッタリング効果が得られるとと
もに、コンタクト部分に注入されたリンにより安定した
コンタクト抵抗が得られる。
行う。この工程は、通常のコンタクトイオン注入である
が、通常よりも高濃度で行う。プラズマ酸化膜１０２中
へのリンの注入によりゲッタリング効果が得られるとと
もに、コンタクト部分に注入されたリンにより安定した
コンタクト抵抗が得られる。
【００４７】また、エッチングストッパー膜を通してイ
オン注入を行うのでゲッタリングに十分な量の注入を行
っても、コンタクト部分に必要以上に注入されることは
なく、半導体素子１１の特性に影響を与えない。次に、
通常のフォトレジスト工程を用いてＰ型領域にボロンの
注入を行う。続いて、窒化膜１０１のエッチングを行い
コンタクトホールを完全に開口する。
オン注入を行うのでゲッタリングに十分な量の注入を行
っても、コンタクト部分に必要以上に注入されることは
なく、半導体素子１１の特性に影響を与えない。次に、
通常のフォトレジスト工程を用いてＰ型領域にボロンの
注入を行う。続いて、窒化膜１０１のエッチングを行い
コンタクトホールを完全に開口する。
【００４８】なお、本実施形態では、ゲッタリング作用
のあるイオン種として、リンをイオン注入したが、この
他に塩素イオンや、水素イオン等にもゲッタリング作用
が認められる。
のあるイオン種として、リンをイオン注入したが、この
他に塩素イオンや、水素イオン等にもゲッタリング作用
が認められる。
【００４９】
【発明の効果】本発明による半導体装置の製造方法によ
れば、半導体基板上の半導体素子の上面に絶縁膜を形成
するステップと、前記絶縁膜にコンタクトホールを形成
するステップと、前記絶縁膜および前記半導体基板に同
時に、ゲッタリング作用のあるイオン種をイオン注入す
るステップとを備えているため、ゲッタリング効果を維
持できるとともに、ホットキャリア耐性などの信頼性を
劣化させることが無く、さらには工程数の増加を抑制す
ることができる。
れば、半導体基板上の半導体素子の上面に絶縁膜を形成
するステップと、前記絶縁膜にコンタクトホールを形成
するステップと、前記絶縁膜および前記半導体基板に同
時に、ゲッタリング作用のあるイオン種をイオン注入す
るステップとを備えているため、ゲッタリング効果を維
持できるとともに、ホットキャリア耐性などの信頼性を
劣化させることが無く、さらには工程数の増加を抑制す
ることができる。
【図１】図１は、本発明の半導体装置の製造方法の一実
施の形態において、第一の工程を示す断面図である。
施の形態において、第一の工程を示す断面図である。
【図２】図２は、本実施の形態において、第二の工程を
示す断面図である。
示す断面図である。
【図３】図３は、本実施の形態において、第三の工程を
示す断面図である。
示す断面図である。
【図４】図４は、本実施の形態において、第四の工程を
示す断面図である。
示す断面図である。
【図５】図５は、本実施の形態において、第五の工程を
示す断面図である。
示す断面図である。
【図６】図６は、本実施の形態において、第六の工程を
示す断面図である。
示す断面図である。
１０…半導体基板 １１…半導体素子 １０１…プラズマＳｉＮ層 １０２…プラズマ酸化膜 １０４…コンタクトホール １０５…リンドープ領域 １０７…ボロンドープ領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/322 H01L 21/316 H01L 21/265
Claims (12)
- 【請求項１】 半導体基板（１０）上の半導体素子（１
１）の上面にエッチングストッパ（１０１）を形成する
ステップと、 前記エッチングストッパ（１０１）の上に絶縁膜（１０
２）を形成するステップと、 前記エッチングストッパ（１０１）により停止するよう
にエッチング処理を施して、前記絶縁膜（１０２）にコ
ンタクトホール（１０４）を形成するステップと、 前記絶縁膜（１０２）および前記半導体基板（１０）に
同時に、ゲッタリング作用のあるイオン種をイオン注入
するステップとを備え、 前記半導体基板（１０）に対する前記イオン注入は、前
記エッチングストッパ（１０１）を介して行なわれる半
導体装置の製造方法。 - 【請求項２】 半導体基板（１０）上の半導体素子（１
１）の上面に第１の絶縁膜（１０１）を形成するステッ
プと、 前記第１の絶縁膜（１０１）の上に第２の絶縁膜（１０
２）を形成するステップと、 前記第１の絶縁膜（１０１）をエッチングストッパにし
て前記第２の絶縁膜（１０２）をエッチングし、前記第
２の絶縁膜（１０２）にコンタクトホール（１０４）を
形成するステップと、 前記第２の絶縁膜（１０２）および前記半導体基板（１
０）に同時に、ゲッタリング作用のあるイオン種をイオ
ン注入するステップとを備え、 前記半導体基板（１０）に対する前記イオン注入は、前
記第１の絶縁膜（１０１）を介して行なわれるを備えた
半導体装置の製造方法。 - 【請求項３】 請求項２記載の半導体装置の製造方法に
おいて、 前記第２の絶縁膜（１０２）を、高密度プラズマＣＶＤ
法により形成する半導体装置の製造方法。 - 【請求項４】 請求項２または３記載の半導体装置の製
造方法において、 前記第２の絶縁膜（１０２）は、シリコン酸化膜であ
り、 前記ゲッタリング作用のあるイオン種は、リンである半
導体装置の製造方法。 - 【請求項５】 請求項２から４のいずれかに記載の半導
体装置の製造方法において、 前記第１の絶縁膜（１０１）は、シリコン窒化膜である
半導体装置の製造方法。 - 【請求項６】 請求項２から５のいずれかに記載の半導
体装置の製造方法において、 前記イオン注入するステップの後に、前記コンタクトホ
ール（１０４）により露出する前記第１の絶縁膜（１０
１）を選択的にエッチングするステップを備えた半導体
装置の製造方法。 - 【請求項７】 半導体基板（１０）上の半導体素子（１
１）の上面にエッチングストッパ（１０１）を形成する
ステップと、 前記エッチングストッパ（１０１）の上に絶縁膜（１０
２）を形成するステップと、 前記エッチングストッパ（１０１）により停止するよう
にエッチング処理を施して、前記絶縁膜（１０２）に一
対のコンタクトホール（１０４）を形成するステップ
と、 前記絶縁膜（１０２）および前記半導体基板（１０）に
同時に、ゲッタリング作用のあるイオン種をイオン注入
するステップと、 前記イオン注入の後に、前記一対のコンタクトホール
（１０４）のうちの一方の前記コンタクトホール（１０
４）をマスクするステップと、 前記絶縁膜（１０２）および前記半導体基板（１０）に
同時に、ボロンイオン注入を行うステップとを備え、 前記半導体基板（１０）に対する前記ゲッタリング作用
のあるイオン種のイオン注入は、前記エッチングストッ
パ（１０１）を介して行なわれる半導体装置の製造方
法。 - 【請求項８】 半導体基板（１０）上の半導体素子（１
１）の上面に第１の絶縁膜（１０１）を形成するステッ
プと、 前記第１の絶縁膜（１０１）の上に第２の絶縁膜（１０
２）を形成するステップと、 前記第１の絶縁膜（１０１）をエッチングストッパにし
て前記第２の絶縁膜（１０２）をエッチングし、前記第
２の絶縁膜（１０２）に一対のコンタクトホール（１０
４）を形成するステップと、 前記第２の絶縁膜（１０２）および前記半導体基板（１
０）に同時に、ゲッタリング作用のあるイオン種をイオ
ン注入するステップと、 前記イオン注入の後に、前記一対のコンタクトホール
（１０４）のうちの一方の前記コンタクトホール（１０
４）をマスクするステップと、 前記絶縁膜（１０２）および前記半導体基板（１０）に
同時に、ボロンイオン注入を行うステップとを備え、 前記半導体基板（１０）に対する前記ゲッタリング作用
のあるイオン種のイオン注入は、前記第１の絶縁膜（１
０１）を介して行なわれる半導体装置の製造方法。 - 【請求項９】 請求項８記載の半導体装置の製造方法に
おいて、 前記第２の絶縁膜（１０２）を、高密度プラズマＣＶＤ
法により形成する半導体装置の製造方法。 - 【請求項１０】 請求項８または９記載の半導体装置の
製造方法において、 前記第２の絶縁膜（１０２）は、シリコン酸化膜であ
り、 前記ゲッタリング作用のあるイオン種は、リンである半
導体装置の製造方法。 - 【請求項１１】 請求項８から１０のいずれかに記載の
半導体装置の製造方法において、 前記第１の絶縁膜（１０１）は、シリコン窒化膜である
半導体装置の製造方法。 - 【請求項１２】 請求項８から１１のいずれかに記載の
半導体装置の製造方法において、 前記ゲッタリング作用のあるイオン種をイオン注入する
ステップの後、前記一方の前記コンタクトホール（１０
４）をマスクするステップの前に、前記一対のコンタク
トホール（１０４）に露出する前記第１の絶縁膜（１０
１）を選択的にエッチングするステップを備えた半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10140697A JP3141937B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10140697A JP3141937B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340235A JPH11340235A (ja) | 1999-12-10 |
| JP3141937B2 true JP3141937B2 (ja) | 2001-03-07 |
Family
ID=15274647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10140697A Expired - Fee Related JP3141937B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3141937B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100610436B1 (ko) * | 2003-12-23 | 2006-08-08 | 주식회사 하이닉스반도체 | 게이트 산화막의 열화 억제 방법 |
| JP4820785B2 (ja) * | 2007-07-20 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP5570754B2 (ja) * | 2009-05-14 | 2014-08-13 | ローム株式会社 | 半導体装置の製造方法 |
| EP2843696A1 (en) * | 2013-08-27 | 2015-03-04 | IMEC vzw | A method for dopant implantation of FinFET structures |
-
1998
- 1998-05-22 JP JP10140697A patent/JP3141937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340235A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| US6962862B2 (en) | Manufacturing method of semiconductor device | |
| JPH07211905A (ja) | 半導体集積回路及びその製造方法 | |
| US6639264B1 (en) | Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures | |
| US6373119B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3141937B2 (ja) | 半導体装置の製造方法 | |
| JP2002261171A (ja) | 半導体装置の製造方法、および半導体装置 | |
| US6211046B1 (en) | Method of manufacturing a semiconductor device | |
| JP2000294742A (ja) | 半導体装置の製造方法 | |
| KR100293052B1 (ko) | 반도체 소자 제조 방법 | |
| JP3061025B2 (ja) | 半導体装置の製造方法 | |
| US5950081A (en) | Method of fabricating semiconductor | |
| US6291284B1 (en) | Method of fabricating semiconductor device | |
| KR20000044936A (ko) | 씨모스 트랜지스터의 제조 방법 | |
| US7524721B2 (en) | High voltage CMOS device and method of fabricating the same | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100632043B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR100649817B1 (ko) | 반도체소자의 제조방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| JPH0325969A (ja) | 半導体デバイスの製造方法 | |
| US6403422B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0774242A (ja) | 半導体装置及びその製造方法 | |
| JP2000164714A (ja) | 半導体装置及びその製造方法 | |
| JPH11340326A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001122 |
|
| LAPS | Cancellation because of no payment of annual fees |